KR100892345B1 - 투명 전자소자용 배선구조물 - Google Patents

투명 전자소자용 배선구조물 Download PDF

Info

Publication number
KR100892345B1
KR100892345B1 KR1020070034778A KR20070034778A KR100892345B1 KR 100892345 B1 KR100892345 B1 KR 100892345B1 KR 1020070034778 A KR1020070034778 A KR 1020070034778A KR 20070034778 A KR20070034778 A KR 20070034778A KR 100892345 B1 KR100892345 B1 KR 100892345B1
Authority
KR
South Korea
Prior art keywords
transparent
wiring
layer
conductive layer
lower conductive
Prior art date
Application number
KR1020070034778A
Other languages
English (en)
Other versions
KR20080052153A (ko
Inventor
황치선
박상희
추혜용
이정익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20080052153A publication Critical patent/KR20080052153A/ko
Application granted granted Critical
Publication of KR100892345B1 publication Critical patent/KR100892345B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 투명 전자소자용 배선구조물에 관한 것으로, 본 발명에 의한 투명 전자소자용 배선구조물은 기판 상에 형성되는 투명성을 갖는 하부 전도층; 상기 하부 전도층 상에 형성되는 투명성을 갖는 절연층; 상기 절연층 상에 형성되는 투명성을 갖는 배선층; 및 상기 하부 전도층과 상기 배선층을 전기적으로 연결하는 접촉부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 투명 하부 전도층과 배선층의 이중 전도층을 이용한 투명 배선구조를 통해 투명도의 손실이 거의 없으면서 투명 배선의 저항값을 크게 낮출 수 있으므로, 투명 배선의 성능을 크게 높일 수 있는 투명 전자소자 또는 투명 전자 회로를 제작할 수 있다.
투명 배선, 투명 전자소자, 이중 전도체, 금속 스페이서

Description

투명 전자소자용 배선구조물{Transparent conducting line structures for transparent electronic devices}
도 1은 종래 기술에 따른 불투명 도전체를 이용한 전자소자용 배선구조물의 적층 상태도이다.
도 2는 종래 기술에 따른 투명 도전체를 이용한 투명 전자소자용 배선구조물의 적층 상태도이다.
도 3a는 본 발명의 일 실시예에 다른 투명 도전체를 이용한 배선구조물의 적층도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ선에 따른 측단면도이다.
도 4a는 본 발명의 다른 실시예에 따른 투명 도전체를 이용한 배선구조물의 적층도이고, 도 4b는 도4a의 Ⅳ-Ⅳ선에 따른 측단면도이다.
도 5는 본 발명의 다른 실시예에 따른 투명 도전체를 이용한 배선구조물의 측단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
11, 21, 31, 41, 51 : 기판
12 : 불투명 배선
22 : 투명 배선
32, 42 : 하부 전도층
33, 43 : 절연층
34, 44 : 접촉부
35, 45, 52 : 배선층
53 : 스페이서
본 발명은 투명 전자소자용 배선구조물에 관한 것으로, 보다 상세하게는, 투명 전도층, 투명 절연층 및 투명 배선 등을 포함하는 투명 전자소자용 배선구조물 에 관한 것이다.
투명 전자소자는 투명한 기판, 투명 반도체 재료, 투명 절연체 재료 및 도전체 재료 등을 포함한다. 투명 전자소자를 이루는 투명한 기판 또는 투명한 절연체는 다양한 재료를 이용하여 개발되고 있으며, 투명 반도체의 경우 역시 불투명한 반도체의 성능에 뒤지지 않는 성능을 유지할 수 있도록 다양한 물질을 이용하여 개발되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 전자소자용 배선구조물을 설명한다.
도 1은 종래 기술에 따른 불투명 도전체를 이용한 전자소자용 배선구조물의 적층 상태도이고, 도 2는 종래 기술에 따른 투명 도전체를 이용한 전자소자용 배선구조물의 적층 상태도이다.
도 1에 도시한 바와 같이, 종래 불투명 도전체를 이용한 전자소자용 배선구조물을 제조하기 위해서는, 기판(11) 상에 불투명 도전체(12)가 배치된다. 이때, 불투명 도전체(12)가 기판(11)상에 배치되면, 발광소자와 같은 전자소자를 제조했을 때, 픽셀 영역이 적어지기 때문에 발광면적이 줄어들게 되는 단점이 있다.
이러한 문제를 해소하기 위하여, 도 2에 도시된 바와 같이, 투명 도전체를 이용하여 배선구조물을 제조하는데, 이 경우에는 기판(21) 상에 형성되는 투명 도전체(22)가 불투명 도전체에 상응하는 성능을 유지하도록 하기 위해서 투명 도전체(22)를 불투명 도전체의 면적에 비해 10배 내지 30배 이상 크게 형성해야 한다. 전술한 바와 같이 투명 도전체(22)의 형성 면적이 커지게 되면, 전자소자를 구성하는 다른 구성요소들의 배치가 어렵기 때문에, 전자소자를 제조하는 것이 용이하지 않다. 또한, 기존에 사용되는 투명 도전체의 경우, 불투명한 도전체(예를 들면, 금속 등)에 비해 큰 저항을 가지게 되므로 저항을 줄이기 위해 다양한 방법이 제안되고 있다.
본 발명은 전술한 문제점을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 배선층의 투명성을 유지하면서 저항을 낮출 수 있는 투명 전자소자용 배선구조물 을 제공하는 것이다.
상기 과제를 이루기 위한 본 발명의 일측면에 따른 투명 전자소자용 배선 구조물은, 기판의 전 영역 또는 일 영역 상에 형성되는 투명성을 갖는 하부 전도층; 상기 하부 전도층 상에 형성되는 투명성을 갖는 절연층; 상기 절연층 상에 형성되는 투명성을 갖는 배선층; 및 상기 하부 전도층과 상기 배선층을 전기적으로 연결하는 접촉부를 포함하며, 상기 하부 전도층에 의해 상기 배선층의 저항이 감소되는 것을 특징으로 한다.
본 발명의 다른 일측면에 따른 투명 전자소자용 배선구조물은 기판 상에 형성되는 투명 배선층; 상기 투명 배선층의 측면에 형성된 금속 스페이서를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 투명 전도체를 이용한 배선의 구성방법을 설명한다.
도 3a는 본 발명의 일 실시예에 따른 투명 도전체를 이용한 배선구조물의 적층 상태도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ선에 따른 측단면도이다.
도 3a 및 도 3b를 참조하면, 본 실시예에 따른 배선구조물은 기판(31), 기판(31)상에 형성된 투명성을 갖는 하부 전도층(32), 하부 전도층(32)상에 형성된 투명성을 갖는 절연층(33), 절연층(33)상에 형성된 투명 배선층(35) 및 상기 하부 전도층(32)과 투명 배선층(35)을 전기적으로 연결하기 위한 접촉부(34)를 포함한다. 본 실시예에서 기판(31)은 투명성을 갖는 유리 또는 플라스틱 기판 등을 이용한다.
기판(31)상에 형성되는 하부 전도층(32)은 기판(31)의 전영역 또는 일영역 상에 형성할 수 있으며, 본 실시 예에서는 기판(31)의 거의 전 영역에 하부 전도층(32)을 형성한다. 투명성을 갖는 하부 전도층(32)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등을 이용하되, 이들에 제한되지 않으며 투명성을 가지며 전도성을 갖는 물질이라면 사용할 수 있다. 본 실시예에서 하부 전도층(32)은 투명 배선층(35)에 전력을 공급하기 위한 용도로 사용되며, 특히 투명 배선층(35)의 저항이 배선구조물의 상부에 형성된 전자소자에 영향을 끼치는 것을 차단하기 위해 기판(31) 상부에 넓게 형성한 다.
하부 전도층(32)상에 형성된 투명 절연층(33)은 산화물 계열(SiO2, 등), 질화물 계열(SiN, 등)로 형성한다. 투명 배선층(35)은 하부 전도층(32)과 마찬가지로, ITO, IZO, ITZO 등을 이용하며, 하부 전도층(32)과 동일한 물질(예를 들면, 하부 전도층 ITO, 배선층 ITO)을 사용하거나 다른 물질(예를 들면, 하부 전도층 ITO, 배선층 IZO 또는 ITZO)을 사용한다. 접촉부(34)는 하부 전도층(32)과 배선층(35)을 전기적으로 연결하기 위한 구성요소로서 하부 전도층(32) 또는 배선층(35) 중 어느 하나와 동일한 물질로 형성하는 것이 바람직하며, 가장 바람직하게는 배선층(35)과 동일한 물질로 형성한다.
도 4a는 본 발명의 다른 실시예에 따른 투명 도전체를 이용한 배선구조물의 적층도이고, 도 4b는 도4a의 Ⅳ-Ⅳ선에 따른 측단면도이다.
도 4a 및 도 4b를 참조하면, 본 실시예에 따른 배선구조물은 기판(41), 투명 하부 전도층(42), 투명 절연체(43), 투명 배선층(45) 및 접촉부(44)를 포함한다. 본 실시예에서 접촉부(44)는 배선층(45)과 동일한 면적으로 형성하며, 이 경우 배선층(45)이 하부 전도층(42)의 저항값을 이용하여 낮은 저항값을 유지할 수 있게 한다. 본 실시예에서는 접촉부(44)를 제외하면 도 3a 및 도 3b의 구성요소와 동일하므로 다른 구성요소에 대해서는 도 3a 및 도 3b의 설명을 참조한다.
도 5는 본 발명의 다른 실시예에 따른 투명 도전체를 이용한 배선구조물의 측단면도이다.
도 5를 참조하면, 본 실시예에 따른 배선구조물은 기판(51)과, 기판(51)상에 형성된 투명성을 갖는 적어도 하나의 배선층(52) 및 배선의 양측면에 형성된 금속 스페이서(53)를 포함한다. 기판(51)은 투명성을 갖는 유리 또는 플라스틱 기판 등을 이용하며, 투명 배선층(52)은 ITO, IZO, ITZO 등을 이용하여 형성한다. 투명 배선층(52)이 형성된 기판(51)상에 금속 박막을 증착한 다음, 식각 공정을 이용하여 각 투명 배선층(52)의 양 측면에 금속 스페이서를 형성한다. 식각 공정으로는 강한 바이어스를 이용한 건식 식각으로 비등방성 식각 공정을 이용하는 한편, 금속 스페이서(53)의 접착력을 증가시키고 저항값을 낮추기 위하여, 다층 금속 박막을 이용하는 것이 바람직하다.
투명 배선층(52)의 두께와 증착하는 금속 박막의 두께에 따라 금속 스페이서(53)의 저항값을 다르게 조절하는 것이 가능하다. 이 경우 금속 스페이서(53)의 폭이 통상의 배선폭 보다 매우 작기 때문에 광학적으로 투명도의 저하는 현저히 줄어들게 된다. 동시에 상대적으로 저항이 작은 금속의 특성을 이용하여 전체 배선의 저항값을 크게 줄일 수 있다.
도 5의 경우는 배선이 전력 공급용이 아니어서 도 3 및 도 4의 경우를 적용하기 힘들거나, 도 3 및 도 4의 경우처럼 별도의 전도층을 형성하는 추가 공정을 피하기 위한 경우에 이용하는 방법이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이, 본 발명에 따르면, 투명한 이중 전도층을 이용한 배선과 금속 스페이서를 이용함으로써 투명도의 손실을 최소화하고 투명 배선의 저항값을 크게 낮출 수 있는 효과가 있다.
따라서, 본 발명을 이용하면 투명 전자 소자의 제작에 있어서 투명 배선의 성능을 크게 높일 수 있어서 기존의 전자소자에 상응하는 성능을 가지는 투명 전자 소자를 제작할 수 있다.

Claims (8)

  1. 기판의 전 영역 또는 일 영역 상에 형성되는 투명성을 갖는 하부 전도층;
    상기 하부 전도층 상에 형성되는 투명성을 갖는 절연층;
    상기 절연층 상에 형성되는 투명성을 갖는 배선층; 및
    상기 하부 전도층과 상기 배선층을 전기적으로 연결하는 접촉부를 포함하며,
    상기 하부 전도층에 의해 상기 배선층의 저항이 감소되는 것을 특징으로 하는 투명 전자소자용 배선구조물.
  2. 삭제
  3. 제 1항에 있어서,
    상기 접촉부는 상기 배선층의 전 영역 또는 일 영역과 접촉되도록 형성하는 것을 특징으로 하는 투명 전자소자용 배선구조물.
  4. 제 1항에 있어서,
    상기 하부 전도층 및 상기 배선층은 각각 ITO, IZO 또는 ITZO 중 어느 하나로 형성되는 것을 특징으로 하는 투명 전자소자용 배선구조물.
  5. 제 4항에 있어서,
    상기 접촉부는 상기 하부 전도층 또는 배선층 중 어느 하나와 동일한 물질로 형성되는 것을 특징으로 하는 투명 전자소자용 배선구조물.
  6. 기판상에 형성되는 투명 배선층;
    상기 투명 배선층의 측면에 형성된 금속 스페이서를 포함하는 투명 전자소자용 배선구조물.
  7. 제 6항에 있어서,
    상기 투명 배선층은 ITO, IZO, 또는 ITZO 중 어느 하나로 형성되는 것을 특징으로 하는 투명 전자소자용 배선구조물.
  8. 제 6항에 있어서,
    상기 금속 스페이서는 복수의 박막층으로 이루어진 금속 박막을 이용하여 형성하는 것을 특징으로 하는 투명 전자소자용 배선구조물.
KR1020070034778A 2006-12-06 2007-04-09 투명 전자소자용 배선구조물 KR100892345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060122744 2006-12-06
KR20060122744 2006-12-06

Publications (2)

Publication Number Publication Date
KR20080052153A KR20080052153A (ko) 2008-06-11
KR100892345B1 true KR100892345B1 (ko) 2009-04-08

Family

ID=39807009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034778A KR100892345B1 (ko) 2006-12-06 2007-04-09 투명 전자소자용 배선구조물

Country Status (1)

Country Link
KR (1) KR100892345B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223722B1 (ko) 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101462539B1 (ko) 2010-12-20 2014-11-18 삼성디스플레이 주식회사 그라펜을 이용한 유기발광표시장치
KR102265753B1 (ko) * 2014-06-13 2021-06-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004320A (ko) * 1999-06-28 2001-01-15 김영환 적층 투명전극 구조를 구비하는 플라즈마 디스플레이 패널
KR20050079306A (ko) * 2004-02-05 2005-08-10 매그나칩 반도체 유한회사 이미지 센서 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004320A (ko) * 1999-06-28 2001-01-15 김영환 적층 투명전극 구조를 구비하는 플라즈마 디스플레이 패널
KR20050079306A (ko) * 2004-02-05 2005-08-10 매그나칩 반도체 유한회사 이미지 센서 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20080052153A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US10013097B2 (en) Touch screen panel including touch electrode patterns and driving circuit wirings having a low resistance wiring layer and connected thereto and manufacturing method thereof
CN102832352B (zh) 塑料有机电致发光显示器件及其制造方法
US8982088B2 (en) Touch sensitive device
CN108538852B (zh) 柔性显示面板及柔性显示装置
US11758792B2 (en) Display panel including stacked penetrating through-holes
KR102513332B1 (ko) 가요성 표시 패널
JP2021516767A (ja) アレイ基板、その製造方法及び表示装置
KR20130019700A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10381590B2 (en) Electrode laminate and organic light emitting device element
JP4970621B2 (ja) 配線層、半導体装置、液晶表示装置
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
KR102200795B1 (ko) 나노 와이어를 이용한 투명도전막 및 그 제조방법과 이를 이용한 어레이 기판, 유기전계발광소자 및 터치패널
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
KR20150043798A (ko) 터치 패널 및 터치 패널의 제조 방법
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
CN108281475B (zh) 显示面板及其制造方法、显示装置
JP2019525238A (ja) アレイ基板及びアレイ基板の製造方法
CN104854542A (zh) 导电膜,制造该导电膜的方法以及包含该导电膜的显示设备
EP3333891A1 (en) Array substrate having conductive planarization layer and preparation method therefor
JP2009147039A (ja) 薄膜トランジスタパネルおよびその製造方法
CN110854157A (zh) 一种显示面板及其制作方法、显示装置
KR100892345B1 (ko) 투명 전자소자용 배선구조물
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN110597409B (zh) 触控结构、触控显示面板以及触控显示装置
CN105374827A (zh) 显示设备和用于制造该显示设备的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee