JP2008153473A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008153473A
JP2008153473A JP2006340544A JP2006340544A JP2008153473A JP 2008153473 A JP2008153473 A JP 2008153473A JP 2006340544 A JP2006340544 A JP 2006340544A JP 2006340544 A JP2006340544 A JP 2006340544A JP 2008153473 A JP2008153473 A JP 2008153473A
Authority
JP
Japan
Prior art keywords
layer
capacitance
electrodes
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340544A
Other languages
English (en)
Inventor
Masakazu Karesue
将和 彼末
Takashi Nakano
敬志 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006340544A priority Critical patent/JP2008153473A/ja
Publication of JP2008153473A publication Critical patent/JP2008153473A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】キャパシタの信頼性や品質を確保しつつ、ウェハ工程完了後にキャパシタの容量を調整できる半導体装置を提供する。
【解決手段】容量調整用キャパシタを、同一の半導体基板に対して複数備え、容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて1つのキャパシタブロックを構成しており、層内繋ぎ配線によって連結された各層の電極のうち、少なくとも1層の電極と当該電極間を繋ぐ層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体として構成され、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の少なくとも1箇所に光を選択的に照射して部位を断線させることにより、キャパシタブロックの容量が調整可能である。
【選択図】図4

Description

本発明は、キャパシタを含む半導体装置に関するものである。
半導体基板に構成されるキャパシタは、一般的に、不純物拡散層、多結晶半導体膜、アルミニウム等の金属を電極とし、電極間に絶縁膜を挟んで構成されている。キャパシタの容量は、電極を形成する際のマスクパターン(電極の対向面積)と絶縁膜の厚さ及び比誘電率で決定されるため、ウェハ工程完了後に容量値を調整することができず、従来はECUなどに組み込んだ後に容量調整のために回路基板にキャパシタを追加実装していた。
これに対し、特許文献1には、ヒューズ構造として、複数の接続用メタル配線膜が切断用メタル配線膜によって連結され、テストによって不具合箇所が発見された場合には、レーザ光を照射することで切断用メタル配線膜を切断し、不具合箇所を電気的に切り離すことが可能な構成が示されている。また、キャパシタなどの回路素子をこのヒューズ構造と接続して、電気的規格に合わせこみを行うことも可能である旨が記載されている。
また、特許文献2には、半導体基板上に絶縁膜を介して多結晶半導体膜が形成され、半導体基板とともにキャパシタの電極を構成する多結晶半導体膜に、光を選択的に照射して非晶質への相転移を起こさせることにより、キャパシタの容量が調整可能な構成が示されている。
特許第3115151号 特許第3154133号
しかしながら、特許文献1においては、レーザ光のエネルギーによって切断用メタル配線膜を構成するアルミニウムを昇華させ、切断用メタル配線膜上部のパッシベーション膜を飛散させることで、レーザ光の照射領域においてヒューズをほぼ断線状態とさせるようにしている。このように、パッシベーション破壊を利用して切断用メタル配線膜を断線させるので、破壊にともなってキャパシタの電極がパッシベーション膜から露出されたり、キャパシタ自体(キャパシタを構成する絶縁膜)が損傷を受ける恐れがある。特に膜厚が厚いメタル配線を断線させるため、レーザ光のエネルギーも大きく、上述の不具合が生じやすい。
また、特許文献2に示される構成においては、レーザ光のエネルギーによって、多結晶半導体膜下部の絶縁膜や半導体基板がダメージを受け、リークなどが生じる恐れがある。
本発明は上記問題点に鑑み、キャパシタの信頼性や品質を確保しつつ、ウェハ工程完了後にキャパシタの容量を調整できる半導体装置を提供することを目的とする。
上記目的を達成する為に、請求項1に記載の発明は、半導体基板上、または、半導体基板内及び半導体基板上に、電極が多層に設けられ、電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の半導体基板に対して複数備え、容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて1つのキャパシタブロックを構成しており、層内繋ぎ配線によって連結された各層の電極のうち、少なくとも1層の電極と当該電極間を繋ぐ層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体として構成され、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の少なくとも1箇所に光を選択的に照射して部位を断線させることにより、キャパシタブロックの容量が調整可能であることを特徴とする。
このように本発明によれば、複数の容量調整用キャパシタが層内繋ぎ配線によって連結されて1つのキャパシタブロックとされ、多層の電極のうち、少なくとも1層の電極が当該電極間を電気的に接続する層内繋ぎ配線とともに薄膜抵抗体として構成されている。したがって、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位を任意箇所で断線させることが可能であり、その結果キャパシタ全体(キャパシタブロック)の容量を所望の容量値とすることが可能である。
また、レーザ光が照射される繋ぎ配線は、通常の配線と比べて膜厚が非常に薄く、レーザトリミング可能な薄膜抵抗体とされているので、光の強度は通常の配線の切断に比べて十分に小さくて済む。また、薄膜抵抗体の構成材料の溶融量も、通常の配線と比べて少なくて済む。したがって、従来よりもパッシベーション膜の破壊が生じにくく、容量調整用キャパシタの構成要素や半導体基板が受けるダメージを抑制することができる。すなわち、キャパシタの信頼性や品質を確保することができる。また、半導体基板の平面方向において体格を小型化することも可能である。
なお、請求項2に記載の発明は、請求項1に記載の発明において、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の少なくとも1箇所が、光の選択的な照射によって断線され、キャパシタブロックの容量が所望の値に設定されていることを特徴とする。その作用効果は、請求項1に記載の発明と同様であるので、その記載を省略する。
請求項1又は請求項2に記載の発明においては、請求項3に記載のように、異なる層の電極間を繋ぐ層内繋ぎ配線が、半導体基板の平面方向において、互いに重ならないように配置された構成とすることが好ましい。このような構成とすると、他の層の層内繋ぎ配線にダメージを与えることなく、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の任意箇所を選択的に断線させることができる。
次に、請求項4に記載の発明は、半導体基板上、または、半導体基板内及び半導体基板上に、電極が多層に設けられ、電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の半導体基板に対して複数備え、容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、複数の容量調整用キャパシタは、同一層の電極間をそれぞれ電気的に接続する層内繋ぎ配線と、異なる層の電極間をそれぞれ電気的に接続する層間繋ぎ配線とにより連結されて、1つのキャパシタブロックを構成しており、層内繋ぎ配線及び層間繋ぎ配線は、半導体基板の平面方向において、互いに重ならないように配置され、各層の電極のうち、少なくとも1層の電極、層内繋ぎ配線のうち電極と同層の部位、及び層間繋ぎ配線のうち電極と同層の部位とが、同一の導電材料からなる薄膜抵抗体として構成され、薄膜抵抗体のうち、層内繋ぎ配線及び層間繋ぎ配線の少なくとも一方に相当する部位の少なくとも1箇所に光を選択的に照射して部位を断線させることにより、キャパシタブロックの容量が調整可能であることを特徴とする。
このように本発明によれば、複数の容量調整用キャパシタが層内繋ぎ配線及び層間繋ぎ配線によって連結されて1つのキャパシタブロックとされ、多層の電極のうち、少なくとも1層の電極が、層内繋ぎ配線のうち電極と同層の部位及び層間繋ぎ配線のうち電極と同層の部位とともに、薄膜抵抗体として構成されている。したがって、薄膜抵抗体のうち、層内繋ぎ配線及び層間繋ぎ配線に相当する部位を任意箇所で断線させることが可能であり、その結果キャパシタ全体(キャパシタブロック)の容量を所望の容量値とすることが可能である。
また、レーザ光が照射される繋ぎ配線(層内繋ぎ配線,層間繋ぎ配線)は、通常の配線と比べて膜厚が非常に薄く、レーザトリミング可能な薄膜抵抗体とされているので、光の強度は通常の配線の切断に比べて十分に小さくて済む。また、薄膜抵抗体の構成材料の溶融量も、通常の配線と比べて少なくて済む。したがって、従来よりもパッシベーション膜の破壊が生じにくく、キャパシタや半導体基板が受けるダメージを抑制することができる。すなわち、キャパシタの信頼性や品質を確保することができる。また、半導体基板の平面方向において体格を小型化することも可能である。
また、繋ぎ配線として、層内繋ぎ配線と層間繋ぎ配線とを含んでいるので、断線させた状態で複数の容量調整用キャパシタを並列接続及び直列接続のいずれの接続状態ともすることが可能である。したがって、請求項1に記載の発明よりも、容量値をより細かく調整することができる。
なお、請求項4に記載の発明は、請求項3に記載の発明において、薄膜抵抗体のうち、層内繋ぎ配線及び層間繋ぎ配線の少なくとも一方に相当する部位の少なくとも1箇所が、光の選択的な照射によって断線され、キャパシタブロックの容量が所望の値に設定されていることを特徴とする。その作用効果は、請求項3に記載の発明と同様であるので、その記載を省略する。
請求項4又は請求項5に記載の発明においては、請求項6に記載のように、層内繋ぎ配線及び層間繋ぎ配線が、半導体基板の平面方向において、互いに重ならないように配置された構成とすることが好ましい。このような構成とすると、他の層の繋ぎ配線(層内繋ぎ配線及び/又は層間繋ぎ配線にダメージを与えることなく、薄膜抵抗体のうち、層内繋ぎ配線及び層間繋ぎ配線に相当する部位を選択的に断線させることができる。
請求項1〜6いずれか1項に記載の発明においては、請求項7に記載のように、薄膜抵抗体の上下に酸化膜が隣接配置され、薄膜抵抗体に隣接する絶縁膜が少なくとも酸化膜を含む構成とすることが好ましい。このような構成とすると、光を受けて薄膜抵抗体が溶融する際に酸化膜と混合溶融して絶縁体となるので、パッシベーション膜の破壊や容量調整用キャパシタの構成要素の損傷をより生じにくくすることができる。
請求項7に記載の発明においては、特に請求項8に記載のように、薄膜抵抗体がCrSiからなる構成とすることが好ましい。このような構成とすると、CrSiが溶融時に酸化膜と効果的に混合溶融して絶縁体となるので、薄膜抵抗体として他の導電材料を採用する構成よりも効果的にパッシベーション膜の破壊や容量調整用キャパシタの構成要素の損傷を抑制することができる。
請求項1〜8いずれか1項に記載の発明においては、請求項9に記載のように、多層の電極のうち、最下層の電極が、半導体基板内に設けられた不純物拡散層として構成されても良い。また、請求項10に記載のように、多層の電極のうち、薄膜抵抗体として構成された層を除く少なくとも1層の電極が、半導体基板上に設けられた多結晶半導体膜によって構成されても良い。それ以外にも、多層の電極のうち、薄膜抵抗体として構成された層を除く少なくとも1層の電極が、半導体基板上に設けられた通常の厚膜配線によって構成されても良い。
請求項1〜10いずれか1項に記載の発明においては、請求項11に記載のように、複数の容量調整用キャパシタのうち、少なくとも1つの容量調整用キャパシタの容量値が、残りの容量調整用キャパシタの容量値と異なる構成としても良い。このような構成とすると、キャパシタ全体(キャパシタブロック)の容量をより細かく調整することが可能となる。なお、複数の容量調整用キャパシタが全て略等しい容量値を有する構成としても良い。
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置を、素子形成面側から見た平面図である。図2は、図1に示すII−II線に沿う断面図である。図3は、図1の等価回路図である。図1においては、便宜上、容量調整用キャパシタよりも上方にあるパッシベーション膜などを省略して図示するとともに、容量絶縁膜の下層である薄膜抵抗体を破線で示している。なお、以下に示す半導体装置は、公知の半導体プロセスを用いて形成することができる。
図2に示すように、半導体基板としてのシリコン基板10の主面上に、絶縁膜20を介して薄膜抵抗体30が配置されている。絶縁膜20としては、特に限定されるものではないが、好ましくは薄膜抵抗体30と隣接する酸化膜を少なくとも含む構成を採用すると良い。本実施形態においては、シリコン基板10側から、BPSG膜、シリコン窒化膜、TEOS膜(シリコン酸化膜)の順で積層されて、絶縁膜20が構成されている。
薄膜抵抗体30は、その厚さが数十nm(0.01μm〜0.02μm)程度と、一般的な配線(例えばAl配線)の厚さ(数百nm〜1μm程度)よりも非常に薄いものであり、構成材料としてはレーザトリミングによって抵抗値の調整が可能な公知の導電材料であれば採用することができる。本実施形態においては、温度特性が微小であり、レーザ光の照射時に他の導電材料よりもパッシベーション膜70の破壊を起こしにくいCrSiを薄膜抵抗体30の構成材料として採用している。
また、薄膜抵抗体30は、図1及び図2に示すように、容量調整用キャパシタC1〜C4の各下部電極としての電極部31と、各電極部31(同層に設けられた各下部電極)間を電気的に接続する層内繋ぎ配線としての繋ぎ配線部32とを含んでいる。より詳しくは、図2に示すように、平面矩形状に形成された薄膜抵抗体30のうち、後述する上部電極としての4つの金属電極50との各対向部位が電極部31であり、互いに離間して構成された4つの電極部31間をそれぞれ電気的に接続する部位が繋ぎ配線部32である。このようなCrSiからなる薄膜抵抗体30は、例えばスパッタ法によって成膜し、エッチングすることで、所定厚さ及びパターンをもって絶縁膜20上に形成することができる。
薄膜抵抗体30上には、図1及び図2に示すように、薄膜抵抗体30を覆うように容量絶縁膜40が設けられている。この容量絶縁膜40が、各容量調整用キャパシタC1〜C4において、多層に配置された電極間(本実施形態においては、電極部31と金属電極50との間)の誘電体としての機能を果たすものである。このような絶縁膜としては、好ましくは薄膜抵抗体30と隣接する酸化膜を少なくとも含む構成を採用すると良い。本実施形態においては、容量絶縁膜40としてTEOS(シリコン酸化膜)を採用している。なお、容量を稼ぎつつ薄膜抵抗体30と隣接する酸化膜を含む構成としては、所謂ONO膜などを採用することもできる。
容量絶縁膜40上には、図1及び図2に示すように、容量調整用キャパシタC1〜C4の各上部電極としての4つの金属電極50と、各金属電極50(同層に設けられた上部電極)間を電気的に接続する層内繋ぎ配線51とが設けられている。金属電極50の構成材料としては金属であれば特に限定されるものではない。また、層内繋ぎ配線51は、シリコン基板10の平面方向において、薄膜抵抗体30の繋ぎ配線部32と互いに重ならないようにパターニングされている。
なお、本実施形態において、4つの金属電極50は、図1及び図2に示すように、電極部31との対向面積が互いに異なるように構成(各金属電極50のシリコン基板10の平面方向の大きさが互いに異なるように構成)されている。すなわち、4つの容量調整用キャパシタC1〜C4は、それぞれの容量値が互いに異なる容量値とされている。このような金属電極50と層内繋ぎ配線51は、例えばスパッタ法によってAlを成膜し、エッチングすることで、所定厚さ(数百nm程度)及びパターンをもって容量絶縁膜40上に構成することができる。
金属電極50及び層内繋ぎ配線51上には、金属電極50及び層内繋ぎ配線51を被覆するように層間絶縁膜60が設けられ、層間絶縁膜60上に保護膜としてのパッシベーション膜70が設けられている。本実施形態においては、層間絶縁膜60としてシリコン酸化膜を採用することで、パッシベーション膜70の破壊がより生じにくい構成とされている。しかしながら、本実施形態に示すように、薄膜抵抗体30の厚さが薄く(レーザ光の照射時に溶融する構成材料が少量であり)、薄膜抵抗体30の上下に酸化膜(絶縁膜20及び容量絶縁膜40)が隣接配置される構成においては、層間絶縁膜60のない構成とすることも可能である。ただし、溶融した薄膜抵抗体30の構成材料全量を隣接する酸化膜と混合溶融させるために、容量絶縁膜40の厚さを調整すると、容量調整用キャパシタC1〜C4(及びキャパシタブロックCB)の容量値が変化することとなる。したがって、容量値の制約によって容量絶縁膜40の厚さを確保できない場合には、本実施形態に示すように、少なくとも金属電極50と隣接する酸化膜を含む層間絶縁膜60を採用することが好ましい。なお、パッシベーション膜70は、シリコン基板10に構成された素子としての容量調整用キャパシタC1〜C4を被覆保護するものであり、本実施形態においてはプラズマ窒化膜(p−SiN膜)を採用している。
このように、ウェハ工程が終了した時点で構成される半導体装置1は、シリコン基板10上に、薄膜抵抗体30の電極部31、容量絶縁膜40、及び金属電極50の順で積層してなる4つの容量調整用キャパシタC1〜C4を有している。そして、薄膜抵抗体30の繋ぎ配線部32と層内繋ぎ配線51とにより、図1及び図3に示すように各容量調整用キャパシタC1〜C4が並列接続されて、1つのキャパシタブロックCBが構成されている。すなわち、容量調整される前の状態で、キャパシタブロックCBの容量は、各容量調整用キャパシタC1〜C4の容量値の和となっている。
なお、図1及び図2に示す符号80は、例えばAlからなるコンタクトプラグであり、図2に示す符号90は、例えばTiWからなるコンタクトプラグ80のバリア層である。
次に、図4〜図6を用いて、上記構成の半導体装置1におけるキャパシタブロックCBの容量調整について説明する。図4は、薄膜抵抗体30の繋ぎ配線部32にレーザ光を照射した状態を示す断面図であり、図2に対応している。図5は、レーザ光の照射後(容量調整後)の状態を示す平面図であり、図1に対応している。図6は、図5の等価回路図である。図5においても、図1同様、容量調整用キャパシタC1〜C4よりも上方にあるパッシベーション膜70などを省略して図示するとともに、容量絶縁膜40の下層である薄膜抵抗体30を破線で示している。
図1〜図3に示した半導体装置1の形成後(ウェハ工程の完了後)、薄膜抵抗体30の繋ぎ配線部32のうち、所定箇所にレーザ光を照射し、これによってキャパシタブロックCBの容量を所望の容量値に調整する。本実施形態においては、キャパシタブロックCBの容量を、容量調整用キャパシタC1〜C3の容量値の和に調整する例を示す
レーザ光としては、薄膜抵抗体30への入射光とシリコン基板10の表面での反射光とにより、効率よく繋ぎ配線部32を断線させることのできる波長のレーザ光を適宜選択することが好ましい。本実施形態においては、YAGレーザ又はその高調波によるパルス光を、図4に示すように容量調整用キャパシタC3と容量調整用キャパシタC4の電極部31間を電気的に接続する繋ぎ配線部32に選択的に照射する。本実施形態においては、上述したように、シリコン基板10の平面方向において、薄膜抵抗体30の繋ぎ配線部32を、層内繋ぎ配線51と重ならないように設けているので、層内繋ぎ配線51にダメージを与えることなく、繋ぎ配線部32の所定箇所に選択的にレーザ光を照射することができる。
レーザ光の照射された繋ぎ配線部32のCrSiは、レーザ光を吸収し、溶融する。このとき、CrSiからの熱伝導によって、薄膜抵抗体30の上下に隣接する容量絶縁膜40及び絶縁膜20中のシリコン酸化物も溶融し、溶融したCrSi全量とシリコン酸化物とが混合溶融して図4に示す混合絶縁体100となる。すなわち、繋ぎ配線部32のCrSiが混合絶縁体100に置き換わって繋ぎ配線部32が断線される。この結果、図4及び図5に示すように、容量調整用キャパシタC4の電極部31を含む薄膜抵抗体30の一部分と、残りの容量調整用キャパシタC1〜C3の電極部31を含む薄膜抵抗体30の部分とが、電気的に分離される。したがって、図6に示すように、キャパシタブロックCBの容量は、容量調整用キャパシタC1〜C3の容量値の和となる。
このように、本実施形態に係る半導体装置1は以下の特徴点を有している。先ず、複数の容量調整用キャパシタC1〜C4が繋ぎ配線部32及び層内繋ぎ配線51によって連結されて1つのキャパシタブロックCBとされ、多層の電極(上部電極及び下部電極)のうち、少なくとも1層の電極(下部電極である電極部31)が当該電極間を電気的に接続する層内繋ぎ配線(繋ぎ配線部32)とともに、薄膜抵抗体30(本例においては1つの薄膜抵抗体30)として構成されている。したがって、薄膜抵抗体30のうち、層内繋ぎ配線に相当する繋ぎ配線部32をレーザ光の照射によって任意箇所で断線させることが可能であり、その結果キャパシタブロックCBの容量を所望の容量値とすることが可能である。また、レーザ光の選択的な照射によって、所定箇所の繋ぎ配線部32が断線された半導体装置1は、キャパシタブロックCBの容量が所望の容量値に設定されている。なお、本実施形態においては、薄膜抵抗体30の繋ぎ配線部32と層内繋ぎ配線51とにより、各容量調整用キャパシタC1〜C4が並列接続されて、キャパシタブロックCBが構成されている。したがって、繋ぎ配線部32を断線させることにより、キャパシタブロックCBの容量値を断線前よりも小さい容量値に調整することが可能である。
また、本実施形態においては、複数の容量調整用キャパシタC1〜C4の容量値が、それぞれ異なる容量値とされている。したがって、繋ぎ配線部32の断線箇所の選択によって、キャパシタブロックCBの容量をより細かく調整することが可能である。このように、複数の容量調整用キャパシタC1〜C4のうち、少なくとも1つの容量値が他の容量値とは異なる構成とすると、複数の容量調整用キャパシタC1〜C4の容量値が全て略等しい構成よりも、キャパシタブロックCBの容量をより細かく調整することが可能である。なお、複数の容量調整用キャパシタC1〜C4の容量値が全て略等しい構成としても良い。
また、容量値を調整する際に、レーザ光が照射される層内繋ぎ配線が、繋ぎ配線部32として、容量調整用キャパシタC1〜C4の下部電極である電極部31とともに薄膜抵抗体30として構成されている。薄膜抵抗体30の厚さは、一般的なAl配線の厚さと比べて非常に薄いので、レーザ光を照射して繋ぎ配線部32を断線させる際に溶融する薄膜抵抗体30(繋ぎ配線部32)の量が少なくて済む。したがって、溶融した薄膜抵抗体30の構成材料の昇華によるパッシベーション膜70の破壊を従来よりも抑制することができる。なお、溶融した構成材料の昇華によるパッシベーション膜70の破壊にともなって、容量調整用キャパシタC1〜C4の一部(例えば金属電極50)がパッシベーション膜70から露出されたり、容量調整用キャパシタC1〜C4自体(例えば容量絶縁膜40)が損傷を受ける恐れがある。また、薄膜抵抗体30の厚さが薄いので、繋ぎ配線部32を断線させる際のエネルギーが、Al配線などを繋ぎ配線とする場合よりも低くて済む(例えば0.3μJ/pulse)。したがって、これによっても、パッシベーション膜70の破壊を従来よりも抑制することができ、容量調整用キャパシタC1〜C4を構成する容量絶縁膜40や容量調整用キャパシタC1〜C4の下方に存在する絶縁膜20,シリコン基板10へのダメージを従来よりも抑制することができる。すなわち、容量調整用キャパシタC1〜C4の信頼性や品質を確保することができる。
なお、本実施形態においては、薄膜抵抗体30の上下にシリコン酸化膜(絶縁膜20及び容量絶縁膜40)が隣接配置されており、シリコン酸化物が溶融した構成材料と混合溶融する。したがって、シリコン酸化物と混合溶融しない場合よりも、薄膜抵抗体30の構成材料の昇華によるパッシベーション膜70の破壊や容量絶縁膜40などの損傷を効果的に抑制することができる。特に本実施形態においては、パッシベーション膜70と金属電極50との間に層間絶縁膜60としてシリコン酸化膜を設けているので、溶融した高温の薄膜抵抗体30の構成材料(構成材料の酸化物)が、パッシベーション膜70まで到達されにくい構成となっている。したがって、パッシベーション膜70の破壊をより効果的に抑制することができる。
また、本実施形態においては、薄膜抵抗体30がCrSiによって構成されている。CrSiは、シリコン酸化物と混合溶融しやすいので、パッシベーション膜70の破壊や容量絶縁膜40などの損傷を効果的に抑制することができる。
また、本実施形態においては、繋ぎ配線部32と層内繋ぎ配線51とが、シリコン基板10の平面方向において、互いに重ならないように設けてられている。したがって、繋ぎ配線部32とは異なる層の電極(金属電極50)を電気的に接続する層内繋ぎ配線51にダメージを与えることなく、繋ぎ配線部32の所定箇所に選択的にレーザ光を照射することができる。すなわち、容量調整用キャパシタC1〜C4の信頼性や品質を向上することができる。
また、本実施形態においては、1つの薄膜抵抗体30として、容量調整用キャパシタC1〜C4の下部電極としての電極部31と、下部電極を電気的に接続する層内繋ぎ配線としての繋ぎ配線部32が一体的に構成されている。したがって、複数の容量調整用キャパシタC1〜C4からなるキャパシタブロックCBの構成を簡素化することができる。
なお、本実施形態においては、容量調整用キャパシタC1〜C4が、上部電極としての金属電極50と下部電極としての薄膜抵抗体30の電極部31とにより構成される例を示した。しかしながら、容量調整用キャパシタC1〜C4の電極の構成は、上記例に限定されるものではない。多層に設けられた電極のうち、少なくとも1層の電極と当該電極間を繋ぐ層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体30として構成されれば良い。
例えば、図7に示すように、上述した薄膜抵抗体30の電極部31を上部電極とし、金属電極50を下部電極としても良い。また、図8に示すように、シリコン基板10の表層に不純物を高濃度に添加してなる不純物拡散層110を設け、当該不純物拡散層110を下部電極(最下層の電極)とし、不純物拡散層110の上部に上部電極としての電極部31を含む薄膜抵抗体30を設けた構成としても良い。また、図9に示すように、上述した薄膜抵抗体30の電極部31を上部電極とし、多結晶シリコン膜120を下部電極としても良い。なお、図9とは逆に、多結晶シリコン膜120を上部電極とし、薄膜抵抗体30の電極部31を下部電極としても良い。図7〜図9は、変形例を示す断面図であり、図2に対応している。
さらには、図10に示すように、上部電極としての電極部131と繋ぎ配線部132が薄膜抵抗体130として構成され、下部電極としての電極部31と繋ぎ配線部32が薄膜抵抗体30として構成されても良い。このように、薄膜抵抗体30,130が多層に配置された構成においては、シリコン基板10の表面からの高さ(反射光の光路長)が異なるので、薄膜抵抗体30,130に応じて、レーザ光の波長を切り替えることで、薄膜抵抗体30,130のそれぞれの繋ぎ配線部32,132の任意箇所を効率よく断線させて、キャパシタブロックCBの容量を所望の容量値とすることができる。図10は、変形例を示す断面図であり、図2に対応している。
また、本実施形態においては、容量調整用キャパシタC3と容量調整用キャパシタC4の電極部31間を電気的に接続する繋ぎ配線部32を断線させる例を示したが、断線箇所は上記例に限定されるものではない。また、断線箇所も1箇所に限定されるものではなく、薄膜抵抗体30において複数箇所の繋ぎ配線部32にレーザ光を照射し、それぞれを断線させることで、キャパシタブロックCBの容量を所望の容量値としても良い。
また、本実施形態においては、4つの容量調整用キャパシタC1〜C4によって1つのキャパシタブロックCBが構成される例を示したが、容量調整用キャパシタの個数は上記例に限定されるものではない。
また、本実施形態においては、電極部31間を電気的に接続する層内繋ぎ配線が、繋ぎ配線部32として電極部31とともに1つの薄膜抵抗体30の一部とされる例を示した。しかしながら、電極部31間を電気的に接続する層内繋ぎ配線は、少なくとも一部に薄膜抵抗体からなる部位を有していれば良い。例えば、層内繋ぎ配線として、電極部31と同一層に設けられた薄膜抵抗体の繋ぎ配線部と電極部31とは異なる層に設けられたAl配線とを接続ビアを介して電気的に接続してなる構成を採用することもできる。
(第2実施形態)
次に、本発明の第2実施形態を、図11〜図13に基づいて説明する。図11は、第2実施形態に係る半導体装置1の概略構成を示す平面図である。図11は、第1実施形態に示した図1に対応している。図12は、図11の等価回路図である。図13は、レーザ光照射後の等価回路図であり、(a)は点X,Yで断線させたもの、(b)点Zで断線させたものを示している。なお、図11においては、便宜上、容量調整用キャパシタよりも上方にあるパッシベーション膜などを省略して図示するとともに、容量絶縁膜の下層である薄膜抵抗体を破線で示している。
第2実施形態に係る半導体装置1は、第1実施形態に示した半導体装置1と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。また、本実施形態においては、本実施形態の特徴部分以外、第1実施形態と同一の構成要素については同一の符号を付与するものとする。
第1実施形態においては、複数の容量調整用キャパシタC1〜C4において、同層の電極同士(上部電極同士、下部電極同士)が層内繋ぎ配線(薄膜抵抗体30の繋ぎ配線部32と層内繋ぎ配線51)とにより接続される例を示した。すなわち、各容量調整用キャパシタC1〜C4が並列接続されて、キャパシタブロックCBが構成される例を示した。これに対し、本実施形態においては、レーザ光が照射される前の状態で、複数の容量調整用キャパシタが並列接続及び直列接続され、キャパシタブロックCBが、レーザ光の照射箇所によって、並列接続及び直列接続のいずれの接続状態も取り得ることが可能である点を特徴とする。
図11に示すように、本実施形態に係る半導体装置1において、キャパシタブロックCBが2つの容量調整用キャパシタC5,C6によって構成される点と、繋ぎ配線の構成が異なる点以外については、第1実施形態に示した構成(図1及び図2参照)と基本的に同じである。容量調整用キャパシタC5,C6は、第1実施形態示した容量調整用キャパシタC1〜C4同様に、上部電極として金属電極50、下部電極として薄膜抵抗体である薄膜抵抗体電極140(第1実施形態に示す電極部31に相当)、及び金属電極50と薄膜抵抗体電極140との間に配置された容量絶縁膜40とにより構成されている。
電極間を電気的に接続する繋ぎ配線のうち、上部電極である金属電極50間を電気的に接続する層内繋ぎ配線150は、薄膜抵抗体電極140とは異層であって金属電極50と同一材料を用いて同層に設けられた異層部151と、薄膜抵抗体電極140と同層に、同一材料を用いて設けられた薄膜抵抗体である薄膜抵抗体部152とにより構成されている。したがって、後述する容量の調整において、薄膜抵抗体部152(図11に示す点X)にレーザ光を照射することで、当該箇所を断線させることが可能である。
また、下部電極である薄膜抵抗体電極140間を電気的に接続する層内繋ぎ配線160は、薄膜抵抗体電極140と同層に、同一材料を用いて設けられた薄膜抵抗体である薄膜抵抗体部161と、薄膜抵抗体電極140とは異層であって金属電極50と同層に、金属電極50と同一材料を用いて設けられた異層部162とにより構成されている。したがって、後述する容量の調整において、薄膜抵抗体部161(図11に示す点Y)にレーザ光を照射することで、当該箇所を断線させることが可能である。
また、上部電極である金属電極50と下部電極である薄膜抵抗体電極140とを電気的に接続する層間繋ぎ配線170は、薄膜抵抗体電極140とは異層であって金属電極50と同一材料を用いて同層に設けられた異層部171と、薄膜抵抗体電極140と同層に、同一材料を用いて設けられた薄膜抵抗体である薄膜抵抗体部172とにより構成されている。したがって、後述する容量の調整において、薄膜抵抗体部172(図11に示す点Z)にレーザ光を照射することで、当該箇所を断線させることが可能である。なお、異層部151と薄膜抵抗体部152、薄膜抵抗体部161と異層部162、及び異層部171と薄膜抵抗体部172は、それぞれ図11において点線で示す接続ビアによって電気的に接続されている。
このようにウェハ工程が終了した時点で構成される半導体装置1は、シリコン基板10上に、薄膜抵抗体電極140、容量絶縁膜40、及び金属電極50の順で積層してなる2つの容量調整用キャパシタC5,C6を有している。そして、例えば図1及び図12に示す点X,Y,Zの切断箇所によっては、断線させた状態で容量調整用キャパシタC5,C6を並列接続及び直列接続のいずれの接続状態ともすることが可能に構成されている。
例えばレーザ光を点X,Yに照射して、当該部位の薄膜抵抗体部152,161を断線させた場合、図13(a)に示すように、2つの容量調整用キャパシタC5,C6が直列接続された状態となる。したがって、キャパシタブロックCBの容量の逆数は、各容量調整用キャパシタC5,C6の容量の逆数の和となる。また、レーザ光を点Zに照射して、当該部位の薄膜抵抗体部172を断線させた場合、図13(b)に示すように、2つの容量調整用キャパシタC5,C6が並列接続された状態となる。したがって、キャパシタブロックCBの容量は、各容量調整用キャパシタC5,C6の容量の和となる。
このように構成される本実施形態の半導体装置1は、第1実施形態に示した半導体装置1と同様の効果乃至それに準ずる効果を有している。例えば、容量調整用キャパシタC5,C6を構成する多層の電極(金属電極50及び薄膜抵抗体電極140)のうち、少なくとも1層の電極(薄膜抵抗体電極140)が、層内繋ぎ配線150,160のうち、電極(薄膜抵抗体電極140)と同層の部位(薄膜抵抗体部152,161)及び層間繋ぎ配線170のうち電極(薄膜抵抗体電極140)と同層の部位(薄膜抵抗体部172)とともに、薄膜抵抗体として構成されている。したがって、薄膜抵抗体のうち、層内繋ぎ配線及び層間繋ぎ配線に相当する部位(薄膜抵抗体部152,161,172)を任意箇所で断線させることが可能であり、その結果キャパシタブロックCBの容量を所望の容量値とすることが可能である。また、レーザ光の選択的な照射によって、所定箇所の薄膜抵抗体部152,161,172が断線された半導体装置1は、キャパシタブロックCBの容量が所望の容量値に設定されている。
また、容量値を調整する際に、薄膜抵抗体部152,161,172にレーザ光が照射されるので、第1実施形態に示したように、パッシベーション膜の破壊を従来よりも抑制することができ、容量調整用キャパシタC5,C6自体(例えば容量絶縁膜40)や容量調整用キャパシタC5,C6の下方に存在する絶縁膜,シリコン基板(第1実施形態参照)へのダメージを従来よりも抑制することができる。なお、本実施形態においても、レーザ光が照射される薄膜抵抗体部152,161,172の上下にシリコン酸化膜(容量絶縁膜40と第1実施形態に示した絶縁膜20)が隣接配置されている。また、パッシベーション膜と金属電極50との間に層間絶縁膜としてシリコン酸化膜を設けている。さらには、薄膜抵抗体(薄膜抵抗体電極140及び薄膜抵抗体部152,161,172)がCrSiによって構成されている。したがって、第1実施形態に示したように、パッシベーション膜の破壊や容量絶縁膜40などの損傷を効果的に抑制することができる。
また、本実施形態においては、層内繋ぎ配線150,160及び層間繋ぎ配線170が、シリコン基板の平面方向において、互いに重ならないように設けられている。したがって、異層部151,162,171にダメージを与えることなく、薄膜抵抗体部152,161,172の所定箇所に選択的にレーザ光を照射することができる。すなわち、容量調整用キャパシタC1,C2の信頼性や品質を向上することができる。
また、本実施形態に係る半導体装置1は、以下に示すように、第1実施形態に示した半導体装置1にはない効果を有している。本実施形態においては、電極間を電気的に接続する繋ぎ配線として、層内繋ぎ配線150,160と層間繋ぎ配線170とを含んでいるので、薄膜抵抗体部152,161,172の所定箇所を断線させることによって、複数の容量調整用キャパシタC5,C6を並列接続及び直列接続のいずれの接続状態ともすることが可能である。並列接続状態と直列接続状態とではキャパシタブロックの容量が異なるので、第1実施形態に示した半導体装置1よりも、容量値をより細かく調整することができる。なお、本実施形態においては、点X,Yを断線させることで、容量調整用キャパシタC5,C6を直列接続とし、点Zを断線させることで、容量調整用キャパシタC5,C6を並列接続とする例を示した。しかしながら、断線箇所は上記例に限定されるものではない。例えば、点Zを断線させるとともに、点X,Yのいずれか一方を断線させても良い。すなわち、並列接続状態と直列接続状態とに分けるとともに、第1実施形態に示したように、並列接続された複数の容量調整用キャパシタにおいて、レーザ光の照射によって容量を調整する構成を本実施形態においても適用することができる。
なお、本実施形態においては、キャパシタブロックCBが2つの容量調整用キャパシタC5,C6からなる例を示した。しかしながら、容量調整用キャパシタの個数は複数であれば特に限定されるものではない。
また、本実施形態においては、各容量調整用キャパシタC5,C6が、上部電極として金属電極50を有し、下部電極として薄膜抵抗体電極140を有する例を示した。しかしながら、電極の構成及び配置は上記例に限定されるものではない。多層に設けられた電極のうち、少なくとも1層が薄膜抵抗体電極140であれば良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、容量調整用キャパシタを構成する電極が2層の例を示した。しかしながら、電極の層数は上記例に限定されるものではない。複数層であれば良い。例えば図14に示すように、3層の電極構造を採用することもできる。図14においては、上部電極として金属電極50、中間電極として薄膜抵抗体30の電極部31、下部電極として不純物拡散層110を採用している。そして、絶縁膜20と容量絶縁膜40が電極間の誘電体とされている。
本発明の第1実施形態に係る半導体装置を、素子形成面側から見た平面図である。 図1に示すII−II線に沿う断面図である。 図1の等価回路図である。 薄膜抵抗体の繋ぎ配線部にレーザ光を照射した状態を示す断面図である。 レーザ光の照射後(容量調整後)の状態を示す平面図である。 図5の等価回路図である。 変形例を示す断面図である。 変形例を示す断面図である。 変形例を示す断面図である。 変形例を示す断面図である。 第2実施形態に係る半導体装置の概略構成を示す平面図である 図11の等価回路図である。 レーザ光照射後の等価回路図であり、(a)は点X,Yで断線させたもの、(b)点Zで断線させたものを示している。 その他変形例を示す断面図である。
符号の説明
1・・・半導体装置
10・・・シリコン基板(半導体基板)
30・・・薄膜抵抗体
31・・・電極部
32・・・繋ぎ配線部(層内繋ぎ配線)
40・・・容量絶縁膜(絶縁膜)
50・・・金属電極
51・・・層内繋ぎ配線
70・・・パッシベーション膜
140・・・薄膜抵抗体電極(薄膜抵抗体)
150,160・・・層内繋ぎ配線
151,162・・・異層部
152,161・・・薄膜抵抗体部
170・・・層間繋ぎ配線
171・・・異層部
172・・・薄膜抵抗体部
CB・・・キャパシタブロック
C1〜C6・・・容量調整用キャパシタ

Claims (11)

  1. 半導体基板上、または、前記半導体基板内及び前記半導体基板上に、電極が多層に設けられ、前記電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の前記半導体基板に対して複数備え、前記容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、
    前記複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて1つのキャパシタブロックを構成しており、
    異なる層の前記電極間を繋ぐ前記層内繋ぎ配線は、前記半導体基板の平面方向において、互いに重ならないように配置され、
    前記層内繋ぎ配線によって連結された各層の電極のうち、少なくとも1層の前記電極と当該電極間を繋ぐ前記層内繋ぎ配線とが、同一材料からなる薄膜抵抗体として構成され、
    前記薄膜抵抗体のうち、前記層内繋ぎ配線に相当する部位の少なくとも1箇所に光を選択的に照射して前記部位を断線させることにより、前記キャパシタブロックの容量が調整可能であることを特徴とする半導体装置。
  2. 半導体基板上、または、前記半導体基板内及び前記半導体基板上に、電極が多層に設けられ、前記電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の前記半導体基板に対して複数備え、前記容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、
    前記複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて1つのキャパシタブロックを構成しており、
    前記層内繋ぎ配線によって連結された各層の電極のうち、少なくとも1層の前記電極と当該電極間を繋ぐ前記層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体として構成され、
    前記薄膜抵抗体のうち、前記層内繋ぎ配線に相当する部位の少なくとも1箇所が、光の選択的な照射によって断線され、前記キャパシタブロックの容量が所望の値に設定されていることを特徴とする半導体装置。
  3. 異なる層の前記電極間を繋ぐ前記層内繋ぎ配線は、前記半導体基板の平面方向において、互いに重ならないように配置されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 半導体基板上、または、前記半導体基板内及び前記半導体基板上に、電極が多層に設けられ、前記電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の前記半導体基板に対して複数備え、前記容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、
    前記複数の容量調整用キャパシタは、同一層の電極間をそれぞれ電気的に接続する層内繋ぎ配線と、異なる層の電極間をそれぞれ電気的に接続する層間繋ぎ配線とにより連結されて、1つのキャパシタブロックを構成しており、
    各層の前記電極のうち、少なくとも1層の前記電極、前記層内繋ぎ配線のうち前記電極と同層の部位、及び前記層間繋ぎ配線のうち前記電極と同層の部位とが、同一の導電材料からなる薄膜抵抗体として構成され、
    前記薄膜抵抗体のうち、前記層内繋ぎ配線及び前記層間繋ぎ配線の少なくとも一方に相当する部位の少なくとも1箇所に光を選択的に照射して前記部位を断線させることにより、前記キャパシタブロックの容量が調整可能であることを特徴とする半導体装置。
  5. 半導体基板上、または、前記半導体基板内及び前記半導体基板上に、電極が多層に設けられ、前記電極間に絶縁膜が配置されてなる容量調整用キャパシタを、同一の前記半導体基板に対して複数備え、前記容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、
    前記複数の容量調整用キャパシタは、同一層の電極間をそれぞれ電気的に接続する層内繋ぎ配線と、異なる層の電極間をそれぞれ電気的に接続する層間繋ぎ配線とにより連結されて、1つのキャパシタブロックを構成しており、
    各層の前記電極のうち、少なくとも1層の前記電極、前記層内繋ぎ配線のうち前記電極と同層の部位、及び前記層間繋ぎ配線のうち前記電極と同層の部位とが、同一の導電材料からなる薄膜抵抗体として構成され、
    前記薄膜抵抗体のうち、前記層内繋ぎ配線及び前記層間繋ぎ配線の少なくとも一方に相当する部位の少なくとも1箇所が、光の選択的な照射によって断線され、前記キャパシタブロックの容量が所望の値に設定されていることを特徴とする半導体装置。
  6. 前記層内繋ぎ配線及び前記層間繋ぎ配線は、前記半導体基板の平面方向において、互いに重ならないように配置されていることを特徴とする請求項4又は請求項5に記載の半導体装置。
  7. 前記薄膜抵抗体は、その上下に酸化膜が隣接配置され、
    前記薄膜抵抗体に隣接する前記絶縁膜は、少なくとも前記酸化膜を含むことを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
  8. 前記薄膜抵抗体は、CrSiからなることを特徴とする請求項7に記載の半導体装置。
  9. 前記多層の電極のうち、最下層の前記電極が、前記半導体基板内に設けられた不純物拡散層として構成されていることを特徴とする請求項1〜8いずれか1項に記載の半導体装置。
  10. 前記多層の電極のうち、前記薄膜抵抗体として構成された層を除く少なくとも1層の前記電極が、前記半導体基板上に設けられた多結晶半導体膜によって構成されていることを特徴とする請求項1〜9いずれか1項に記載の半導体装置。
  11. 前記複数の容量調整用キャパシタのうち、少なくとも1つの前記容量調整用キャパシタの容量値が、残りの前記容量調整用キャパシタの容量値と異なることを特徴とする請求項1〜10いずれか1項に記載の半導体装置。
JP2006340544A 2006-12-18 2006-12-18 半導体装置 Pending JP2008153473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006340544A JP2008153473A (ja) 2006-12-18 2006-12-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340544A JP2008153473A (ja) 2006-12-18 2006-12-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2008153473A true JP2008153473A (ja) 2008-07-03

Family

ID=39655324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340544A Pending JP2008153473A (ja) 2006-12-18 2006-12-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2008153473A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093327A (zh) * 2021-11-29 2022-02-25 合肥京东方卓印科技有限公司 移位寄存器、栅极驱动电路和显示基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093327A (zh) * 2021-11-29 2022-02-25 合肥京东方卓印科技有限公司 移位寄存器、栅极驱动电路和显示基板
CN114093327B (zh) * 2021-11-29 2022-12-16 合肥京东方卓印科技有限公司 移位寄存器、栅极驱动电路和显示基板

Similar Documents

Publication Publication Date Title
US9673144B2 (en) Semiconductor device with metal think film and via
CN101562172B (zh) 半导体装置
JP2007305693A (ja) 半導体装置および電気ヒューズの切断方法
US20060017153A1 (en) Interconnections of semiconductor device and method of forming the same
US8564090B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8643139B2 (en) Semiconductor device
JP2008153473A (ja) 半導体装置
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
US9006861B2 (en) Integrated circuit device
KR970063036A (ko) 서멀헤드 및 그 제조방법
JP4202077B2 (ja) ヒューズの切断方法
CN107123635B (zh) 半导体装置及熔丝的切断方法
US9627110B2 (en) Chip resistor
US7977764B2 (en) Semiconductor device
US11824079B2 (en) Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads
US11600566B2 (en) Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals
US11824080B2 (en) Thin-film resistor (TFR) with displacement-plated TFR heads
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JP4449913B2 (ja) 半導体装置のトリミング方法
JP5632766B2 (ja) 半導体装置
JP2008192972A (ja) トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法
JP2005045267A (ja) 半導体装置
KR20010008443A (ko) 반도체소자의 퓨즈리페어방법