JP4449913B2 - 半導体装置のトリミング方法 - Google Patents
半導体装置のトリミング方法 Download PDFInfo
- Publication number
- JP4449913B2 JP4449913B2 JP2006027186A JP2006027186A JP4449913B2 JP 4449913 B2 JP4449913 B2 JP 4449913B2 JP 2006027186 A JP2006027186 A JP 2006027186A JP 2006027186 A JP2006027186 A JP 2006027186A JP 4449913 B2 JP4449913 B2 JP 4449913B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- pattern layer
- layer
- infrared laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
このようなトリミングを行うことで、半導体装置の各種特性の精度を向上させたり、各種特性値の切り替えを行ったりすることができ、半導体装置の精度向上や歩留まり向上、または多仕様化を図ることが可能となっている。
従って、例えば、半導体装置の半導体回路形成面側に配置される電極と、実装基板に形成された電極とを接続することにより、該実装基板上にベアチップ状態で実装された半導体装置、即ち、フリップチップに構成された半導体装置を実装基板に対してフェイスダウン実装した半導体装置においては、半導体装置の半導体回路が実装基板に面していて露出していないため、該半導体回路に対して直接レーザを照射してトリミングすることができなかった。
即ち、請求項1記載のごとく、シリコン基板の一側面側に半導体回路を形成した表面実装型の半導体装置のトリミング方法であって、前記半導体装置の一側面側に配置される電極と、実装基板面に形成された電極とを接続することにより、実装基板上にベアチップ状態で実装された半導体装置に対して、該半導体装置の他側面側から一側面側へ向けて赤外線レーザを照射し、該赤外線レーザにより、半導体装置の一側面側に形成される半導体回路の配線パターンのトリミングを行い、前記半導体装置の一側面側に形成される配線パターンは、ポリシリコンにて構成される第1配線パターン層と、金属にて構成される第2配線パターン層とを、絶縁層を介して積層配置して構成されており、前記赤外線レーザを第2配線パターン層と前記絶縁層との界面部分で焦点を結ぶように照射することにより、前記絶縁層を破壊して、前記第1配線パターン層と、第2配線パターン層とを接続させる。
これにより、実装基板に対してベアチップ状態でフェイスダウン実装された半導体装置においても、レーザ照射による半導体回路の配線パターンのトリミングを行うことが可能となる。
また、容易にトリミングを行うことができるとともに、照射された赤外線レーザが、第1配線パターン層および前記絶縁層よりも外面側の部分にダメージを与えることを、該第2配線パターン層により防止することができる。
これにより、第1配線パターン層と第2配線パターン層との接続不良の発生や、各配線パターン層に断線が生じることを、抑えることができる。
図1に示す半導体装置1は、WL−CSP(Wafer Level-Chip Size Package)に構成されており、基板本体となるシリコン基板11の一側面11a側には、ポリシリコンにて構成される第1配線パターン層12、およびアルミニウム(Al)等の金属にて構成される第2配線パターン層13が形成されている。
また、第2配線パターン層13の表面(図1における下面)は第3絶縁層23にて覆われており、その一部が露出してパッド部13pに形成されている。
そして、該はんだボール15と前記第2配線パターン層13のパッド部13pとが、前記再配線層14内に形成される再配線リード16にて接続されている。
このようなトリミングは、ウエハー状態の半導体装置や、半導体回路形成側の面とは反対側の面が実装基板に実装された状態の半導体装置に対して行われており、レーザ照射は、半導体装置の半導体回路形成面側から行われている。
つまり、半導体装置1に照射するレーザとして赤外線レーザを用い、その赤外線レーザを半導体装置1におけるシリコン基板11の他側面11b側から照射するようにしている。
また、図2に示すように、前記赤外線レーザは、半導体装置1における一側面側11aの第2配線パターン層13と第2絶縁層22との界面部分で焦点を結ぶように照射されている。該赤外線レーザは、第2配線パターン層13と第2絶縁層22との界面部分でも、特に第2配線パターン層13側寄りの部分に焦点を結ぶように照射するのが好ましい。
このように、赤外線レーザをシリコン基板11の他側面11b側から照射して、第1配線パターン層12と第2配線パターン層13とをショートさせ、両者を接続することで、半導体装置1の各種特性の調整や修正を行うようにしている。
特に、トリミングを、第1配線パターン層12と2配線パターン層13との間に介装される第2絶縁層22を赤外線レーザにより破壊して、該第1配線パターン層12と2配線パターン層13とを接続させるようにして行うことで、容易にトリミングを行うことができる。
さらに、第2絶縁層22は、前記赤外線レーザの照射により破壊させ易いように、比較的薄くて(例えば第1絶縁層21よりも薄くて)疎なCVD酸化膜にて構成されている。
また、前記第3絶縁層23もCVD酸化膜にて構成されている。
このように、第1配線パターン層12の赤外線レーザ照射位置の外面側に第2配線パターン層13を配置することで、第1配線パターン層12と第2絶縁層22との境界部に照射された赤外線レーザが、半導体装置1における第1配線パターン層12および第2絶縁層22よりも外面側の部分にダメージを与えることを、該第2配線パターン層13により防止することができる。
さらに、第1パターン配線本体12aと第2パターン配線本体13aとを直接接続しようとすると、該第1パターン配線本体12aまたは第2パターン配線本体13aが断線してしまう恐れがある。
また、各支線12bと支線13bとは、点状に形成される複数箇所の接続部Jにて接続させたり(図4における左右中央部に位置する支線12b・13bの接続部J)、支線12b・13bに沿って形成される帯状(または線状)の接続部Jにて接続させたり(図4における左方に位置する支線12b・13bの接続部J)するようにしている。
この場合も、前述の図4で示したように構成した場合と同様の効果を奏することができる。
ただし、この場合は、赤外線レーザにより配線パターンを完全に切断することが必要であり、切断されずに残っている部分が一部にあると、電流リーク発生の原因となることに注意を要する。
11 シリコン基板
11a 一側面
11b 他側面
12 第1配線パターン層
13 第2配線パターン層
21 第1絶縁層
22 第2絶縁層
23 第3絶縁層
31 実装基板
Claims (2)
- シリコン基板の一側面側に半導体回路を形成した表面実装型の半導体装置のトリミング方法であって、
前記半導体装置の一側面側に配置される電極と、実装基板面に形成された電極とを接続することにより、実装基板上にベアチップ状態で実装された半導体装置に対して、
該半導体装置の他側面側から一側面側へ向けて赤外線レーザを照射し、
該赤外線レーザにより、半導体装置の一側面側に形成される半導体回路の配線パターンのトリミングを行い、
前記半導体装置の一側面側に形成される配線パターンは、ポリシリコンにて構成される第1配線パターン層と、金属にて構成される第2配線パターン層とを、絶縁層を介して積層配置して構成されており、
前記赤外線レーザを第2配線パターン層と前記絶縁層との界面部分で焦点を結ぶように照射することにより、前記絶縁層を破壊して、
前記第1配線パターン層と、第2配線パターン層とを接続させる、
ことを特徴とする半導体装置のトリミング方法。 - 前記第1配線パターン層および第2配線パターン層は、それぞれ配線本体から枝分かれした支線を有しており、
前記赤外線レーザは、第1配線パターン層の支線と第2配線パターン層の支線とが積層配置されている箇所に照射される、
ことを特徴とする請求項1に記載の半導体装置のトリミング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027186A JP4449913B2 (ja) | 2006-02-03 | 2006-02-03 | 半導体装置のトリミング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006027186A JP4449913B2 (ja) | 2006-02-03 | 2006-02-03 | 半導体装置のトリミング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208124A JP2007208124A (ja) | 2007-08-16 |
JP4449913B2 true JP4449913B2 (ja) | 2010-04-14 |
Family
ID=38487300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006027186A Expired - Fee Related JP4449913B2 (ja) | 2006-02-03 | 2006-02-03 | 半導体装置のトリミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449913B2 (ja) |
-
2006
- 2006-02-03 JP JP2006027186A patent/JP4449913B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007208124A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3825753B2 (ja) | 半導体装置の製造方法 | |
JP5343245B2 (ja) | シリコンインターポーザの製造方法 | |
US7994614B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device | |
JP3750680B2 (ja) | パッケージ型半導体装置 | |
JP2002373957A (ja) | 半導体装置及びその製造方法 | |
JP2002373895A (ja) | 半導体装置及びその製造方法 | |
JP2009099838A (ja) | 半導体装置およびその製造方法 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
US20080290454A1 (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
JP2007115922A (ja) | 半導体装置 | |
US8564090B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006024829A (ja) | 半導体装置及びその製造方法 | |
US20120018201A1 (en) | Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof, and conductive foil provided with insulating layer | |
JP4449913B2 (ja) | 半導体装置のトリミング方法 | |
JP2005109171A (ja) | 半導体装置およびその製造方法 | |
JP2009152408A (ja) | 半導体装置およびその製造方法 | |
CN107123635B (zh) | 半导体装置及熔丝的切断方法 | |
JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
JP2022024547A (ja) | 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法 | |
JP2014170818A (ja) | 集積回路装置 | |
JP2004303991A (ja) | 半導体装置及びその製造方法 | |
JP7292977B2 (ja) | 配線基板、電子装置及び電子モジュール | |
JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
JP2011040669A (ja) | 半導体装置 | |
JPH11307941A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |