JP4449913B2 - 半導体装置のトリミング方法 - Google Patents

半導体装置のトリミング方法 Download PDF

Info

Publication number
JP4449913B2
JP4449913B2 JP2006027186A JP2006027186A JP4449913B2 JP 4449913 B2 JP4449913 B2 JP 4449913B2 JP 2006027186 A JP2006027186 A JP 2006027186A JP 2006027186 A JP2006027186 A JP 2006027186A JP 4449913 B2 JP4449913 B2 JP 4449913B2
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor device
pattern layer
layer
infrared laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006027186A
Other languages
English (en)
Other versions
JP2007208124A (ja
Inventor
倫久 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006027186A priority Critical patent/JP4449913B2/ja
Publication of JP2007208124A publication Critical patent/JP2007208124A/ja
Application granted granted Critical
Publication of JP4449913B2 publication Critical patent/JP4449913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、フリップチップに構成された半導体装置を実装基板に対してフェイスダウン実装した半導体装置に対して、レーザ照射によるトリミングを行うことを可能とする半導体装置のトリミング方法に関する。
従来から、シリコン基板の一側面側に半導体回路を形成した半導体装置の製造工程では、該半導体回路を構成する各素子の抵抗値や容量等といった特性を調整または修正等する目的で、該素子や回路パターンにレーザを照射して切断・除去等を行うトリミングが実施される場合がある。
このようなトリミングを行うことで、半導体装置の各種特性の精度を向上させたり、各種特性値の切り替えを行ったりすることができ、半導体装置の精度向上や歩留まり向上、または多仕様化を図ることが可能となっている。
例えば、シリコン基板の一側面上に形成された抵抗体に対してレーザを照射して、該抵抗体の一部に切れ込みを入れることで、該抵抗体の抵抗値を調整することが行われている。また、特許文献1には、半導体デバイスに対してレーザを照射して、レーザアブリレーション(レーザを固体に照射したときに、照射部分から原子や分子等が放出される現象)により抵抗性や容量性膜構造の機能的修正を行う技術が開示されている。
特表2001−520583号公報
前述の如く、従来、半導体装置の半導体回路を構成する各素子に対してレーザを照射して行うトリミングは、ウエハー状態の半導体装置や、半導体回路形成側の面とは反対側の面がプリント基板等の実装基板に実装された状態の半導体装置に対して行われており、レーザ照射は、半導体装置の半導体回路形成面側から行われていた。
従って、例えば、半導体装置の半導体回路形成面側に配置される電極と、実装基板に形成された電極とを接続することにより、該実装基板上にベアチップ状態で実装された半導体装置、即ち、フリップチップに構成された半導体装置を実装基板に対してフェイスダウン実装した半導体装置においては、半導体装置の半導体回路が実装基板に面していて露出していないため、該半導体回路に対して直接レーザを照射してトリミングすることができなかった。
そこで、本発明においては、フリップチップに構成された半導体装置を実装基板に対してフェイスダウン実装した半導体装置に対して、レーザ照射によるトリミングを行うことを可能とする半導体装置のトリミング方法を提供するものである。
上記課題を解決する半導体装置のトリミング方法は、以下の特徴を有する。
即ち、請求項1記載のごとく、シリコン基板の一側面側に半導体回路を形成した表面実装型の半導体装置のトリミング方法であって、前記半導体装置の一側面側に配置される電極と、実装基板面に形成された電極とを接続することにより、実装基板上にベアチップ状態で実装された半導体装置に対して、該半導体装置の他側面側から一側面側へ向けて赤外線レーザを照射し、該赤外線レーザにより、半導体装置の一側面側に形成される半導体回路の配線パターンのトリミングを行い、前記半導体装置の一側面側に形成される配線パターンは、ポリシリコンにて構成される第1配線パターン層と、金属にて構成される第2配線パターン層とを、絶縁層を介して積層配置して構成されており、前記赤外線レーザを第2配線パターン層と前記絶縁層との界面部分で焦点を結ぶように照射することにより、前記絶縁層を破壊して、前記第1配線パターン層と、第2配線パターン層とを接続させる
これにより、実装基板に対してベアチップ状態でフェイスダウン実装された半導体装置においても、レーザ照射による半導体回路の配線パターンのトリミングを行うことが可能となる。
また、容易にトリミングを行うことができるとともに、照射された赤外線レーザが、第1配線パターン層および前記絶縁層よりも外面側の部分にダメージを与えることを、該第2配線パターン層により防止することができる。
また、請求項2記載のごとく、前記第1配線パターン層および第2配線パターン層は、それぞれ配線本体から枝分かれした支線を有しており、前記赤外線レーザは、第1配線パターン層の支線と第2配線パターン層の支線とが積層配置されている箇所に照射される。
これにより、第1配線パターン層と第2配線パターン層との接続不良の発生や、各配線パターン層に断線が生じることを、抑えることができる。
本発明によれば、実装基板に対してベアチップ状態でフェイスダウン実装された半導体装置においても、レーザ照射による半導体回路の配線パターンのトリミングを行うことが可能となる。
本発明を実施するための形態を、添付の図面を用いて説明する。
図1には、本発明にかかるトリミング方法が適用される半導体装置の1実施形態を示している。
図1に示す半導体装置1は、WL−CSP(Wafer Level-Chip Size Package)に構成されており、基板本体となるシリコン基板11の一側面11a側には、ポリシリコンにて構成される第1配線パターン層12、およびアルミニウム(Al)等の金属にて構成される第2配線パターン層13が形成されている。
前記第1配線パターン層12は、シリコン基板11の一側面11a上に第1絶縁層21を介して形成されており、前記第2配線パターン層13は、第1配線パターン層12上に第2絶縁層22を介して形成されている。
また、第2配線パターン層13の表面(図1における下面)は第3絶縁層23にて覆われており、その一部が露出してパッド部13pに形成されている。
第3絶縁層23の表面には再配線層14が形成されており、該再配線層14の表面にははんだボール15が形成されている。
そして、該はんだボール15と前記第2配線パターン層13のパッド部13pとが、前記再配線層14内に形成される再配線リード16にて接続されている。
つまり、半導体装置1においては、シリコン基板11の一側面11a側に、第1絶縁層21、第1配線パターン層12、第2絶縁層22、第2配線パターン層13、第3絶縁層23、および再配線層14が、順に積層されており、第2配線パターン層13に形成されるパッド部13pが、再配線層14内の再配線リード16により、実装基板への実装に適した配列に再配列された上で、はんだボール15に接続されている。
このように構成された半導体装置1は、図2に示すように、該半導体装置1のはんだボール15と、実装基板31の接続パッド31aとをはんだ接続することにより、該実装基板31に対してベアチップ状態でフェイスダウン実装される。
ここで、従来から、シリコン基板の一側面側に半導体回路および配線パターンを形成した半導体装置に対して、該半導体回路を構成する各素子の抵抗値や容量等といった特性を調整または修正等する目的で、該回路パターン等をレーザ照射により切断・除去等するトリミングが行われることがある。
このようなトリミングは、ウエハー状態の半導体装置や、半導体回路形成側の面とは反対側の面が実装基板に実装された状態の半導体装置に対して行われており、レーザ照射は、半導体装置の半導体回路形成面側から行われている。
しかし、本実施形態における半導体装置1は、配線パターン等が形成されるシリコン基板11の一側面11a側が実装基板31に面していて露出していないので、該配線パターン等に直接レーザを照射して切断等することができない。
そこで、本半導体装置1に対しては、次のようにレーザ照射を行ってトリミングするようにしている。
つまり、半導体装置1に照射するレーザとして赤外線レーザを用い、その赤外線レーザを半導体装置1におけるシリコン基板11の他側面11b側から照射するようにしている。
赤外線レーザはシリコン基板11を透過する性質を有しているため、他側面11b側から照射された赤外線レーザは、シリコン基板11内を透過して、一側面11a側まで達することができる。
また、図2に示すように、前記赤外線レーザは、半導体装置1における一側面側11aの第2配線パターン層13と第2絶縁層22との界面部分で焦点を結ぶように照射されている。該赤外線レーザは、第2配線パターン層13と第2絶縁層22との界面部分でも、特に第2配線パターン層13側寄りの部分に焦点を結ぶように照射するのが好ましい。
前述のように、赤外線レーザを、第2配線パターン層13と第2絶縁層22との界面部分における第2配線パターン層13側寄りの部分に照射することで、第2配線パターン層13が赤外線レーザを多光子吸収して発熱し、その熱により第2絶縁層22が破壊されて、該第2絶縁層22の両側に位置する第1配線パターン層12と第2配線パターン層13とがショートすることとなる。
このように、赤外線レーザをシリコン基板11の他側面11b側から照射して、第1配線パターン層12と第2配線パターン層13とをショートさせ、両者を接続することで、半導体装置1の各種特性の調整や修正を行うようにしている。
これにより、実装基板31に対してベアチップ状態でフェイスダウン実装された半導体装置1においても、レーザ照射による第1配線パターン層12および第2配線パターン層13等のトリミングを行うことが可能となる。
特に、トリミングを、第1配線パターン層12と2配線パターン層13との間に介装される第2絶縁層22を赤外線レーザにより破壊して、該第1配線パターン層12と2配線パターン層13とを接続させるようにして行うことで、容易にトリミングを行うことができる。
なお、赤外線とは、可視光の赤の領域に隣接し、波長が1000nm〜0.1mm程度の領域に相当する電磁波のことをいい、本例の場合は、例えばYAGレーザを用いて波長が1064nmの赤外線レーザを照射して、トリミングを行っている。
また、シリコン基板11と第1配線パターン層12との間に介在する第1絶縁層21は、前記厚みがあって(例えば第2絶縁層22よりも厚くて)緻密なフィールド酸化膜(素子間分離層)に構成されていて、第1配線パターン層12とシリコン基板11との間でのショート発生を防止している。
さらに、第2絶縁層22は、前記赤外線レーザの照射により破壊させ易いように、比較的薄くて(例えば第1絶縁層21よりも薄くて)疎なCVD酸化膜にて構成されている。
また、前記第3絶縁層23もCVD酸化膜にて構成されている。
また、第1配線パターン層12の赤外線レーザが照射される箇所の外面側(図2における下方)には、第2配線パターン層13が位置している(つまり第1配線パターン層12と第2配線パターン層13とが積層配置されている)ように構成することが好ましい。
このように、第1配線パターン層12の赤外線レーザ照射位置の外面側に第2配線パターン層13を配置することで、第1配線パターン層12と第2絶縁層22との境界部に照射された赤外線レーザが、半導体装置1における第1配線パターン層12および第2絶縁層22よりも外面側の部分にダメージを与えることを、該第2配線パターン層13により防止することができる。
また、赤外線レーザを照射して、第1配線パターン層12と第2配線パターン層13とをショートさせる場合、図3に示すように、シリコン基板11の一面側11aに形成される半導体素子同士等を接続する第1配線パターン層12の第1パターン配線本体12aと、第2配線パターン層13の第2パターン配線本体13aとを、赤外線レーザ照射により形成された一点の接続部Jにて直接接続すると、第2絶縁層22の破壊具合によっては、うまく接続できない場合がある。
さらに、第1パターン配線本体12aと第2パターン配線本体13aとを直接接続しようとすると、該第1パターン配線本体12aまたは第2パターン配線本体13aが断線してしまう恐れがある。
従って、図4に示すように、赤外線レーザを照射して、第1配線パターン層12と第2配線パターン層13とを接続する場合は、それぞれ前記第1パターン配線本体12aおよび第2パターン配線本体13aから、複数本の支線12b・13bを延出させて、該支線12bと支線13bとを接続するようにしている。
また、各支線12bと支線13bとは、点状に形成される複数箇所の接続部Jにて接続させたり(図4における左右中央部に位置する支線12b・13bの接続部J)、支線12b・13bに沿って形成される帯状(または線状)の接続部Jにて接続させたり(図4における左方に位置する支線12b・13bの接続部J)するようにしている。
このように、第1配線パターン層12および第2配線パターン層13に、各パターン配線本体12a・13aから延出する支線12b・13bを形成し、該支線12bと支線13bとを複数点で、または帯状(線状)に接続することで、該第1配線パターン層12と第2配線パターン層13との接続不良の発生や、各配線パターン層12・13に断線が生じることを、抑えることができる。
また、図5に示すように、各枝線12b・13bの末端部12c・13cを、該枝線12b・13bよりも幅広に形成し(例えば枝線12b・13bの線幅よりも大きな直径の円形状に形成する)、該末端部12c・13cを、複数の点で接続したり(図5における中央に位置する末端部12c・13cの接続部J)、「○」印の形状で接続したり(図5における左側に位置する末端部12c・13cの接続部J)、「+」印の形状で接続したり(図5における右側に位置する末端部12c・13cの接続部J)、することもできる。
この場合も、前述の図4で示したように構成した場合と同様の効果を奏することができる。
また、前述の図2等に示した例では、赤外線レーザにより第2絶縁層22を破壊して、第1配線パターン層12と第2配線パターン層13とを接続することによりトリミングを行っているが、次のようにしてトリミングすることもできる。
つまり、図6に示すように、照射する赤外線レーザの焦点を、例えば第1配線パターン層12等のトリミングしたい配線パターンに合わせて、該トリミングしたい配線パターンを部分発熱させて切断することで、トリミングすることもできる。
ただし、この場合は、赤外線レーザにより配線パターンを完全に切断することが必要であり、切断されずに残っている部分が一部にあると、電流リーク発生の原因となることに注意を要する。
また、図7に示すように、第1配線パターン層12等の配線パターンを切断してトリミングを行うときは、例えば第1配線パターン層12の外側面に第2絶縁層22が形成されていない開口部12dの部分に赤外線レーザを照射して該第1配線パターン層12を切断するようにすると、切断時に気化した第1配線パターン層12の材料が、該開口部12dから外部へ蒸散することが可能となるため、切断部に気化した材料が充満することがなく、確実な切断を行うことが可能となる。
このように、照射する赤外線レーザの焦点をトリミングしたい配線パターンに合わせるとともに、赤外線レーザ照射部位を配線パターンの外部へ露出している部分とすることで、実装基板31に対してベアチップ状態でフェイスダウン実装された半導体装置1においても、レーザ照射により配線パターンを切断してのトリミングを行うことが可能となる。
本発明にかかるトリミング方法が適用される半導体装置を示す側面断面図である。 実装基板にベアチップ状態でフェイスダウン実装された半導体装置に、他側面側からレーザ照射している様子を示す側面断面図である。 第1配線パターン層の第1パターン配線本体と、第2配線パターン層の第2パターン配線本体とを1点の接続部にて接続した例を示す平面図である。 第1パターン配線本体から延出する支線と第2パターン配線本体から延出する支線とを、複数箇所の接続部または帯状(または線状)の接続部にて接続した例を示す平面図である。 第1配線パターン層および第2配線パターン層の各枝線の末端部を、該枝線よりも幅広に形成し、該末端部を複数の点等で接続した例を示す平面図である。 シリコン基板の他側面側から赤外線レーザを照射して、半導体装置の配線パターンを切断する例を示す側面断面図である。 シリコン基板の他側面側から赤外線レーザを照射して、半導体装置の配線パターンを切断する場合に、赤外線レーザの照射箇所を絶縁層が形成されていない開口部の部分として例を示す側面断面図である。
1 半導体装置
11 シリコン基板
11a 一側面
11b 他側面
12 第1配線パターン層
13 第2配線パターン層
21 第1絶縁層
22 第2絶縁層
23 第3絶縁層
31 実装基板

Claims (2)

  1. シリコン基板の一側面側に半導体回路を形成した表面実装型の半導体装置のトリミング方法であって、
    前記半導体装置の一側面側に配置される電極と、実装基板面に形成された電極とを接続することにより、実装基板上にベアチップ状態で実装された半導体装置に対して、
    該半導体装置の他側面側から一側面側へ向けて赤外線レーザを照射し、
    該赤外線レーザにより、半導体装置の一側面側に形成される半導体回路の配線パターンのトリミングを行い、
    前記半導体装置の一側面側に形成される配線パターンは、ポリシリコンにて構成される第1配線パターン層と、金属にて構成される第2配線パターン層とを、絶縁層を介して積層配置して構成されており、
    前記赤外線レーザを第2配線パターン層と前記絶縁層との界面部分で焦点を結ぶように照射することにより、前記絶縁層を破壊して、
    前記第1配線パターン層と、第2配線パターン層とを接続させる、
    ことを特徴とする半導体装置のトリミング方法。
  2. 前記第1配線パターン層および第2配線パターン層は、それぞれ配線本体から枝分かれした支線を有しており、
    前記赤外線レーザは、第1配線パターン層の支線と第2配線パターン層の支線とが積層配置されている箇所に照射される、
    ことを特徴とする請求項1に記載の半導体装置のトリミング方法。
JP2006027186A 2006-02-03 2006-02-03 半導体装置のトリミング方法 Expired - Fee Related JP4449913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027186A JP4449913B2 (ja) 2006-02-03 2006-02-03 半導体装置のトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027186A JP4449913B2 (ja) 2006-02-03 2006-02-03 半導体装置のトリミング方法

Publications (2)

Publication Number Publication Date
JP2007208124A JP2007208124A (ja) 2007-08-16
JP4449913B2 true JP4449913B2 (ja) 2010-04-14

Family

ID=38487300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027186A Expired - Fee Related JP4449913B2 (ja) 2006-02-03 2006-02-03 半導体装置のトリミング方法

Country Status (1)

Country Link
JP (1) JP4449913B2 (ja)

Also Published As

Publication number Publication date
JP2007208124A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP3825753B2 (ja) 半導体装置の製造方法
JP5343245B2 (ja) シリコンインターポーザの製造方法
US7994614B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
JP3750680B2 (ja) パッケージ型半導体装置
JP2002373957A (ja) 半導体装置及びその製造方法
JP2002373895A (ja) 半導体装置及びその製造方法
JP2009099838A (ja) 半導体装置およびその製造方法
JP2005167024A (ja) 半導体装置及びその製造方法
US20080290454A1 (en) Semiconductor integrated circuit device and method for manufacturing the same
JP2007115922A (ja) 半導体装置
US8564090B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006024829A (ja) 半導体装置及びその製造方法
US20120018201A1 (en) Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof, and conductive foil provided with insulating layer
JP4449913B2 (ja) 半導体装置のトリミング方法
JP2005109171A (ja) 半導体装置およびその製造方法
JP2009152408A (ja) 半導体装置およびその製造方法
CN107123635B (zh) 半导体装置及熔丝的切断方法
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
JP2022024547A (ja) 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法
JP2014170818A (ja) 集積回路装置
JP2004303991A (ja) 半導体装置及びその製造方法
JP7292977B2 (ja) 配線基板、電子装置及び電子モジュール
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JP2011040669A (ja) 半導体装置
JPH11307941A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees