CN106549019A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106549019A
CN106549019A CN201610806279.1A CN201610806279A CN106549019A CN 106549019 A CN106549019 A CN 106549019A CN 201610806279 A CN201610806279 A CN 201610806279A CN 106549019 A CN106549019 A CN 106549019A
Authority
CN
China
Prior art keywords
terminal
insulating barrier
conductive layer
semiconductor device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610806279.1A
Other languages
English (en)
Other versions
CN106549019B (zh
Inventor
观田康克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN106549019A publication Critical patent/CN106549019A/zh
Application granted granted Critical
Publication of CN106549019B publication Critical patent/CN106549019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种半导体器件及其制造方法。半导体器件包括：第一端子和第二端子，层叠了包括钛或钼的第一导电层、设置在第一导电层上且包括铝的第二导电层以及设置在第二导电层上且包括钛或钼的第三导电层而成；第一端子与第二端子之间的第一绝缘层；第二绝缘层，与第一端子的侧面部接触，并设置在第一端子的侧面部与第一绝缘层之间；以及第四导电层，达到第一端子的上表面和所述第二绝缘层的上表面，第一端子和所述第二端子配置在包括半导体元件的驱动电路的外侧。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件。在本说明书中公开的发明的一实施方式涉及半导体器件中的端子部的构成。
背景技术
利用包括半导体元件的功能电路进行信号处理并实现预定功能的半导体器件设置有从外部电路输入信号或向外部电路输出信号的端子部。例如，利用设置在玻璃衬底上的薄膜晶体管设置了像素电路等功能电路而成的半导体器件，在玻璃衬底的端部设置有输入信号的端子部。设置在玻璃衬底的端部的端子部通过各向异性导电性粘接剂与形成在塑料衬底上的布线衬底(也称为柔性印刷电路(Flexible printed circuits：FPC)衬底)连接。
当端子部对基底面的密合性(粘接力)较弱时，即使用各向异性导电性粘接剂粘接柔性布线衬底，端子部也会一起从玻璃衬底剥离。因此，期望端子部相对于基底面的密合性较高。例如，公开了如下构造：为了提高端子部的密合性，除去设置在玻璃衬底上的由有机树脂形成的平坦化膜(例如，参照日本特开2004-145024号公报、日本特开2013-190816号公报。)。另外，公开了如下构造：为了使层叠多个导电膜而形成的端子部的密合性提高，在密合性高的区域夹入密合性低的区域(例如，参照日本特开2000-275659号公报。)。
发明内容
发明要解决的问题
在半导体器件中，端子部中的端子具有在铝(Al)等金属层之上设置了氧化铟锡等透明导电层的构造。通过在端子部中金属层由透明导电层覆盖，防止了由酸等导致的腐蚀。但是，由于端子部的构造复杂，所以金属层未由透明导电层充分地覆盖成为问题。
例如，在金属层具有铝(Al)层和用钛(Ti)层夹持铝(Al)层上下的构造的情况下，会产生不能用透明导电层覆盖铝(Al)层的侧面的问题。由于铝(Al)层和钛(Ti)层的蚀刻速率的不同，在金属层的剖面形状中，钛(Ti)层会成为像屋檐那样向铝层的外侧突出的形状。在该情况下，由钛(Ti)构成的屋檐之下的铝(Al)层成为未被透明导电膜充分覆盖的形状。因此，在形成端子部后的工序中，端子部的铝(Al)层受到损伤会成为问题。
作为其对策，研究了利用由有机树脂构成的平坦化膜来覆盖端子部的侧面。但是，由于由有机树脂构成的平坦化膜的密合性较差，所以存在容易剥离这样的问题。
用于解决问题的手段
根据本发明的一实施方式，包括：第一端子和第二端子，层叠了包括钛或钼的第一导电层、设置在第一导电层上且包括铝的第二导电层以及设置在第二导电层上且包括钛或钼的第三导电层而成；第一端子与第二端子之间的第一绝缘层；第二绝缘层，与第一端子的侧面部接触，并设置在第一端子的侧面部与第一绝缘层之间；以及第四导电层，达到第一端子的上表面和所述第二绝缘层的上表面，第一端子和所述第二端子配置在包括半导体元件的驱动电路的外侧。
根据本发明的一实施方式，提供一种半导体器件的制造方法形成在驱动电路部覆盖半导体元件，并在端子部成形为带状的第一绝缘层，将包括钛或钼的第一导电层、包括铝的第二导电层以及包括钛或钼的第三导电层层叠并在夹持第一绝缘层的位置形成第一端子和所述第二端子，在第一端子与第一绝缘层之间以及第二端子与第一绝缘层之间，形成覆盖第一端子和第二端子的侧壁的第二绝缘层，形成达到第一端子的上表面和第一绝缘层的上表面的第四导电层。
附图说明
图1是示出本发明的一个实施方式的半导体器件的构成的图。
图2是示出本发明的一个实施方式的半导体器件的构成的图。
图3是示出本发明的一个实施方式的半导体器件的端子部的构成的俯视图。
图4A是示出在本发明的一个实施方式的半导体器件的端子部中与图3所示的A-B线对应的构成的剖视图。
图4B是示出在本发明的一个实施方式的半导体器件的端子部中与图3所示的C-D线对应的构成的剖视图。
图5是示出本发明的一个实施方式的半导体器件的像素布局的俯视图。
图6是示出本发明的一个实施方式的半导体器件的像素构成的剖视图。
图7是示出本发明的一个实施方式的半导体器件的像素的等效电路的图。
图8是示出本发明的一个实施方式的半导体器件的端子部的构成的剖视图。
图9是示出本发明的一个实施方式的半导体器件的端子部的构成的剖视图。
图10A是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图10B是示出本发明的一个实施方式的半导体器件的制造工序中的像素构成的剖视图。
图11A是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图11B是示出本发明的一个实施方式的半导体器件的制造工序中的像素构成的剖视图。
图12A是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图12B是示出本发明的一个实施方式的半导体器件的制造工序中的像素构成的剖视图。
图13A是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图13B是示出本发明的一个实施方式的半导体器件的制造工序中的像素构成的剖视图。
图14A是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图14B是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
图14C是示出本发明的一个实施方式的半导体器件的制造工序中的端子部的构成的剖视图。
具体实施方式
以下，参照附图等，说明本发明的实施方式。其中，本发明能够用许多不同的方案实施，不限定于以下例示的实施方式的记载内容来进行解释。为了使说明更明确，与实际方案相比，附图有时对各部的宽度、厚度、形状等进行了示意性示出，但仅为一例，不限定本发明的解释。另外，在本说明书和各图中，对于已出现的图，有时向与前述要素相同的要素赋予相同的标号(或在数字之后赋予a、b等而成的标号)，并适当省略详细说明。并且，对各要素附记了“第一”、“第二”而成的文字是为了区别各要素而使用的方便的标识，只要没有特别的说明，没有除此以外的含义。
在本说明书中，某部件或区域设于其他部件或区域“上(或下)”的情况下，只要没有特别的限定，不仅包括其处于其他部件或区域的正上方(或正下方)的情况，也包括处于其他部件或区域的上方(或下方)的情况，即，也包括在其他部件或区域的上方(或下方)，在中间包括有其他构成要素的情况。此外，在以下说明中，只要没有特别声明，在剖视图中，将相对于第一衬底配置了第二衬底的一侧称为“上”或“上方”，将其相反的一侧作为“下”或“下方”进行说明。
1.半导体器件的概要
本发明的一个实施方式的半导体器件在衬底上至少包括半导体元件、被输入驱动该半导体元件的信号的第一端子和第二端子。图1示出半导体器件100的构成。半导体器件100在第一衬底102上设置有驱动电路部110(在图1中，作为驱动电路部110，示出包括第一驱动电路120、第二驱动电路122以及第三驱动电路124的方案)、像素部108以及端子部106。驱动电路部110、像素部108由包括半导体元件的电路构成。第二衬底104以密封像素部108的方式与第一衬底102对置地设置。第一衬底102和第二衬底104利用包围像素部108的密封材料112固定。
端子部106设置于第一衬底102的侧端部、且设置在未用第二衬底104密封的区域中。端子部106由多个端子116构成。在端子部106上，利用各向异性导电膜(AnisotropicConductive Film)与布线衬底114连接。布线衬底114实现其他功能电路或外部设备与半导体器件100的连接，并在信号的收发中使用。
半导体器件100在安装了布线衬底114的状态下工作。通常，就这样也不会产生障碍，但在需要修理、检查半导体器件100的情况下(需要进行称为所谓“修理”的作业的情况下)，会产生必须从端子部106拆下布线衬底114的情况。由于布线衬底114利用各向异性导电膜与端子部106粘接，所以在剥离布线衬底114时，端子部106被要求可耐剥离的粘接强度。根据本发明的一个实施方式，提供了一种具有可耐这样的要求的端子部106的半导体器件100。
图2示出半导体器件100中的第一衬底102的一个方案。设置于端子部106的多个端子116空开规定间隔地排列。需要说明的是，端子部106的配置不限定于图2所示的配置。例如，端子部106既可以分割设置在第一衬底102的多个位置，也可以不是设置在第一衬底102的端部而是设置在内侧区域。
在像素部108中设置有多个像素118。像素118沿行方向和列方向排列。像素118的排列数是任意的，例如，在行方向(X方向)上排列了m个像素118，在列方向(Y方向)上排列了n个像素118。像素部108在行方向上设置有第一扫描信号线126和第二扫描信号线128，在列方向上设置有影像信号线130。另外，在像素部108中设置有电源线132。此外，图2示出像素118为正方形排列的例子，但本发明不限定于此，也能够应用三角形排列等其他排列形式。
驱动电路部110包括第一驱动电路120、第二驱动电路122以及第三驱动电路124。第一驱动电路120向第一扫描信号线126输出信号，第二驱动电路122向第二扫描信号线128输出信号，第三驱动电路124向影像信号线130输出信号。向端子部106中的各个端子116输入使第一驱动电路120、第二驱动电路122以及第三驱动电路124工作的控制信号。另外，在端子部106中包括与电源线132连接的端子，所述电源线132在像素部108中延伸设置。此外，图2所示的第一衬底102的构成为一例，驱动电路部的构成、扫描线、影像信号线、电源线是任意的，也可以具有其他构成。
2.端子部的构成1
参照图3、图4A以及图4B，说明端子部106的构造。图3示出端子部106包括的两个端子(第一端子116a、第二端子116b)的俯视图。另外，在图4A和图4B中示出与图3中所示的A-B线、C-D线对应的纵剖面构造。
图3示出端子部106包括的第一端子116a和第二端子116b。第一端子116a和第二端子116b隔开间隙并排设置。在第一端子116a与第二端子116b的间隙部设置有多个绝缘层。具体而言，在第一端子116a与第二端子116b的间隙部设置有第一绝缘层144a。并且，在第一端子116a与第二端子116b的间隙部设置有第二绝缘层146a。第二绝缘层146a设置在第一端子116a和第二端子116b的侧面。即，在第一端子116a与第二端子116b的间隙部，至少设置有一个第一绝缘层144a和两个第二绝缘层。换句话说，在第一端子116a与第二端子116b之间设置有第一绝缘层144a，在该第一绝缘层144a的两侧设置有第二绝缘层146a。
图4A用剖面构造示出第一端子116a、第二端子116b、第一绝缘层144a以及第二绝缘层146a的详细情况。第一端子116a和第二端子116b具有层叠了多个导电层的构造。作为第一端子116a和第二端子116b，图4A示出层叠了第一导电层134、第二导电层136以及第三导电层138，并进一步设置了第四导电层140而成的构造。为了防止端子剥离，第一导电层134由与基底面的密合性(粘接性)良好的导电性材料形成。为了减小端子中的电阻，第二导电层136选择在导电性材料之中电阻也更低的材料，且与其他层相比形成为厚度相对较厚。第三导电层138设置在第二导电层136的上层，为了保护第二导电层136而设置。第四导电层140设置成覆盖第三导电层。第四导电层140用各向异性导电膜(Anisotropic ConductiveFilm)或成为与探针等触针的接触面，且比第二导电层136硬质的导电性材料形成。
第一导电层134和第三导电层138选择熔点高的钛(Ti)、钼(Mo)、钨(W)、钽(Ta)等金属材料。另外，第一导电层134和第三导电层138也可以用钼(Mo)-钨(W)这样的使用了上述金属元素的合金材料形成。例如，第一导电层134和第三导电层138用钛(Ti)、钼(Mo)这样的金属材料形成。作为第一导电层134、第三导电层138，通过使用这样的金属材料，能够提高端子的密合性，另外提高热稳定性。
第二导电层136使用铝(Al)或铜(Cu)等金属材料或在这些金属元素中添加预定量的其他元素而成的金属材料(例如，添加了钛的铝等)形成。由于铝(Al)或铜(Cu)等金属材料与上述高熔点金属材料相比电阻率较低，所以能够降低端子116和与之连接的布线的电阻。另一方面，由于铝膜、铜膜的表面容易氧化，所以当仅用铝膜、铜膜形成端子116时，接触电阻有可能变高。因此，通过在第二导电层136的上表面上设置第三导电层138，防止了氧化膜形成，防止了端子的接触面绝缘化。
第四导电层140使用了也作为透明导电膜使用的氧化铟锡(ITO：Indium TinOxide)、氧化铟锌(IZO：Indium Zinc Oxide)等金属氧化物。利用这样的金属氧化物构成的透明导电膜与铝、铜相比较硬质，即使在使端子116与各向异性导电膜、探针接触的情况下，也能够防止在端子表面上形成损伤、变形(凹陷)。
此外，在本实施方式中，作为端子116的构造，具有层叠了4层的构造，但本发明不限定于该构造。也可以进一步附加导电层而构成端子116。另外，也可以省略第一导电层134。或者，也可以省略第一导电层134和第三导电层138。
也可以是，在与形成于驱动电路部110和像素部108的布线相同的工序中形成端子116，并具有同样的构造。如图4B所示，也可以是，设置在第一绝缘层144b上的布线层延长而形成端子116。根据这样的构造，由于能够省略端子116和与之连接的布线的接触部，所以优选。
在第一端子116a与第二端子116b之间设置有第一绝缘层144a。第一绝缘层144a设置于并排设置了第一端子116a和第二端子116b的间隙部。第一绝缘层144a与第一端子116a和第二端子116b双方不直接接触。第一绝缘层144a用无机绝缘材料形成。作为无机绝缘材料，可列举氧化硅、氮化硅、氮氧化硅等。
优选的是，在第一端子116a与第二端子116b之间的区域中，沿着端子的一边设置第一绝缘层144a。也可以是，第一绝缘层144a孤立地设置在端子间的区域。另外，也可以是，第一绝缘层144a设置在第一衬底102的大致整个面上，且形状被加工为：在端子部106具有被第一端子116a和第二端子116b夹持的突出部。即，也可以加工为：在第一衬底102的端子部106，选择性地除去第一绝缘层144a，第一绝缘层144a残存在第一端子116a与第二端子116b之间。通过从形成在第一衬底102上的绝缘层(层间绝缘层)形成设置于端子部106的第一绝缘层144a，简化了制造工序，减少了制造成本。
在第一端子116a与第一绝缘层144a之间以及第二端子116b与第一绝缘层144a之间设置有第二绝缘层146a。第二绝缘层146a设置成填充第一端子116a与第一绝缘层144a之间、第二端子116b与第一绝缘层144a之间的空间。第二绝缘层146a与第一端子116a和第二端子116b的侧面接触并设置。换句话说，利用第二绝缘层146a覆盖第一端子116a和第二端子116b的侧面。优选的是，第二绝缘层146a至少覆盖第二导电层136的侧面。这样，通过设置第二绝缘层146a，能够保护第一端子116a和第二端子116b的侧面。即，即使在形成端子部106后的工序中第一衬底102暴露在腐蚀第二导电层136的气体、药液中，也能够保护第一端子116a和第二端子116b免受腐蚀。
在第一端子116a和第二端子116b中的第二导电层136是铝(Al)或以铝为主成分的金属材料的情况下，第二绝缘层146a是有益的。铝(Al)利用混酸(包括磷酸、醋酸、硝酸等的混合液)蚀刻。因此，即使第二导电层136的上表面用作为钛(Ti)、钼(Mo)等金属的第三导电层138覆盖，当侧面露出时，也会被混酸蚀刻。与此相对，通过设为用第二绝缘层146a覆盖第一端子116a和第二端子116b的侧面的构造，能够保护第二导电层136。
优选的是，为了覆盖第一端子116a、第二端子116b的侧面，用有机绝缘材料形成第二绝缘层146a。能够通过涂布包括有机绝缘材料的前体的溶液来制造第二绝缘层146。在形成第二绝缘层146时，通过使用有流动性的有机绝缘材料的前体溶液，能够得到覆盖第一端子116a和第二端子116b的侧面的形状。作为有机绝缘材料，能够使用聚酰亚胺、丙烯酸等材料。例如，如果是聚酰亚胺，能够使用聚酰胺酸的溶液，在涂布该溶液并使之干燥后，并用热处理使之酰亚胺化而形成作为第二绝缘层146a的聚酰亚胺层。
第四导电层140设置在第一端子116a和第二端子116b各自的第三导电层138上。第四导电层140从第三导电层138的上表面起沿着第二绝缘层146a的上表面延伸。优选的是，第四导电层设置成到达第一绝缘层144a的上表面。换句话说，在各个端子中，与第三导电层138电连接的第四导电层140在第一绝缘层144a上被分割，相邻的第四导电层140彼此电分离。
在端子部106中设置有端子116、第一绝缘层144a以及第二绝缘层146a。它们分别用材质不同的部件设置。第一绝缘层144a与第一衬底102的密合性优异。另一方面，第二绝缘层146a对于覆盖端子116的侧面部是有用的，但与基底面的密合性有时比第一绝缘层144a低。另一方面，利用ITO、IZO等透明导电膜形成的第四导电层140与用钛(Ti)、钼(Mo)等金属材料形成的第三导电层138的密合性优异。另外，第四导电层140与用氧化硅、氮化硅等无机绝缘材料形成的第一绝缘层144a的密合性优异。通过用与第三导电层138和第一绝缘层144a密合性优异的第四导电层140覆盖第二绝缘层146a，能够提高端子部106的密合性。即，即使在第二绝缘层146a的密合性低的情况下，通过设置覆盖第一绝缘层144a、第二绝缘层146a以及第三导电层138的第四导电层140，能够防止端子部106的剥离。由此，即使在经由各向异性导电膜连接端子部106和布线衬底的情况下，也能够可靠地实现电连接。
如图4A和图4B所示，也可以是，在第一端子116a和第二端子116b的基底面设置半导体层166a。通过在相当于第一导电层134的基底面的区域中设置半导体层166a，能够使密合性提高。设置于端子部106的半导体层166a作为基底层使用，能够利用于端子116的密合性提高。由于半导体层166a具有导电性，所以按每个端子分割设置，但第二绝缘层146a也可以扩展到第一绝缘层144a的一部分。
根据本实施方式，能够得到如下构造：减小端子部106中的有机绝缘层占据的面积，且通过密合性高的端子116和用无机绝缘层形成的第一绝缘层144a来夹入用与基底面的密合性低的有机绝缘材料形成的第二绝缘层146a的区域，还通过用透明导电膜形成的第四导电层140覆盖它们的上表面部。
与全部用第二绝缘层146a这样的有机绝缘材料填充第一端子116a与第二端子116b之间的情况相比，本实施方式中的端子部106通过设置有用无机绝缘材料形成的第一绝缘层144a，减小了密合性低的第二绝缘层146a的面积。因此，能够使端子部106的密合性提高。而且，通过用第四导电层140覆盖第二绝缘层146a的上表面，并且在密合性优异的第四导电层140与第三导电层138接触的区域以及第四导电层140与第一绝缘层144a接触的区域夹入，能够防止第二绝缘层146a剥离，并提高端子部106的可靠性。由此，在将半导体器件100安装于各种设备后，能够进行修理、修补、修改等维修。
3.像素部的构成1
图5示出设置在半导体器件100中的像素部108的一例。图5示出像素118的平面布局，图6示出沿着E-F线的剖面构造。以下，参照图5和图6说明像素118的构成。
像素118形成于对置配置了第一衬底102和第二衬底104而成的空隙部。在第一衬底102上设置有驱动晶体管154、发光元件156、保持电容元件158以及辅助电容元件160等元件。在第二衬底104上设置有滤色片188、遮光层190等光学部件。
驱动晶体管154包括半导体层166a、栅极绝缘层168以及栅电极170而构成。驱动晶体管154的漏极通过漏极布线180与第二晶体管164电连接，且源极与源极布线178电连接。源极布线178与像素电极182电连接。另外，源极布线178包括经由第一绝缘层144b与第一电容电极172层叠的区域。利用源极布线178与第一电容电极172重叠的区域形成保持电容元件158。第一电容电极172与栅电极170形成在同一层中。驱动晶体管154的栅电极170通过栅极布线176与第一晶体管162电连接。第一晶体管162的栅电极与第一扫描信号线126电连接，源极和漏极的一方与影像信号线130电连接。第二晶体管164以与第二扫描信号线128电连接的方式设置栅电极，且源极和漏极的一方与电源线132电连接。
在图6所示的剖面构造中，在栅电极170与源极布线178和漏极布线180之间设置有第一绝缘层144b。在源极布线178和漏极布线180与像素电极182之间设置有第二绝缘层146b。第一绝缘层144b和第二绝缘层146b具有作为将布线间绝缘的层间绝缘膜的功能。第一绝缘层144b用无机绝缘材料形成。另一方面，第二绝缘层146b用有机绝缘材料形成。第二绝缘层146b作为将设置了像素电极182的一侧的上表面平坦化的平坦化膜使用。
如插入图6的放大图所示，设置在第一绝缘层144b的上层的源极布线178和漏极布线180具有层叠了第一导电层134、第二导电层136以及第三导电层138而成的构造。如果将图6所示的像素118的剖面构造、图4A和图4B所示的端子部106的剖面构造进行对比，第一端子116a和第二端子116b使用了与源极布线178和漏极布线180相同的部件。另外，第一绝缘层144、第二绝缘层146作为共通的部件使用。
发光元件156由像素电极182、有机层184以及对置电极186构成。在发光元件156的上表面上设置了作为钝化层的第五绝缘层152。辅助电容元件160具有层叠了像素电极182、第三绝缘层148以及第二电容电极174而成的构造。像素电极182由第四绝缘层150包围。第四绝缘层150具有开口部，像素电极182在该开口部露出。在像素电极182上设置有有机层184。有机层184由一个或多个层构成，并包括有机电致发光材料。在像素电极182与对置电极186之间施加了发光阈值电压以上的电压时发光元件156发光。在本实施方式中，像素电极182采用了利用透明导电膜和金属膜的层叠构造来反射由有机层184发出的光的构成。例如，像素电极182至少具有两层透明导电膜、被该两层透明导电膜夹持的金属膜(例如，优选银(Ag)、铝(Al)等反射率高的材料。)。对置电极186用透明导电膜形成，并透射由有机层184发出的光，所以发光元件156向第二衬底104侧出射光。
在图7中示出图5例示的像素的等效电路。驱动晶体管154具有：作为控制端子的栅极、作为输入输出端子的源极以及漏极。相当于驱动晶体管154的源极和漏极的输入输出端子的一方经由第二晶体管164与电源线132电连接。另外，相当于驱动晶体管154的源极和漏极的输入输出端子的另一方与发光元件156的一方的端子电连接。此外，在图7的等效电路中，驱动晶体管154为n沟道型。在驱动晶体管154中，将与电源线132电连接的一侧的输入输出端子设为漏极，与发光元件156电连接的一侧的输入输出端子是源极。
驱动晶体管154的栅极经由第一晶体管162与影像信号线130电连接。第一晶体管162根据提供给第一扫描信号线126的控制信号SG(具有振幅VGH/VGL)控制导通截止(ON/OFF)的工作。控制信号VGH是将第一晶体管162设为导通的高电位信号，控制信号VGL是将第一晶体管162设为截止的低电位信号。在第一晶体管162导通时，影像信号线130的电位提供给驱动晶体管154的栅极。
在驱动晶体管154的源极与栅极之间设置有保持电容元件158。利用保持电容元件158控制驱动晶体管154的栅极电位。发光元件156的发光强度利用驱动晶体管154的漏极电流控制。另外，辅助电容元件160与驱动晶体管154的漏极连接。辅助电容元件160由驱动晶体管154的漏极电流充电，并调整发光元件156的发光电流量。向驱动晶体管154的栅极提供基于影像信号的电压，当第二晶体管164导通时，漏极电流向发光元件156流动且发光元件156发光。另外，在驱动晶体管154的漏极侧，连接有经由第三晶体管165被提供复位电位的复位信号线133。
根据本实施方式，构成像素118的布线和绝缘层、构成端子部106的导电层和绝缘层分别利用共通的膜形成。因此，由于像素部108和端子部106能够在共通的工序中作入半导体器件100中，所以具有不会使制造工序和制造成本特别增加这样的优点。此外，图5所示的像素的布局、图7所示的像素的等效电路为一例，本发明不限定于此，能够应用其他构成。
4.端子部的构成2
图8示出端子部106的构造的一个形态。端子116的构造、第一绝缘层144a以及第二绝缘层146a与参照图4A说明的构成相同。但是，图8所示的端子部106在第二绝缘层146a与端子部的侧面相接设置的基础上，覆盖端子116的上表面(第三导电层138的上表面)的一部分而设置。
第一导电层134和第三导电层138用相同或同种的导电性材料形成。例如，第一导电层134和第三导电层138为钛(Ti)或钼(Mo)，第二导电层136用铝(Al)形成。在这样的端子116的构造中，当第二导电层136的蚀刻速率比第一导电层134和第三导电层138的蚀刻速率高时，第一导电层134和第三导电层138的端部成为比第二导电层136的端部向外侧突出的形状。成为如下形状：第二导电层136的侧端部至少相对于第三导电层138的侧端部后退。第三导电层138的侧端部相对于第二导电层136向外侧突出的屋檐形状，屋檐部分的突出程度可根据形成端子116的蚀刻条件变化。虽然端子116的第一导电层134、第二导电层136以及第三导电层138的端部对齐的形状是理想的，但如图8所示，即使由于第三导电层138形成屋檐形状，通过第二绝缘层146a埋入该屋檐形状，能够弥补设置在第三导电层138的上层的第四导电层140的高低差覆盖性的不足。
为了防止第四导电层140的破裂，第三导电层138与第二绝缘层146a的上端面的高度一致是理想的。该理想的形状要求很高的加工精度。但是，通过设为第二绝缘层146a的一部分与端子116中的第三导电层138的上表面侧端部重叠的构造，能够使加工精度具有富余。如图8所示，在第二绝缘层146a搭在第三导电层138的上表面部的情况下，优选的是，不形成台阶状的高低差，而是具有锥形的截面形状。由于在第三导电层138的上表面部，第二绝缘层146a具有从端部起膜厚逐渐增加的锥形形状，所以对于防止第四导电层140的破裂有效地起作用。
在第二绝缘层146a与端子116的上表面重叠的构造中，由第三导电层138和第四导电层140夹持的第二绝缘层146a的覆盖区域的比例小于端子116上面积的50％，优选的是小于25％，理想地期望是0％。当第二绝缘层146a的覆盖区域为50％以上时，由于端子116上表面被设置在端子116的两侧面的第二绝缘层146a覆盖，所以不优选。虽然第三导电层138与第二绝缘层146a的上端部一致的构造(覆盖区域的比例为0％)是理想的，但如果覆盖区域的比例比0％大，且小于50％，优选小于25％，则能够实用地实现在端子116的上表面上与布线衬底等部件电连接。
第四导电层140通过设置成从端子116的上表面起搭在第一绝缘层144a的一部分上，从而覆盖第二绝缘层146a。由于第四导电层140的与第三导电层138的密合性和与第一绝缘层144a的密合性优异，所以利用这样的构造，能够防止第二绝缘层146a的剥离。
此外，也可以是，第二绝缘层146a设置成：在与第一绝缘层144a接触的一侧，与上述同样地，与第一绝缘层144a的上表面部重叠。即，在第二绝缘层146a与第一绝缘层144a的上表面(除去锥形形状的侧壁面)重叠的构造中，由第一绝缘层144a和第四导电层140夹持的第二绝缘层146a的覆盖区域的比例小于第一绝缘层144a的上面积的50％，优选的是小于25％，理想地期望是0％。由此，能够得到与端子116的上表面的情况下同样的作用效果。另外，如图8所示，也可以是，第二绝缘层146a的上端部设置成与第一绝缘层144a的侧面部接触。也可以是，在第一绝缘层144a的侧面倾斜的情况下(具有锥形的侧壁面的情况下)，第四导电层140从第二绝缘层146a起沿着第一绝缘层144a的表面设置。通过第一绝缘层144a的侧壁倾斜成缓的锥形，能够缓和成为第二导电层136与第一导电层134的边界部的高低差使其不陡峭。
根据在图8中参照的端子部106的方式，通过设置成在端子116的上表面部重叠第二绝缘层146a，能够用第二绝缘层146a可靠地覆盖第二导电层136，设置成使第四导电层140不破裂。由此，能够防止端子116的剥离。只要能够得到该效果，例如也可以不利用第二绝缘层146a覆盖第一绝缘层144a的侧壁和半导体层166a的上表面的一部分。也就是说，至少第二导电层136的侧壁由第二绝缘层146a覆盖即可。
5.像素部的构成2
关于像素118的构成，图9示出与图6不同的方案。图9所示的像素在源极布线178与像素电极182的接触部设置有由透明导电膜构成的第五导电层142。通过在接触部设置第五导电层142，能够使接触孔的形状稳定化，可靠地取得源极布线178与像素电极182的电连接。
在第二绝缘层146b中形成接触孔，并使源极布线178露出后形成第五导电层142。能够在端子部106中与设置于第三导电层的上表面的第四导电层140相同的工序中制造第五导电层142。即，能够使用相同的透明导电膜形成第四导电层140和第五导电层142。
这样，根据图9例示的实施方式，能够防止端子部106的剥离、可靠地形成像素118中的像素电极182的接触而不增加制造工序，能够提高半导体器件100的可靠性。
6.制造工序
参照图10、图11、图12，说明本发明的一个实施方式的半导体器件100的制造工序。此外，在这些附图中，A示意地示出端子部106的剖面构造，B示意地示出像素部108的剖面构造。
图10A示出在端子部106中形成第一端子116a和第二端子116b的阶段，图10B示出形成与驱动晶体管154连接的源极布线178和漏极布线180的阶段。在端子部106中，在第一端子116a与第二端子116b之间形成有第一绝缘层144a。端子部中的第一绝缘层144a用无机绝缘材料形成，在像素部108中在第一绝缘层144b上形成将源极布线178和漏极布线180与半导体层166b连接的接触孔的工序中同时加工。由于将开口侧壁面蚀刻为锥形，所以形成于第一绝缘层144b的接触孔的侧壁在端子部106的第一绝缘层144a也倾斜为锥形。源极布线178和漏极布线180使用钛(Ti)或钼(Mo)作为第一导电层134和第三导电层138，使用铝(Al)作为第二导电层136。第一端子116a和第二端子116b也用相同的构造制造。
图11A和图11B示出形成第二绝缘层146的阶段。第二绝缘层146使用有机绝缘材料形成。作为有机绝缘材料，能够使用聚酰亚胺、丙烯酸等材料。例如，如果是聚酰亚胺，使用聚酰胺酸的溶液，在涂布干燥后进行曝光、显影而形成接触孔等，之后用热处理使之酰亚胺化而形成第二绝缘层146。用这样的有机绝缘材料形成的层用旋涂机、刮棒涂布机来涂布，所以形成在第一衬底102的大致整个面上。因此，第一端子116a和第二端子116b、源极布线178和漏极布线利用有机绝缘材料的层埋设。
图12A和图12B示出加工第四导电层140和第五导电层142的阶段。如图12A所示，在端子部106中，以覆盖在第一端子上表面露出的第三导电层138且覆盖第二绝缘层146b和第一绝缘层144b的一部分的方式形成第四导电层140。同时，以覆盖在第二端子上表面露出的第三导电层138且覆盖第二绝缘层146b和第一绝缘层144b的一部分的方式形成第四导电层140。另一方面，在像素部108中，以覆盖从之前开口的接触孔露出的源极布线178的方式形成第四导电层140。
在上述工序中，说明了形成于端子部106的第二绝缘层146a的图案化、形成于像素部108的接触孔的开口，但对第二绝缘层146的这些加工能够通过利用光致抗蚀剂形成掩模图案、蚀刻加工来进行。但是，由于像素部108中的接触孔的加工深度、端子部106中的第二绝缘层146的加工深度不同(在端子部106中需要使第二绝缘层146a残存)，所以在相同的掩模图案中蚀刻加工是困难的，需要分为两个阶段来加工。
另一方面，当将感光性的有机树脂材料、在光刻工序中使用的半色调掩膜192组合时，能够同时进行端子部106中的第二绝缘层146的加工、像素部108中的接触孔的形成。图14A至图14C示出端子部106中的加工的方案。
图14A示出用埋设第一端子116a、第二端子116b以及第一绝缘层144a的膜厚形成第二绝缘层146的阶段。在该阶段中，为了形成第二绝缘层146，涂布感光性有机材料并使之临时固化。
图14B示出使用半色调掩膜192进行曝光处理的阶段。在感光性有机膜为正型的情况下，通过显影除去感光的地方。在端子部106中，以想使之残存作为第二绝缘层146的区域与其他区域相比照射的光量变小的方式，利用半色调掩膜192减光并曝光。半色调掩膜192在与第二绝缘层146对应的位置设置有使照射光减光的半透射性的图案。
图14C示出将曝光而成的感光性有机膜显影并形成第二绝缘层146后的状态。由于第一端子116a与第一绝缘层144a之间的区域、第二端子116b与第一绝缘层144a之间的区域未被充分地感光，所以在显影后也残存。残存的膜的厚度能够通过照射光强度和照射时间来进行调整。在该阶段中，调整将有机树脂层曝光时的光量，以至少第一端子116a和第二端子116b的上表面的一部分露出的方式进行减小感光性有机膜的膜厚的处理。例如，第二绝缘层146a的膜厚能够以位于底层的半导体层166a的表面为基准，相对于像素部中的第二绝缘层146b的膜厚设为50％以下。通过将第二绝缘层146a设为这样的厚度，能够充分地覆盖端子116的侧面。在该情况下，如参照图8说明的那样，第二绝缘层146a的一部分也可以设置成覆盖第三导电层138的上表面部的一部分。另外，如参照图8说明的那样，第二绝缘层146a的一部分也可以设置成覆盖第一绝缘层144a的上表面部的一部分。无论在哪种情况下，能够在端子部106中减薄第二绝缘层146a的膜厚的同时，在像素部108中加工接触孔。
此外，优选的是，端子部106中的第二绝缘层146a距基底面(半导体层166a表面)的厚度为像素部108中的第二绝缘层146b的厚度(距源极布线178或漏极布线180的最上表面)的50％以下。通过设为这样的膜厚，能够覆盖端子116的侧壁(特别是第二导电层136的侧壁)。
之后，如图13B所示，进行像素电极182的加工。像素电极182使用银(Ag)膜作为反射电极，并通过用ITO夹持银(Ag)膜的上层和下层而成的层叠构造来形成。利用混酸溶液对这样的像素电极182进行蚀刻。在该情况下，如图13A所示，由于第一端子116a和第二端子116b中的第二导电层136至少侧面用第二绝缘层146a覆盖，所以即使利用混酸进行蚀刻也不会受到损坏。这样，通过在端子部中设置第二绝缘层146a，能够保护第一端子116a和第二端子116b。
以后，如图9所示，通过设置包围像素电极182的第四绝缘层150、有机层184、对置电极186以及作为钝化层的第五绝缘层152，在第一衬底上作入构成像素118的各元件和端子部106。
根据本实施方式，能够不是在不同的工序中制造端子部106和像素部108，而是在相同的工序内制造。即，能够将提高了半导体器件100中的端子部106的可靠性的构造与像素部108一起制造在半导体器件100中。
产业上的可利用性
本发明的一个实施方式的半导体器件的构成能够应用于具有显示影像的画面区域的装置(显示装置)。例如，能够应用于设置了在各像素中使用了电致发光材料的发光元件的显示装置、利用液晶的电光效应显示影像的显示装置。

Claims (19)

1.一种半导体器件，其特征在于，包括：
第一端子和第二端子，层叠了包括钛或钼的第一导电层、设置在所述第一导电层上且包括铝的第二导电层以及设置在所述第二导电层上且包括钛或钼的第三导电层而成；
所述第一端子与所述第二端子之间的第一绝缘层；
第二绝缘层，与所述第一端子的侧面部接触，并设置在所述第一端子的侧面部与所述第一绝缘层之间；以及
第四导电层，达到所述第一端子的上表面和所述第二绝缘层的上表面，
所述第一端子和所述第二端子配置在包括半导体元件的驱动电路的外侧。
2.根据权利要求1所述的半导体器件，其中，
所述第四导电层覆盖所述第一端子的上表面和所述第二绝缘层的上表面，并达到所述第一绝缘层。
3.根据权利要求1所述的半导体器件，其中，
所述第四导电层是导电性的金属氧化物。
4.根据权利要求1所述的半导体器件，其中，
所述第一绝缘层是无机绝缘材料。
5.根据权利要求1所述的半导体器件，其中，
所述第二绝缘层是有机绝缘材料。
6.根据权利要求1所述的半导体器件，其中，
所述第二绝缘层以俯视时小于50％的比例覆盖所述第一端子和所述第二端子的上表面。
7.根据权利要求1所述的半导体器件，其中，
所述第二绝缘层以俯视时小于50％的比例覆盖所述第一绝缘层的上表面。
8.根据权利要求1所述的半导体器件，其中，
所述半导体器件还具有排列了多个像素而成的像素部。
9.根据权利要求8所述的半导体器件，其中，
所述像素部包括层叠了所述第一绝缘层和所述第二绝缘层而成的区域，所述第一端子和第二端子中的所述第二绝缘层的厚度为所述像素部中的所述第二绝缘层的厚度的50％以下。
10.根据权利要求8所述的半导体器件，其中，
所述像素部包括设有发光元件的像素，所述发光元件由所述多个半导体元件驱动，
所述发光元件具有：像素电极、对置电极以及由所述像素电极和所述对置电极夹持的有机层，
所述像素电极至少具有两层透明导电膜和由所述两层透明导电膜夹持的金属膜。
11.一种半导体器件的制造方法，其特征在于，
形成在驱动电路部覆盖半导体元件、并在端子部成形为带状的第一绝缘层，
将包括钛或钼的第一导电层、包括铝的第二导电层以及包括钛或钼的第三导电层层叠，并在夹持所述第一绝缘层的位置形成所述第一端子和所述第二端子，
在所述第一端子与所述第一绝缘层之间以及所述第二端子与所述第一绝缘层之间，形成覆盖所述第一端子和所述第二端子的侧壁的第二绝缘层，
形成达到所述第一端子的上表面和所述第一绝缘层的上表面的第四导电层。
12.根据权利要求11所述的半导体器件的制造方法，其中，
所述第四导电层形成为：覆盖所述第一端子的上表面和所述第二绝缘层的上表面，并达到所述第一绝缘层。
13.根据权利要求11所述的半导体器件的制造方法，其中，
所述第四导电层用导电性的金属氧化物形成。
14.根据权利要求11所述的半导体器件的制造方法，其中，
所述第一绝缘层用无机绝缘材料形成。
15.根据权利要求11所述的半导体器件的制造方法，其中，
所述第二绝缘层用有机绝缘材料形成。
16.根据权利要求11所述的半导体器件的制造方法，其中，
所述第二绝缘层形成为：以俯视时小于50％的比例覆盖所述第一端子和所述第二端子的上表面。
17.根据权利要求11所述的半导体器件的制造方法，其中，
所述第二绝缘层形成为：以俯视时小于50％的比例覆盖所述第一绝缘层的上表面。
18.根据权利要求11所述的半导体器件的制造方法，其中，
所述第二绝缘层以埋设所述第一端子、所述第二端子以及所述第一绝缘层的膜厚形成后，以至少使所述第一端子和所述第二端子的上表面露出的方式进行减小所述膜厚的处理。
19.根据权利要求18所述的半导体器件的制造方法，其中，
所述第二绝缘层用感光性有机膜形成，
通过对所述感光性有机膜的使用了半色调掩膜的曝光处理和显影处理，进行减小所述膜厚的处理。
CN201610806279.1A 2015-09-18 2016-09-07 半导体器件及其制造方法 Active CN106549019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015185281A JP6454250B2 (ja) 2015-09-18 2015-09-18 半導体装置及びその製造方法
JP2015-185281 2015-09-18

Publications (2)

Publication Number Publication Date
CN106549019A true CN106549019A (zh) 2017-03-29
CN106549019B CN106549019B (zh) 2020-01-10

Family

ID=58283266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610806279.1A Active CN106549019B (zh) 2015-09-18 2016-09-07 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10008520B2 (zh)
JP (1) JP6454250B2 (zh)
KR (1) KR101928622B1 (zh)
CN (1) CN106549019B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425807B1 (ko) * 2017-09-25 2022-07-28 엘지전자 주식회사 디스플레이 디바이스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687823A (zh) * 2005-05-17 2005-10-26 友达光电股份有限公司 导线结构及其制造方法
CN101276797A (zh) * 2007-03-27 2008-10-01 爱普生映像元器件有限公司 电性光学装置
US20090057683A1 (en) * 1999-08-12 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method of Manufacturing The Semiconductor Device
CN103972263A (zh) * 2013-01-28 2014-08-06 索尼公司 显示单元及其制造方法和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782801B2 (ja) * 1989-06-23 1998-08-06 日本電気株式会社 半導体装置の配線構造
JP4460082B2 (ja) 1999-03-19 2010-05-12 シャープ株式会社 液晶表示装置
JP4255673B2 (ja) 2002-10-24 2009-04-15 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた半透過型または反射型液晶表示装置並びにｔｆｔアレイ基板の製造方法
KR20060104531A (ko) 2005-03-30 2006-10-09 삼성에스디아이 주식회사 발광표시장치의 제조방법
KR100730151B1 (ko) 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
JP2009122376A (ja) * 2007-11-14 2009-06-04 Hitachi Displays Ltd 表示装置
JP5479603B2 (ja) * 2010-08-31 2014-04-23 シャープ株式会社 表示パネルおよびその製造方法
JP5900823B2 (ja) 2013-05-27 2016-04-06 Ｎｌｔテクノロジー株式会社 液晶表示装置
KR102086557B1 (ko) * 2013-12-31 2020-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6324098B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057683A1 (en) * 1999-08-12 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method of Manufacturing The Semiconductor Device
CN1687823A (zh) * 2005-05-17 2005-10-26 友达光电股份有限公司 导线结构及其制造方法
CN101276797A (zh) * 2007-03-27 2008-10-01 爱普生映像元器件有限公司 电性光学装置
CN103972263A (zh) * 2013-01-28 2014-08-06 索尼公司 显示单元及其制造方法和电子设备

Also Published As

Publication number Publication date
CN106549019B (zh) 2020-01-10
JP2017059753A (ja) 2017-03-23
KR20170034326A (ko) 2017-03-28
US10008520B2 (en) 2018-06-26
KR101928622B1 (ko) 2018-12-12
US20170084678A1 (en) 2017-03-23
JP6454250B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
US10340328B2 (en) Display device
CN101465368B (zh) 显示装置及其制造方法
RU2510712C2 (ru) Монтажная плата, способ ее изготовления, дисплейная панель и дисплейное устройство
CN101800239B (zh) 显示器件、显示器件的制造方法和电子装置
TWI331247B (en) Pixel sturctur and repairing method thereof
CN100405604C (zh) 薄膜晶体管阵列板
CN103887239B (zh) 薄膜晶体管阵列基板及其制造方法
CN103901641A (zh) 用于显示装置的阵列基板
CN106898612A (zh) 显示装置
JP6427360B2 (ja) 表示装置
US6646694B2 (en) Method of repairing LCD data lines
CN107579092A (zh) 显示装置
CN106549019A (zh) 半导体器件及其制造方法
KR101061915B1 (ko) 배선 단자를 구비한 전자 장치
RU2672778C2 (ru) Электронное устройство, содержащее органические материалы
KR100848506B1 (ko) 픽셀 구조체 제조방법
JP2005070723A (ja) 電気光学装置用基板、電気光学装置および電子機器
TWI603138B (zh) 修補結構及其顯示面板
KR20160150149A (ko) 표시장치 및 이의 제조방법
TWI283787B (en) Liquid crystal display
KR101032941B1 (ko) 박막 트랜지스터 표시판
KR100516067B1 (ko) 액정 표시 장치용 패널
KR102245995B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
TW200529362A (en) Interconnect structure and method of fabricating the same
JP4361549B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant