CN102473674B - 反熔丝元件 - Google Patents

反熔丝元件 Download PDF

Info

Publication number
CN102473674B
CN102473674B CN201080028169.8A CN201080028169A CN102473674B CN 102473674 B CN102473674 B CN 102473674B CN 201080028169 A CN201080028169 A CN 201080028169A CN 102473674 B CN102473674 B CN 102473674B
Authority
CN
China
Prior art keywords
antifuse element
insulating barrier
layer
electrode layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080028169.8A
Other languages
English (en)
Other versions
CN102473674A (zh
Inventor
竹岛裕
中矶俊幸
谷晋辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102473674A publication Critical patent/CN102473674A/zh
Application granted granted Critical
Publication of CN102473674B publication Critical patent/CN102473674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种难以产生因静电放电导致的绝缘破坏的反熔丝元件。本发明的反熔丝元件(10)的特征在于，具备电容部(20)，该电容部(20)具有绝缘层(22)和在所述绝缘层的上下面形成的至少一对电极层(21)、(23)，电容部(20)具有对静电放电的保护功能。在本发明中，电容部具有对静电放电的保护功能，因此能够提供难以产生例如因部件安装时的静电放电导致的绝缘破坏的反熔丝元件。

Description

反熔丝元件
技术领域
本发明涉及反熔丝元件。
背景技术
对于一般的熔丝而言，当为规定以上的电压时就熔断来切断电流。与此相反，提出了当为规定以上的电压时就短路而使电流流动的反熔丝元件。
例如在专利文献1中公开了图5的剖面图所示的构造。绝缘层108由绝缘材料(例如SiO2)构成，绝缘层108与基板101上形成的布线图案102s、102t的双方接触，并按照跨过布线图案102s、102t的空隙103的方式连续地形成。在布线图案102s、102t上使用焊锡104a、105a连接有LED(发光二极管)106的引线端子104、105。
通常时，电流向LED106的正方向流动。例如，电流从一布线图案102s，通过焊锡105a、引线端子105、LED106、引线端子104、焊锡104a，流至另一布线图案102t。
但是，当由于LED106的不良、故障等变为电流不在LED106内流动的开路状态(导通不良)时，由于施加于布线图案102s、102t间的电压，基于绝缘层108的绝缘被破坏，电流从一布线图案102s，通过绝缘层108流向另一布线图案102t。
这样的构成的反熔丝元件，用于即使例如图6的电路图所示串联地连接的LED111A、111B、...111n的一部分发生故障，其他的LED也可持续点亮。该情况下，反熔丝元件112A、112B、...112n以与串联地连接的LED111A、111B、...111n的各个并联地连接的状态被使用。当电流在一部分的LED(例如111A)中不流动的导通不良时，与该LED并联地连接的反熔丝元件(例如112A)发生短路，电流绕道而流向反熔丝元件(例如112A)，电流在其他的LED中流动，因此其他的LED持续点亮。
n个LED串联连接，当将LED的正方向电压下降的电压值设为Vf时，在LED变为导通不良的情况下，在串联连接了的n个LED的两端施加大约Vf×n的电压来破坏反熔丝元件的绝缘而使反熔丝元件短路来点亮其他的LED。
图7是表示反熔丝元件的绝缘破坏电压与反熔丝元件的通电电流的关系的曲线图。在图7那样的现有技术的反熔丝元件中，当在反熔丝元件上施加的电压(图7中的施加电压)超过绝缘破坏电压(50V)时，绝缘破坏就会开始。
专利文献1：日本特开2007-324355号公报
如上所述，反熔丝元件当LED开路时被施加电压而短路。因此，不优选在LED开路时的电压以外的电压下短路。然而，当反熔丝元件与LED并联地连接时，例如由于安装时的静电，反熔丝元件有可能发生绝缘破坏。需要对反熔丝元件施以这样的静电放电(ElectroStaticDischarge；ESD)的对策。一般地静电放电是指由于带电的导电性物体的接触、接近而使带电电荷移动，从而脉冲性的大电流流动。
发明内容
本发明鉴于上述的现有技术，目的在于提供一种难以发生因静电放电引起的绝缘破坏的反熔丝元件。
本发明所涉及的反熔丝元件具备电容部，该电容部具有绝缘层和在所述绝缘层的上下面上形成的至少一对电极层，所述电容部具有对静电放电的保护功能。
在本发明中，电容部具有对静电放电的保护功能。也就是说，使反熔丝元件具有一定量的静电电容，从而向电容部聚集带电电荷来防止绝缘破坏带来的大电流流动。因此，能够提供难以产生例如因部件安装时的静电放电引起的绝缘破坏的反熔丝元件。
另外，优选本发明的反熔丝元件的所述电容部的机器模型的静电破坏试验中的耐压为100V～250V。
该情况下，可以得到即使由于静电等施加了大电压时，也难以产生绝缘破坏的反熔丝元件。
另外，优选本发明的反熔丝元件的所述电容部的静电电容为1nF～100nF。另外，优选本发明的反熔丝元件的所述电容部的静电电容为4.2nF～15nF。另外，优选本发明的反熔丝元件的所述绝缘层的介电常数为100～1000。
另外，优选本发明的反熔丝元件，当施加所述绝缘层的绝缘破坏电压以上的电压时，所述至少一对电极层熔融，所述至少一对电极层彼此熔接而电连接。
该情况下，通过施加绝缘层的绝缘破坏电压以上的电压，一对电极层容易短路。另外，当通入大电流时也为低电阻，短路后的电阻值也稳定。
另外，优选本发明的反熔丝元件，当施加所述绝缘层的绝缘破坏电压以上的电压时，所述至少一对电极层熔融，并且所述绝缘层被断开，在卷入所述绝缘层的状态下所述至少一对电极层彼此熔接。
在该情况下，一对电极层彼此牢固地被一体化，可以可靠地实现低电阻、稳定的导通状态。
另外，对于本发明的反熔丝元件，优选所述绝缘层的材质为(Ba、Sr)TiO3，所述至少一对电极层的材质为由从金、银、铂、钯、铑、铱、钌、锇构成的组中选出的至少一种元素构成的金属或者其合金。
在该情况下，即使通过静电等施加了大电压时，也可以得到难以产生绝缘破坏的反熔丝元件。
在本发明的反熔丝元件中，电容部具有针对静电放电的保护功能，因此能够提供难以产生由静电放电引起的绝缘破坏的反熔丝元件。
附图说明
图1是表示本发明的第1实施方式的反熔丝元件的俯视图。
图2是图1的A-A剖面图。
图3是表示本发明的第1实施方式的反熔丝元件的从绝缘状态向通电状态变化时的机理的示意图。
图4是使用了在实验例中制作的反熔丝元件的模块的电路图。
图5是表示现有的反熔丝元件的剖面图。
图6是现有的反熔丝元件的电路图。
图7是表示现有的反熔丝元件的特性的曲线图。
具体实施方式
下面，参照附图对用于实施本发明的方式进行说明。
〔第1实施方式〕
图1是本发明的第1实施方式的反熔丝元件的俯视图。而且，图2是图1的A-A剖面图。
例如选择Si单晶基板作为基板11。而且，在基板11的表面上形成有氧化物层12。氧化物层12是以防止基板11与紧贴层13的相互扩散的目的而设置的。氧化物层12例如通过对基板11进行热处理而形成。
然后，在氧化物层12之上依次层叠有紧贴层13、下部电极层21、绝缘层22、上部电极层23。然后，在上部电极层23之上形成有第1无机保护层31。
紧贴层13为了确保氧化物层12与下部电极层21的紧贴性而形成。紧贴层13可以使用与绝缘层22相同的材料，也可以使用不同的材料。当使用了相同的材料时，具有制造变得简单的优点。
在下部电极层21以及上部电极层23中使用具有导电性的金属材料。反熔丝元件在短路后会长时间流过电流，在该情况下，需要防止由氧化引起的球状化(玉化)等不良。因此，优选在下部电极层21以及上部电极层23中使用贵金属。例如，优选由从金、银、铂、钯、铑、铱、钌、锇构成的组选出的至少一种元素构成的金属或者其合金。
下部电极层21、绝缘层22和上部电极层23构成电容部20。优选电容部20的静电电容为1nF～100nF。当静电电容小于1nF时，不能得到希望的针对静电放电的保护功能，因此不优选。另外，当静电电容比100nF大时，作为反熔丝元件，从被施加电压到短路的反应时间过长，因此不优选。
另外，若电容部20的静电电容为4.2～15nF，则反熔丝元件在静电破坏试验中的耐压为最佳的范围，因而更优选。
对绝缘层22而言，选择若在下部电极层21与上部电极层23之间施加的电压超过规定量，则绝缘被破坏，使下部电极层21与上部电极层23短路那样的材料。
优选绝缘层22的介电常数为100～1000。这是因为只要在该范围内，就可以在优选的范围内设计绝缘层22的厚度、面积等对针对静电放电的保护功能产生影响的因素。
为了满足该要求，作为绝缘层22的材质的例子，可以举出介电常数为100左右的TiO2、介电常数为400左右的(Ba、Sr)TiO3、介电常数为1000左右的Pb(Zr、Ti)O3。
第1无机保护层31具有减小在下部电极层21与上部电极层23之间施加了电压时的漏电流的作用。对第1无机保护层31而言，可以使用与绝缘层22相同的材料，也可以使用不同的材料。当使用相同的材料时，具有制造变得简单的优点。
第2无机保护层32以覆盖紧贴层13、电容部20以及第1无机保护层31的方式形成。作为第2无机保护层32的材质的例子，可以举出SiNx、SiO2、Al2O3、TiO2。
第1有机保护层33被形成于第2无机保护层32之上。作为第1有机保护层33的材质的例子，可以举出聚酰亚胺树脂、环氧树脂。
第1外部电极42与第2外部电极43按照其表面在反熔丝元件10的上面露出的方式形成。第1外部电极42经由引出电极41与下部电极层21电连接。另外，第2外部电极43经由引出电极41与上部电极层23电连接。
第2有机保护层34按照覆盖第2无机保护层32、第1有机保护层33以及引出电极41的方式形成。作为第2有机保护层34的材质的例子可以举出聚酰亚胺树脂、环氧树脂。
第1有机保护层33与第2有机保护层34按照覆盖无机保护层32的方式形成。因此，例如即使起因于下部电极层21与上部电极层23的熔接而产生了层间的剥离时，也能够通过第1有机保护层33与第2有机保护层34来进行密封。因此，在短路后也能够稳定地在反熔丝元件中流过电流。
此外，在图2中，绝缘层22为1层构造，但绝缘层22也可以存在多层。在该情况下，会通过各个绝缘层和存在于各个绝缘层的上下的一对电极层形成各个电容部。在该情况下，也可以按照电连接存在于多个绝缘层的上下的电极层与外部电极的方式设置引出电极。可以通过引出电极的形成位置，并联地连接由各个绝缘层产生的电容部。
图3是表示本发明的第1实施方式的反熔丝元件的从绝缘状态向导通状态变化时的机理的示意图。
图3(a)是与反熔丝元件并联地连接的例如LED等电子部件正常动作时的图。在该情况下，下部电极层21与上部电极层23隔着绝缘层22而处于绝缘状态。
但是，当LED等电子部件由于断线等变为开路状态时，会在反熔丝元件上施加绝缘层22的绝缘破坏电压以上的电压。而且，应在LED等电子部件中流动的例如10mA以上的大电流会流入电容部20。
图3(b)是表示在反熔丝元件上施加了绝缘层22的绝缘破坏电压以上的电压，绝缘破坏发生时的图。利用流入电容部20的电流，产生焦耳热。由于该发热，下部电极层21以及上部电极层23熔融而球状化。例如下部电极层21熔融而形成球状化部25a、25b。另外，上部电极层23熔融而形成球状化部26a、26b。然后，绝缘层22被球状化部的熔融热加热而产生裂缝24。
图3(c)是下部电极层21与上部电极层23的熔融深化时的图。由于向电容部20继续地流入电流，因此随着时间的经过，下部电极层21与上部电极层23的熔融深化。球状化部25a、25b、26a、26b向箭头方向膨大化。然后，绝缘层22通过熔融热被完全地断开。
图3(d)是熔融进一步深化的状态的图。当球状化部25a、25b、26a、26b的膨大化进行时，膨大化的球状化部彼此以卷入被断开的绝缘层22的状态熔接而一体化。然后，形成接合部27来变为导通状态。当变为导通状态时，由通电导致的发热被抑制，温度降低而低电阻化。因此，大电流会经由反熔丝元件而流动。
研究本发明的反熔丝元件在图6那样的电路中使用的情况。也就是说，例如当LED111A为导通不良而熄灭时，与LED111A并联连接的反熔丝元件112A的下部电极层以及上部电极层利用上述的机理相互熔接而短路，从绝缘状态变为导通状态。然后，电流绕过LED111A流入反熔丝元件112A。由此，与LED111A串联连接的其他的LED会维持通电状态，持续点亮。
在本实施方式中，说明了与LED连接的例子，但反熔丝元件连接的电子部件不限于LED。通过使用本发明的反熔丝元件，即使串联连接的电子部件的一部分发生故障而成为开路状态，其他的电子部件也可以持续进行正常动作。然而，在使由Pt、Au构成的高融点的贵金属材料形成的电极层彼此熔融以及熔接而短路的情况下，即使熔融也不会发生氧化或者高电阻化，能够维持低电阻。因此，也不需要电力容量大的电源。
〔实验例〕
在本实验例中，制作了改变了静电电容的4种类的反熔丝元件。首先，如下制作了条件1的反熔丝元件。条件1的反熔丝元件具有图2那样的构造。
首先，准备形成了厚度700nm的氧化物层的Si单晶基板(以下称为“Si基板”)。
接下来，形成了钛酸锶钡((Ba、Sr)TiO3，以下称为“BST”)层作为紧贴层。具体地，通过旋转涂敷法将Ba的有机化合物、Sr的有机化合物以及Ti的有机化合物混合为Ba∶Sr∶Ti＝70∶30∶100(摩尔比)的比例的原料液涂敷于Si基板的上面，在加热板上以300℃的温度进行干燥。将其重复2次后，以升温速度5℃/s进行RTA(Rapid ThermalAnnealing：高速升温加热)处理，在氧气氛围中以600℃的条件进行30分钟热处理。这样，形成了厚度90nm的BST层。
接下来，使用溅射法在紧贴层之上形成了厚度200nm的Pt层作为下部电极层。
接下来，按顺序形成了绝缘层、上部电极层、第1无机保护层。也就是说，在Pt层之上，利用与前述的BST层同样的方法形成了厚度90nm的BST层作为绝缘层。在该BST层之上，利用与前述的Pt层同样的方法形成了厚度200nm的Pt层作为上部电极层23。进而，在该Pt层之上，形成了厚度90nm的BST层作为第1无机保护层。
接下来，进行了第1无机保护层与上部电极层的图案形成。也就是说，在作为第1无机保护层的BST层之上涂敷抗蚀剂，通过曝光、显影形成了抗蚀剂图案。然后，通过RIE(Reactive Ion Etching；反应离子蚀刻)形成规定形状的图案后，通过灰化除去抗蚀剂。用同样的方法，形成绝缘层、下部电极层、紧贴层的图案后，除去抗蚀剂。
接下来，按照覆盖形成图案后的第1无机保护层、上部电极层、绝缘层、下部电极层以及紧贴层的上面与侧面的方式，如下形成第2无机保护层与第1有机保护层。也就是说，通过溅射形成厚度400nm的SiNx层作为第2无机保护层。在其上，旋转涂敷感光性聚酰亚胺作为第1有机保护层。然后，通过曝光、显影、固化形成聚酰亚胺树脂的掩模图案。使用该掩模图案，按照通过RIE形成开口部的方式形成SiNx层与BST层的图案。
接下来，形成引出电极。具体地，使用磁控管溅射法连续地形成Ti层(层厚50nm)与Cu层(层厚500nm)。
接下来，进行引出电极的图案形成。具体地，通过按顺序进行抗蚀剂涂敷、曝光、显影形成抗蚀剂图案。然后，将抗蚀剂图案作为掩模，通过湿式蚀刻形成Cu层的图案。接下来，直接使用抗蚀剂图案，通过RIE形成Ti层的图案。
接下来，形成第1外部电极与第2外部电极。具体地，通过按顺序进行抗蚀剂涂敷、曝光、显影形成抗蚀剂图案。然后，在抗蚀剂图案的开口部通过电解镀敷形成厚度1μm的Ni层。在其上形成厚度1μm的Au层。
接下来，在第1外部电极与第2外部电极的周围，形成聚酰亚胺树脂层作为第2有机保护层。具体地，旋转涂敷感光性聚酰亚胺作为阻焊剂，通过按顺序进行曝光、显影、固化，以形成图案的状态形成感光性聚酰亚胺。
然后，切割基板，取出反熔丝元件。具体地，研磨Si基板的未形成电容部侧的主面直至Si基板变为0.1mm的厚度。然后，使用切割锯来切割基板，取出规定大小的芯片形状的反熔丝元件。这样就得到了条件1的反熔丝元件。条件1的反熔丝元件的尺寸为L1.0×W0.5×T0.5mm，有效电极面积为0.385mm2。另外，静电电容为15nF。
接下来，制作了条件2的反熔丝元件。条件2的反熔丝元件是交替地形成4层电极层与3层绝缘层的构造。然后，通过并联连接起因于各个绝缘层的电容部，形成增大静电电容的构造。绝缘层1层的厚度和电极层1层的厚度与条件1相同。另外，其他制作条件与条件1相同。条件2的反熔丝元件的尺寸为0.6×0.3×0.3mm，有效电极面积为0.256mm2。另外，静电电容为10nF。
接下来，制作了条件3的反熔丝元件。条件3的反熔丝元件的尺寸和静电电容的条件是与条件1不同的条件。其他的制作条件与条件1相同。条件3的反熔丝元件的尺寸为0.6×0.3×0.3mm，有效电极面积为0.108mm2。另外，静电电容为4.2nF。
接下来，作为比较例，制作了条件4的反熔丝元件。在条件4的反熔丝元件的绝缘层中，与条件1～3的BST(介电常数400)不同，使用了SiNx(介电常数7)。此外，条件4的绝缘层的厚度为75nm。另外，在作为绝缘层的SiNx层的形成中使用了ECR溅射。其他的制作条件与条件1同样。条件4的反熔丝元件的尺寸为1.0×0.5×0.5mm，有效电极面积为0.385mm2。另外，静电电容为0.26nF。
对得到的各条件的样品，进行了以下的测量。
首先，根据电压-电流(V-I)特性的测量结果求出绝缘破坏电压(Break Down Voltage：BDV)。将测量次数设为20，采用了BDV值的最大值。
接下来，求出了机器模型的静电破坏试验中的耐压。机器模型是金属制设备带有的电荷与元件接触时放电的模型，是向元件脉冲式地导入电流的模型。试验方法依据EIAJ ED-4701/304。测量次数设为20，关于试验，改变极性并5次5次地进行试验。静电破坏试验从50V开始，当样品中未出现一位以上的电阻劣化时，每次将试验电压增加50V来重复试验。未出现一位以上的电阻劣化的试验电压的最大值为耐压。耐压越大表示对静电放电的耐性越高。
接下来，进行反熔丝元件短路的确认。具体地，如图4所示，制作了串联连接了12个1W的白色LED50的模块。然后，在12个LED50之间的1个位置设置开关(图中表示为S)，用焊锡将反熔丝元件10并联地连接于开关与LED50。在关闭开关的状态下，使用恒定电流电源流入300mA的电流。通入300mA电流时的电压约为40V。在该状态下，断开开关，确认反熔丝元件10有无短路。此外，将恒定电流电源的电压的上限值设定为48V。
表1中表示了实验条件与结果。
[表1]
※是本发明的范围外
根据表1，对于在绝缘层中使用了SiNx的条件4而言，绝缘破坏电压高达30V。另一方面，对于在绝缘层中使用了BST的条件1、2、3而言，能够将绝缘破坏电压抑制为18～19V。绝缘破坏电压越低，越能够降低施加的电压，因此特别是在保护串联连接的多个电子部件的情况下是有利的。
另外，在条件4中，静电电容小，静电破坏试验中的耐压小至50V。另一方面，对于在绝缘层中使用了BST的条件1～3而言，得到了能够使静电电容为1nF以上，静电破坏试验中的耐压也大至100V～250V的结果。也就是说，可知在条件1～3中，在假设静电放电的静电破坏试验中，耐压大，则对静电放电的耐性高。
另外，对于条件1～3而言，开关断开后，1秒以内反熔丝元件变为短路状态，其他的LED点亮。这时的电流在所有的样品中为300mA，电压在36.7～37.0V的范围内。另一方面，对于条件4而言，绝缘破坏电压大，因此断开开关也未变为短路状态。
附图标记说明
10：反熔丝元件；11：基板；12：氧化物层；13：紧贴层；20：电容部；21：下部电极层；22：绝缘层；23：上部电极层；24：裂缝；25a、25b、26a、26b：球状化部；27：接合部；31：第1无机保护层；32：第2无机保护层；33：第1有机保护层；34：第2有机保护层；41：引出电极；42：第1外部电极；43：第2外部电极；50：LED；101：基板；102s、102t：布线图案；103：空隙；104、105：引线端子；104a、105a：焊锡；106：LED；108：绝缘层；111：LED；112：反熔丝元件

Claims (4)

1.一种反熔丝元件，其特征在于，
具备电容部，该电容部具有绝缘层和形成于所述绝缘层的上下面的至少一对电极层，
所述电容部具有针对静电放电的保护功能，
所述电容部的静电电容为1nF～100nF，
当施加所述绝缘层的绝缘破坏电压以上的电压时，所述至少一对电极层熔融，并且所述绝缘层被断开，在卷入所述绝缘层的状态下所述至少一对电极层彼此熔接而电连接。
2.根据权利要求1所述的反熔丝元件，其特征在于，
所述电容部在机器模型的静电破坏试验中的耐压为100V～250V。
3.根据权利要求1所述的反熔丝元件，其特征在于，
所述绝缘层的介电常数为100～1000。
4.根据权利要求1或2所述的反熔丝元件，其特征在于，
所述绝缘层的材质为(Ba、Sr)TiO3，所述至少一对电极层的材质为由从金、银、铂、钯、铑、铱、钌、锇构成的组中选出的至少一种元素构成的金属或者其合金。
CN201080028169.8A 2009-07-09 2010-07-08 反熔丝元件 Expired - Fee Related CN102473674B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009162445 2009-07-09
JP2009-162445 2009-07-09
PCT/JP2010/061640 WO2011004874A1 (ja) 2009-07-09 2010-07-08 アンチヒューズ素子

Publications (2)

Publication Number Publication Date
CN102473674A CN102473674A (zh) 2012-05-23
CN102473674B true CN102473674B (zh) 2015-08-12

Family

ID=43429299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080028169.8A Expired - Fee Related CN102473674B (zh) 2009-07-09 2010-07-08 反熔丝元件

Country Status (5)

Country Link
US (1) US8896092B2 (zh)
EP (1) EP2453475A4 (zh)
JP (1) JP5387677B2 (zh)
CN (1) CN102473674B (zh)
WO (1) WO2011004874A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134515A (ja) * 2015-01-20 2016-07-25 ソニー株式会社 メモリセルおよびメモリ装置
DE102015222939A1 (de) * 2015-11-20 2017-05-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische Überbrückungseinrichtung zum Überbrücken elektrischer Bauelemente, insbesondere einer Energiequelle oder eines Energieverbrauchers
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
US10566253B2 (en) * 2017-11-30 2020-02-18 Nanya Technology Corporation Electronic device and electrical testing method thereof
US10811370B2 (en) 2018-04-24 2020-10-20 Cree, Inc. Packaged electronic circuits having moisture protection encapsulation and methods of forming same
JP6583591B1 (ja) * 2018-07-11 2019-10-02 株式会社村田製作所 容量素子
WO2020014859A1 (zh) * 2018-07-17 2020-01-23 深圳市为通博科技有限责任公司 反熔丝、反熔丝的制造方法以及存储装置
CN115811882A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625219A (en) * 1993-04-15 1997-04-29 Kabushiki Kaisha Toshiba Programmable semiconductor device using anti-fuse elements with floating electrode

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5329153A (en) * 1992-04-10 1994-07-12 Crosspoint Solutions, Inc. Antifuse with nonstoichiometric tin layer and method of manufacture thereof
US5350710A (en) * 1993-06-24 1994-09-27 United Microelectronics Corporation Device for preventing antenna effect on circuit
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5572061A (en) * 1993-07-07 1996-11-05 Actel Corporation ESD protection device for antifuses with top polysilicon electrode
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5463244A (en) * 1994-05-26 1995-10-31 Symetrix Corporation Antifuse programmable element using ferroelectric material
US5444290A (en) * 1994-05-26 1995-08-22 Symetrix Corporation Method and apparatus for programming antifuse elements using combined AC and DC electric fields
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5679974A (en) * 1994-09-29 1997-10-21 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5789795A (en) * 1995-12-28 1998-08-04 Vlsi Technology, Inc. Methods and apparatus for fabricationg anti-fuse devices
US6069064A (en) * 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
JP2879894B2 (ja) * 1996-10-08 1999-04-05 川崎製鉄株式会社 アンチフューズ素子を具備した半導体集積回路装置及びその製造方法
JPH10178098A (ja) * 1996-12-19 1998-06-30 Kawasaki Steel Corp アンチヒューズ素子を有する半導体集積回路装置
US6511877B2 (en) * 1997-07-17 2003-01-28 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method for manufacturing the same
US5937281A (en) * 1997-08-05 1999-08-10 Powerchip Semiconductor, Corp. Method to form metal-to-metal antifuse for field programmable gate array applications using liquid phase deposition (LPD)
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
JP2000011684A (ja) * 1998-06-18 2000-01-14 Mitsubishi Electric Corp 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
US6528364B1 (en) * 1998-08-24 2003-03-04 Micron Technology, Inc. Methods to form electronic devices and methods to form a material over a semiconductive substrate
JP3250527B2 (ja) * 1998-09-01 2002-01-28 日本電気株式会社 半導体記憶装置の製造方法
JP2000133717A (ja) 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体装置
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6630724B1 (en) * 2000-08-31 2003-10-07 Micron Technology, Inc. Gate dielectric antifuse circuits and methods for operating same
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
US6979879B1 (en) * 2002-01-08 2005-12-27 National Semiconductor Corporation Trim zener using double poly process
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US7358590B2 (en) * 2005-03-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4525947B2 (ja) * 2005-04-27 2010-08-18 株式会社村田製作所 薄膜キャパシタの製造方法
JP2006339312A (ja) * 2005-05-31 2006-12-14 Seiko Npc Corp 半導体装置及び製造方法
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
US7973877B2 (en) * 2006-01-13 2011-07-05 Sharp Kabushiki Kaisha Illumination device and liquid crystal display apparatus
JP2007200577A (ja) * 2006-01-23 2007-08-09 Sharp Corp 照明装置および液晶表示装置
US7422954B2 (en) * 2006-03-14 2008-09-09 United Microelectronics Corp. Method for fabricating a capacitor structure
JP4172501B2 (ja) * 2006-05-31 2008-10-29 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
CN102646681B (zh) * 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
US7994607B2 (en) * 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008235088A (ja) * 2007-03-22 2008-10-02 Murata Mfg Co Ltd 誘電体薄膜、誘電体薄膜キャパシタおよび誘電体薄膜キャパシタの製造方法
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
US8022503B2 (en) * 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same
KR101398636B1 (ko) * 2008-12-17 2014-05-22 삼성전자주식회사 채널 주도 2차 전자/정공 현상을 이용하는 트랜지스터 유전체 파괴형 안티 퓨즈 및 이를 구비하는 프로그램 회로 회로
KR20110119776A (ko) * 2009-03-02 2011-11-02 가부시키가이샤 무라타 세이사쿠쇼 안티퓨즈 소자
JP5467536B2 (ja) * 2009-07-22 2014-04-09 株式会社村田製作所 アンチヒューズ素子
WO2011010638A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 誘電体薄膜素子及びその製造方法
WO2011010702A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 アンチヒューズ素子
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8164125B2 (en) * 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625219A (en) * 1993-04-15 1997-04-29 Kabushiki Kaisha Toshiba Programmable semiconductor device using anti-fuse elements with floating electrode

Also Published As

Publication number Publication date
EP2453475A1 (en) 2012-05-16
JP5387677B2 (ja) 2014-01-15
US20120104545A1 (en) 2012-05-03
WO2011004874A1 (ja) 2011-01-13
CN102473674A (zh) 2012-05-23
EP2453475A4 (en) 2016-05-11
US8896092B2 (en) 2014-11-25
JPWO2011004874A1 (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102473674B (zh) 反熔丝元件
WO2010100995A1 (ja) アンチヒューズ素子
TWI260657B (en) Plated terminations
CN101630674B (zh) 包括电阻和熔线元件的电路保护装置
TW201101430A (en) Integrated circuit device and fuse structure
CN105593965A (zh) 电流熔断器
JP7427400B2 (ja) キャパシタ
CN102473675B (zh) 反熔丝元件
JPWO2012036017A1 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
CN103843079B (zh) Ptc装置
JP5454839B2 (ja) アンチヒューズ素子
CN102473676B (zh) 反熔丝元件
WO2011122182A1 (ja) アンチヒューズモジュール
EP1090423A1 (en) Thin film capacitor element with protection elements
GB2298962A (en) Metallized dielectic film and relative capacitor
CN108242296A (zh) 贴片电阻器
JP2014072196A (ja) アンチヒューズ素子
JP2008153473A (ja) 半導体装置
CN113990592A (zh) 高功率电阻及其制造方法
CN102543948A (zh) 半导体结构及其制造方法
CN109791840A (zh) 电子部件
KR20070056419A (ko) 절연성 막을 가진 반도체 퓨즈를 포함하는 반도체 소자 및그 제조방법
JP2013197189A (ja) 電子部品モジュールの製造方法
TW201109782A (en) Active device array mother substrate and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

Termination date: 20210708