JP7427400B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7427400B2
JP7427400B2 JP2019176951A JP2019176951A JP7427400B2 JP 7427400 B2 JP7427400 B2 JP 7427400B2 JP 2019176951 A JP2019176951 A JP 2019176951A JP 2019176951 A JP2019176951 A JP 2019176951A JP 7427400 B2 JP7427400 B2 JP 7427400B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode layer
mim structure
layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019176951A
Other languages
English (en)
Other versions
JP2021057374A (ja
Inventor
宜成 武
善雄 青柳
秀俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019176951A priority Critical patent/JP7427400B2/ja
Priority to PCT/JP2020/036515 priority patent/WO2021060552A1/ja
Priority to US17/762,536 priority patent/US20220384113A1/en
Publication of JP2021057374A publication Critical patent/JP2021057374A/ja
Application granted granted Critical
Publication of JP7427400B2 publication Critical patent/JP7427400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタに関する。
キャパシタの一種として、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
従来から、単位面積あたりの容量を向上させることが可能なトレンチキャパシタが知られている。トレンチキャパシタにおいては、基材にトレンチが形成されており、このトレンチに容量を発生させるためのＭＩＭ構造体が埋め込まれている。このＭＩＭ構造体は、誘電体からなる誘電体層と導体からなる電極層とが交互に積層された積層体である。トレンチキャパシタにおいては、基材の厚さ方向に延びるトレンチの側面にも誘電体層及び導体層が設けられるため、単位面積あたりの容量を向上させることができる。従来のトレンチキャパシタは、例えば、以下の特許文献１～特許文献３に開示されている。
米国特許出願公開第２０１６－００２０２６７号明細書 米国特許出願公開第２０１６－０２８４６９４号明細書 米国特許出願公開第２０１４－０１４５２９９号明細書
トレンチキャパシタにおいては、電極層に挟まれた誘電体層において絶縁破壊が起こることがある。例えば、製造時に誘電体層に欠陥が生じた場合や誘電体層において劣化が生じた場合、当該欠陥や劣化がある部位において絶縁破壊が起こりやすい。誘電体層において絶縁破壊が起こると、破壊箇所を流れる電流によってジュール熱が発生し、このジュール熱によって溶融した電極層が当該破壊箇所の周囲に流動する。この流動した電極層によって、当該誘電体層の両面に設けられている電極層同士がショートするので、トレンチキャパシタにおける通常の故障モードはショートモードとなる。
トレンチキャパシタにおいてショートモードでの故障が発生すると、当該トレンチキャパシタに接続されている回路の構成部品に本来は印加されない電流（すなわち、過電流）が印加されてしまう。このような本来は想定されていない電流の印加は、当該回路の誤作動や破壊の原因となる。このような他回路への不要な電流の印加を防止するために、トレンチキャパシタにおいて望ましい故障モードはオープンモードである。
本開示の目的の一つは、誘電体層での絶縁破壊に起因するショートが発生した場合であっても故障モードをオープンモードにすることができるキャパシタを提供することである。本開示のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態に係るキャパシタは、Ｓｉ基材と、Ｓｉ基材に設けられ、第１誘電体層、第１誘電体層の一方の面に設けられ第１導電材料から成る第１電極層、及び第１誘電体層の他方の面に設けられた第２電極層を有するＭＩＭ構造体と、Ｓｉ基材に設けられた第１外部電極と、Ｓｉ基材に設けられた第２外部電極と、第１電極層と第１外部電極とを接続する接続導体と、を備え、接続導体は、Ｓｉ基材と接する接触部を有する。
このキャパシタの接続導体は、Ｓｉ基材と接する接触部を有している。ＭＩＭ構造体において絶縁破壊によるショートが発生した場合、過電流によって接続導体が発熱して溶融する。接続導体が接触部を有していることにより、溶融した第２導電材料は接触部の近傍においてＳｉ基材内に拡散する。これにより、接触部の近傍において接続導体が断線して、ＭＩＭ構造体と第１外部電極との電気的な接続が切断される。したがって、絶縁破壊に起因するショートが発生した場合であっても故障モードをオープンモードにすることができる。
本発明の一実施形態において、接続導体は、第１導電材料よりも融点が低い第２導電材料によって構成されていてもよい。この構成によれば、ＭＩＭ構造体において絶縁破壊によるショートが発生した場合、過電流によって接続導体が溶融しやすい。したがって、より確実に接触部の近傍において接続導体を断線させることができ、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
本発明の一実施形態において、第２導電材料はアルミニウムであってもよい。アルミニウムはＳｉ基材内に拡散しやすいので、ＭＩＭ構造体において絶縁破壊によるショートが発生した際に、より確実に接触部の近傍において接続導体を断線させることができる。したがって、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
本発明の一実施形態において、Ｓｉ基材の一面には複数のトレンチが設けられており、ＭＩＭ構造体は、複数のトレンチの内の少なくとも一つに埋め込まれるようにＳｉ基材に設けられていてもよい。この構成によれば、キャパシタの寸法を維持したまま静電容量を大きくすることができる。
本発明の一実施形態において、第１電極層と第１外部電極との間の電流経路に垂直な方向における接続導体の断面積は、接触部において最小となっていてもよい。この構成によれば、過電流が接続導体に流れた際に接触部が発熱しやすくなる。したがって、特に接触部において第２導電材料が溶融しやすくなるので、より確実に接触部の近傍において接続導体を断線させることができ、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
本発明の一実施形態において、複数のトレンチは、ＭＩＭ構造体が埋め込まれていない少なくとも一つの空トレンチを含み、少なくとも一つの空トレンチは、接触部によって少なくとも部分的に覆われていてもよい。この構成によれば、過電流が接続導体に流れた際に溶融した第２導電材料が空トレンチ内に流入するので、より確実に接触部の近傍において接続導体を断線させることができる。したがって、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
本発明の一実施形態において、空トレンチの深さ方向における寸法は、ＭＩＭ構造体が埋め込まれているトレンチの深さ方向における寸法より小さくてもよい。
本発明の一実施形態において、キャパシタは、第２電極層と第２外部電極とを接続し、第１導電材料よりも融点が低い第３導電材料から成る引き出し電極を備えてもよい。
本発明の一実施形態において、引き出し電極は、Ｓｉ基材と接触しないように設けられていてもよい。
本発明の一実施形態において、キャパシタは接続導体を複数備え、ＭＩＭ構造体は、互いに並列に接続された複数のセクションを有し、複数のセクションのそれぞれに対して接続導体が設けられていてもよい。この構成によれば、ＭＩＭ構造体において絶縁破壊によるショートが発生した場合、ショートした箇所を含むセクションに対して設けられた接続導体のみが切断されるので、故障によるキャパシタの静電容量の変動を小さくすることができる。
本発明の一実施形態において、ＭＩＭ構造体は、第２電極層の上に設けられた第２誘電体層、及び第２誘電体層の上に設けられた第３電極層を更に有し、第３電極層と第１外部電極とを接続し、第３電極層を構成する材料よりも融点が低い第２導電材料から成る他の接続導体を備えてもよい。この構成によれば、ショートした電極層に接続された接続導体のみが切断されるので、故障によるキャパシタの静電容量の変動を小さくすることができる。
本発明の一実施形態は、上記の何れかのキャパシタを備える回路基板に関する。
本発明の一実施形態は、上記の回路基板を備える電子機器に関する。
本発明によれば、誘電体層での絶縁破壊に起因するショートが発生した場合であっても故障モードをオープンモードにすることができるキャパシタが提供される。
一実施形態に係るキャパシタの模式的な平面図である。 図１のキャパシタをＩ－Ｉ線で切断した断面を模式的に示す断面図である。 図１のキャパシタのトレンチ部分を拡大して示す断面図である。 図１のキャパシタの接続導体を概略的に示す上面図である。 ショートが発生する前の接続導体を概略的に示す断面図である。 ショートが発生した後の接続導体を概略的に示す断面図である。 図１のキャパシタの内部構造を示す等価回路図である。 図１のキャパシタの製造方法を説明するための図である。 図１のキャパシタの製造方法を説明するための図である。 図１のキャパシタの製造方法を説明するための図である。 図１のキャパシタの製造方法を説明するための図である。 図１のキャパシタの製造方法を説明するための図である。 図１のキャパシタの製造方法を説明するための図である。 他の実施形態に係るキャパシタを示す断面図である。 他の実施形態に係るキャパシタを示す上面図である。 図９のキャパシタの内部構造を示す等価回路図である。 他の実施形態に係るキャパシタを示す上面図である。 図１１のキャパシタを概略的に示す断面図である。 図１１のキャパシタの内部構造を示す等価回路図である。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。
図１～図３を参照して、一実施形態に係るキャパシタ１について説明する。これらの図に示されているキャパシタ１は、薄膜プロセスにより作成されたＭＩＭ構造体を有する薄膜キャパシタである。本実施形態において、キャパシタ１は、基材の厚さ方向に延びるトレンチ内にＭＩＭ構造体が設けられたトレンチキャパシタである。キャパシタ１は、トレンチキャパシタでなくてもよい。図１は、キャパシタ１の模式的な平面図であり、図２は、キャパシタ１をＩ－Ｉ線で切断した断面を模式的に示す断面図である。図３は、キャパシタ１のトレンチ部分を拡大して示す断面図である。
図示のように、一実施形態に係るキャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、第１外部電極２と、第２外部電極３と、接続導体５０と、引出導体６０と、を備える。第１外部電極２及び第２外部電極３は、保護層４０の外側に設けられる。第1外部電極２は、詳しくは後述するように、接続導体５０を介してＭＩＭ構造体２０を構成する電極層と電気的に接続される。第２外部電極３は、引出導体６０を介してＭＩＭ構造体２０を構成する電極層と電気的に接続される。
キャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。キャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。
図１及び図２においては、互い直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてキャパシタ１及びその構成部材の上下方向に言及する際には、文脈上別に解される場合を除き、Ｚ軸の正方向がキャパシタ１の上方向とされ、Ｚ軸の負方向がキャパシタ１の下方向とされる。
一実施形態において、基材１０は、Ｓｉ等の材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ～５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。
基材１０は、上面１０ａと、当該上面１０ａとは反対側の下面１０ｂと、上面１０ａと下面１０ｂとを接続する側面１０ｃと、後述のトレンチ１１を画定する壁部１３とを有する。図１の実施形態において基材１０は略直方体状であり、本明細書中では、当該基材１０の上面１０ａと下面１０ｂとを接続する４つの面をまとめて側面１０ｃという。基材１０には、その上面１０ａからＺ軸方向に沿って延伸する複数のトレンチ１１が形成されている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って延びる辺とＹ軸方向に沿って延びる辺とで画定される略長方形となるように形成されている。図示の実施形態において、複数のトレンチ１１の各々は、平面視において、Ｘ軸方向に沿って延びる辺がＹ軸方向に沿って延びる辺よりも短くなるように形成されている。
一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の寸法）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ～５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ～１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状をとることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。
トレンチ１１は、例えばＳｉ基板の表面にトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。トレンチ１１のエッチング加工は、ボッシュプロセスを用いた深掘りＲＩＥ（深掘り反応性エッチング）等の反応性イオンエッチング法により行われ得る。
複数のトレンチ１１のうち隣接するトレンチ１１同士は壁部１２によって隔てられている。言い換えると、壁部１２は、基材１０の一部であり、隣接するトレンチ１１を互いから離隔させるように構成される。壁部１２は、上面１０ａに沿った第１方向（すなわち、Ｙ軸方向）に延びる複数の主壁部１３と、第１方向と直交し上面１０ａに沿った第２方向（すなわち、Ｘ軸方向）に延びる複数の副壁部１４と、を含む。壁部１２の詳細な構成については、後述する。
続いて、ＭＩＭ構造体２０について説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。図示のように、その一部がトレンチ１１の各々に埋め込まれるように、基材１０に設けられている。
ＭＩＭ構造体２０は、基材１０の上面１０ａ及びトレンチ１１に追従する形状を有するように構成される。ＭＩＭ構造体２０は、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有する。すなわち、ＭＩＭ構造体２０は、導電層と誘電体層とが交互に積層された積層体である。一実施形態におけるＭＩＭ構造体２０は、下部電極層２２（第１導電層）と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３（第２導電層）と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。
誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。
誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、３０ｎｍとされる。
下部電極２２及び上部電極２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一又は複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、窒化チタン（ＴｉＮ）が用いられる。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。
下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、上部電極２３は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものに限定されない。
続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃等の機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。図示の実施形態において、保護層４０は、パッシベーション膜４０Ａ及び層間絶縁膜４０Ｂの２つの薄膜から構成されている。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、その膜厚が例えば２００ｎｍ～５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられていてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ～５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、例えば、保護層４０の外側に金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３は、めっきによって形成されてもよい。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田漏れ層の少なくとも一方が形成されてもよい。
保護層４０のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。溝４１及び溝４２はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通する用に設けられている。溝４１には引出電極２ａが設けられ、溝４２には引出電極３ａが設けられている。
引出電極２ａの上端は外部電極２に接続され、引出電極２ａの下端は、後述の接続導体５０に接続され、ＭＩＭ構造体２０の下部電極層２２と電気的に接続される。引出電極３ａの上端は外部電極３に接続され、引出電極３ａの下端は、引出導体６０を介してＭＩＭ構造体２０の上部電極２３に接続される。
引出電極２ａ、３ａの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。引出電極２ａ、３ａは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。
次に、図４をさらに参照して、接続導体５０について説明する。図４は、接続導体５０を概略的に示す上面図である。図２及び図４に示されるように、接続導体５０は、ＭＩＭ構造体２０の下部電極層２２と第１外部電極２とを電気的に接続している。より具体的に、接続導体５０は引出電極２ａを介して第１外部電極２と電気的に接続されている。接続導体５０は、第１外部電極２の下方において、保護層４０のパッシベーション膜４０Ａと層間絶縁膜４０Ｂとの間に設けられており、層間絶縁膜４０Ｂに沿った形状を有している。接続導体５０は、基材１０と接する第１接触部（接触部）５１と、下部電極層２２と接触する第２接触部５２と、外部電極２に接続された引出電極２ａと接触する第３接触部５３と、層間絶縁膜４０Ｂの開口の側壁に沿って延びる複数の接続部５４とを有する。第1接触部５１、第２接触部５２、及び第３接触部５３は、基材１０の上面１０ａに沿って延びる。複数の接続部５４のそれぞれは、Ｚ軸方向に沿って延びる。キャパシタ１の上面から見て、第２接触部５２及び第３接触部５３はそれぞれＸ軸方向に長辺を有する長方形状を呈する。
図示の実施形態では、キャパシタ１の上面から見て（すなわち、Ｚ軸方向から見て）、Ｘ軸方向における第２接触部５２の寸法Ｌ２は、Ｘ軸方向における下部電極層２２の寸法と同一である。Ｘ軸方向における第３接触部５３の寸法Ｌ３は、Ｘ軸方向における引出電極２ａの寸法と同一である。図示の実施形態では、Ｘ軸方向における下部電極層２２の寸法とＸ軸方向における引出電極２ａの寸法とは同一である。第２接触部５２と第１接触部５１との間、及び第３接触部５３と第１接触部５１との間では、第１接触部５１に向かうにつれてＸ軸方向における接続導体５０の寸法が徐々に小さくなっている。Ｘ軸方向における接続導体５０の寸法は、第１接触部５１において最も小さくなる。すなわち、図示の実施形態では、第１接触部の寸法Ｌ１＜Ｌ２＝Ｌ３となっている。このような構造により、下部電極層２２から第１外部電極２に向かう電流経路に垂直な方向における接続導体５０の断面積は、第１接触部５１において最小となる。これにより、第１接触部５１における抵抗が高くなり、当該第１接触部５１が発熱しやすくなる。したがって、第１接触部５１において接続導体５０を確実に断線させることができる。第１接触部５１から延びる接続部５４と基材１０の上面１０ａとがなす角度αは、９０°以下である。このように、角度αを９０°以下にすることにより、接続導体５０の予期しない断線を抑制できる。
接続導体５０は、下部電極層２２及び上部電極層２３を構成する導電材料（第１導電材料）よりも融点が低い導電材料（第２導電材料）によって構成されてもよい。一例として、接続導体５０はアルミニウムによって構成される。接続導体５０を構成する材料はアルミニウムに限定されず、銅等であってもよい。接続導体５０の第２接触部５２は、上部電極層２３に接続されていてもよい。接続導体５０は、ＭＩＭ構造体２０と第２外部電極３とを電気的に接続していてもよい。この場合、接続導体５０の第３接触部５３は引出電極３ａに接続される。接続導体５０が設けられる位置は第１外部電極２の下方に限定されず、適宜変更可能である。例えば、接続導体５０がＭＩＭ構造体２０と第２外部電極３とを電気的に接続している場合、接続導体５０は第２外部電極３の下方に設けられてもよい。
引出導体６０は、上部電極層２３と引出電極３ａとの間に介在する。引出導体６０により、上部電極層２３と第２外部電極３とが電気的に接続されている。引出導体６０は、基材１０と接触しないように設けられる。引出導体６０は、下部電極層２２及び上部電極層２３を構成する導電材料（第１導電材料）よりも融点が低い導電材料（第３導電材料）によって構成される。一例として、引出導体６０はアルミニウムによって構成される。引出導体６０を構成する材料（第３導電材料）は、接続導体５０を構成する材料（第２導電材料）と同一の材料であってもよく、異なる材料であってもよい。接続導体５０の第２接触部５２が上部電極層２３に接続される場合、引出導体６０は下部電極層２２に接続されてもよい。接続導体５０がＭＩＭ構造体２０と第２外部電極３とを電気的に接続する場合、引出導体６０はＭＩＭ構造体２０と引出電極２ａとの間に介在し、第１外部電極２と電気的に接続されてもよい。
次に、図５ａ及び図５ｂを参照して、接続導体５０の作用効果について説明する。図５ａは、ショートが発生する前の接続導体５０を概略的に示す断面図である。図５ｂは、ショートが発生した後の接続導体５０を概略的に示す断面図である。キャパシタ１において、ＭＩＭ構造体２０にショート等の故障が発生すると、当該キャパシタ１に接続されている回路の構成部品に本来は印加されない電流（すなわち、過電流）が印加されてしまう。このような本来は想定されていない電流の印加は、当該回路の誤作動や破壊の原因となる。このような他回路への不要な電流の印加を防止するために、キャパシタ１において望ましい故障モードはオープンモードである。図５ａに示されるように、ＭＩＭ構造体２０にショートが発生していない状態においては、接続導体５０によって第１外部電極２とＭＩＭ構造体２０とが電気的に接続され、外部の回路（不図示）に対してキャパシタ１が作動可能に接続されている。ＭＩＭ構造体２０にショートが発生すると、過電流が接続導体５０に流れ、当該接続導体５０が発熱して溶融する。このとき、接続導体５０の第１接触部５１は基材１０に接触しているので、溶融した接続導体５０の材料（すなわち、第２導電材料）は、第１接触部５１の近傍において基材１０内に拡散する。これにより、図５ｂに示されるように、第１接触部５１の近傍において接続導体５０が断線し、ＭＩＭ構造体２０と第１外部電極２との電気的な接続が切断される。このように、接続導体５０はヒューズとしての機能を有しており、キャパシタ１の内部構造を示す等価回路図は図６のようになる。したがって、絶縁破壊に起因する故障の故障モードをオープンモードに誘導し、外部の回路の誤作動や破壊を抑制できる。
次に、図７ａ～図７ｆを参照して、キャパシタ１の製造方法について説明する。まず、基材１０となるＳｉウェハＷを準備し、トレンチ１１のパターンに対応したマスクをＳｉウェハＷの上面に形成する。次に、図７ａに示されるように、ＳｉウェハＷをエッチングすることにより、複数のトレンチ１１を形成する。ＳｉウェハＷのエッチングは、例えばボッシュプロセス等を用いたドライエッチングによってなされる。
次に、ＳｉウェハＷからマスクを除去し、ＳｉウェハＷの上面に沿って、下部電極層２２、誘電体層２１、及び上部電極層２３を含むＭＩＭ構造体２０を形成する。これにより、図７ｂに示されるように、ＳｉウェハＷの上面及びトレンチ１１の内部にＭＩＭ構造体２０が形成される。誘電体層２１は、例えばジルコニアから形成され、下部電極層２２及び上部電極層２３はＴｉＮから形成され得る。ＭＩＭ構造体２０に含まれる各層（すなわち、下部電極層２２、誘電体層２１、及び上部電極層２３）は、ＡＬＤ法によって形成され得る。誘電体層２２の材料はジルコニアには限られず、下部電極層２２及び上部電極層２３の材料はＴｉＮには限られない。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法以外の様々な公知の方法により形成されてもよい。
次に、図７ｃに示されるように、保護層４０の一部となる層間絶縁膜４０ＢをＭＩＭ構造体２０及びＳｉウェハＷ上に形成する。このとき、層間絶縁膜４０Ｂをパターニングして、ＳｉウェハＷ（すなわち、基材１０）が露出する開口Ｏ１、下部電極層２２が露出する開口Ｏ２、及び上部電極層２３が露出する開口Ｏ３を形成する。
次に、層間絶縁膜４０Ｂに沿って、接続導体５０を構成する材料（すなわち、第２導電材料）の薄膜を形成し、パターニングを行う。この工程により、図７ｄに示されるように、接続導体５０及び引出導体６０が形成される。開口Ｏ１内には接続導体５０の第１接触部５１が形成され、開口Ｏ２内には接続導体５０の第２接触部５２が形成される。引出導体６０は、開口Ｏ３に対応した箇所に形成される。
次に、図７ｅに示されるように、層間絶縁膜４０Ｂ上にパッシベーション膜４０Ａを形成する。このとき、パッシベーション膜４０ＡのうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに、それぞれ溝を設ける。一方の溝からは接続導体５０が露出し、他方の溝からは引出導体６０が露出する。この工程により、パッシベーション膜４０Ａ及び層間絶縁膜４０Ｂを含む保護層４０が形成される。
次に、めっき法などにより、溝の内部に引出電極２a,３aを形成すると共に、保護層４０の表面に第１外部電極２及び第２外部電極３を形成する（図７ｆ参照）。最後に、ウェハを個片化する。以上の工程により、複数のキャパシタ１が得られる。
以上説明したように、本発明の一実施形態に係るキャパシタ１は接続導体５０を有し、接続導体５０は、基材１０と接する第１接触部５１を有している。ＭＩＭ構造体２０において絶縁破壊によるショートが発生した場合、過電流によって接続導体５０が発熱して溶融する。接続導体５０が第１接触部５１を有していることにより、溶融した接続導体５０の材料は、第１接触部５１の近傍において基材１０内に拡散する。これにより、第１接触部５１の近傍において接続導体５０が断線して、ＭＩＭ構造体２０と第１外部電極２との電気的な接続が切断される。したがって、絶縁破壊に起因するショートが発生した場合であっても故障モードをオープンモードにすることができる。
また、キャパシタ１の接続導体５０は、下部電極層２２及び上部電極層２３を構成する導電材料（第１導電材料）よりも融点が低い導電材料（第２導電材料）によって構成されている。このため、ＭＩＭ構造体２０において絶縁破壊によるショートが発生した場合、過電流によって接続導体５０が溶融しやすい。したがって、より確実に第１接触部５１の近傍において接続導体５０を断線させることができ、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
接続導体５０を構成する導電材料（第２導電材料）は、例えばアルミニウムである。アルミニウムはＳｉの基材１０内に拡散しやすいので、ＭＩＭ構造体２０において絶縁破壊によるショートが発生した際に、より確実に第１接触部５１の近傍において接続導体３０を断線させることができる。
基材１０の一面には複数のトレンチ１１が設けられており、ＭＩＭ構造体２０は、複数のトレンチ１１のうちの少なくとも一つに埋め込まれるように基材１０に設けられている。これにより、キャパシタ１の寸法を維持したまま静電容量を大きくすることができる。
第１電極層２２から第１外部電極２に向かう電流経路に垂直な方向における接続導体５０の断面積は、第１接触部５１において最小となっている。これにより、過電流が接続導体５０に流れた際に第１接触部５１が発熱しやすくなる。したがって、特に第１接触部５１において第２導電材料が溶融しやすくなるので、より確実に第１接触部５１の近傍において接続導体５０を断線させることができる。よって、絶縁破壊に起因するショートが発生した場合であっても故障モードをより確実にオープンモードにすることができる。
次に、図８を参照して他の実施形態に係るキャパシタ１００について説明する。図８は、他の実施形態に係るキャパシタ１００を示す断面図である。図８に示されるように、他の実施形態に係るキャパシタ１００は、キャパシタ１と同様に、下部電極層２２と第１外部電極２とを接続する接続導体５０を有する。他の実施形態に係るキャパシタ１００は、ＭＩＭ構造体２０が埋め込まれていない空トレンチ１１Ａを有する点で、キャパシタ１と相違している。空トレンチ１１Ａは基材１０に少なくとも１つ設けられている。空トレンチ１１Ａは、接続導体５０の第１接触部５１によって少なくとも部分的に覆われている。空トレンチ１１Ａの全体が接続導体５０の第１接触部５１によって覆われていてもよい。空トレンチ１１Ａの深さ方向における寸法は、ＭＩＭ構造体２０が埋め込まれているトレンチ１１の深さ方向における寸法より小さくなっている。キャパシタ１００の上面から見て、空トレンチ１１Ａの開口面積は、トレンチ１１の開口面積より小さい。
上記のキャパシタ１００によれば、過電流が接続導体５０に流れた際に溶融した接続導体５０の材料（すなわち、第２導電材料）の基材１０への拡散に加え、第２導電材料が空トレンチ１１Ａ内に流入するので、より確実かつ速やかに第１接触部５１の近傍において接続導体５０を断線させることができる。したがって、絶縁破壊に起因する故障の故障モードをより確実にオープンモードに誘導することができる。
次に、図９及び図１０を参照して、他の実施形態に係るキャパシタ２００について説明する。図９は、他の実施形態に係るキャパシタ２００を示す上面図である。図１０は、図９のキャパシタ２００の内部構造を示す等価回路図である。図９においては、第１外部電極、第２外部電極、及び保護層等を省略し、ＭＩＭ構造体及び接続導体を実線で示している。
図９に示されるように、キャパシタ２００のＭＩＭ構造体２０は、複数のセクションを有している。図示の実施形態では、ＭＩＭ構造体２０は８つのセクション２０Ａ～２０Ｈに分割されている。セクション２０Ａ～２０Ｈのそれぞれが１つのキャパシタとして静電容量を発生させる。キャパシタ２００は、接続導体５０を複数備え、複数のセクション２０Ａ～２０Ｈのそれぞれに対して接続導体５０が設けられている。それぞれの接続導体５０の一端は対応するセクションの下部電極層２２に接続され、それぞれの接続導体５０の他端は、第１外部電極２に接続される。また、キャパシタ２００は、それぞれのセクションの上部電極層２３に接続される引出導体６０を複数備える。複数の引出導体６０は、第２外部電極に接続される。このような構造により、キャパシタ２００複数のセクション２０Ａ～２０Ｈは、図１０に示されるように互いに並列に接続されている。図示の実施形態では、キャパシタ２００の長辺方向（すなわち、Ｙ軸方向）に沿って並ぶセクションに接続された各接続導体５０の第３接触部５３同士は連続しており、１つの電極として形成されている。複数の接続導体５０の第３接触部５３が連続して構成された電極は、キャパシタ２００の短辺方向に沿って延びていてもよい。
上記のキャパシタ２００によれば、ＭＩＭ構造体２０において絶縁破壊によるショートが発生した場合、キャパシタ１と同様に接続導体５０が断線するので、ＭＩＭ構造体２０と第１外部電極２との電気的な接続が切断される。したがって、絶縁破壊に起因する故障の故障モードをオープンモードに誘導することができる。また、ショートした箇所を含むセクションに対して設けられた接続導体５０のみが切断されるので、故障によるキャパシタ２００の静電容量の変動を小さくすることができる。
次に、図１１～図１３を参照して、他の実施形態に係るキャパシタ３００について説明する。図１１は、他の実施形態に係るキャパシタ３００を示す上面図である。図１２は、図１１のキャパシタを概略的に示す断面図である。図１３は、図１１のキャパシタの内部構造を示す等価回路図である。図１１においては、第１外部電極、第２外部電極、及び保護層等を省略し、ＭＩＭ構造体及び接続導体を実線で示している。
図１１に示されるように、キャパシタ３００のＭＩＭ構造体２０は、キャパシタ２００と同様に複数のセクション２０Ａ～２０Ｈに分割されている。キャパシタ３００のＭＩＭ構造体２０は複数の誘電体層を含み、セクション２０Ａ～２０Ｈのそれぞれに接続導体５０とは異なる電極層に接続された他の接続導体７０を備えている。他の接続導体７０は、接続導体５０と同様に基材１０に接触する第１接触部を有し、ショートが発生した際に断線してＭＩＭ構造体２０と第１外部電極との電気的な接続が切断されるように構成される。図示の実施形態では、図１１に示されるように、ＭＩＭ構造体２０は、下側から順に第１電極層Ａ１、第１誘電体層Ｂ１、第２電極層Ａ２、第２誘電体層Ｂ２、第３電極層Ａ３、第３誘電体層Ｂ３、及び第４電極層Ａ４を備える７層構造である。接続導体５０は第１電極層Ａ１に接続され、他の接続導体７０は第３電極層Ａ３に接続されている。図１２は、接続導体５０の第１接触部５１を通るＸＺ平面に沿ったキャパシタ３００の断面を示している。図１２において他の接続導体７０の第１接触部は、接続導体５０の第１接触部５１のＹ軸正方向側に隠れている。接続導体５０及び接続導体７０は、複数のセクション２０Ａ～２０Ｈのそれぞれに対して設けられており、第１外部電極２に接続される。このような構造により、キャパシタ３００の内部構造を示す等価回路図は、図１３のようになる。ＭＩＭ構造体２０に含まれる電極層及び誘電体層の数は特に限定されない。ＭＩＭ構造体２０が更に多くの電極層及び誘電体層を含む場合には、接続導体７０に加えて更に他の接続導体を設けてもよい。ＭＩＭ構造体２０に含まれる全ての電極層の各々に接続導体が設けられていてもよい。図示の実施形態では、キャパシタ３００のＭＩＭ構造体２０は複数のセクションに分割されているが、キャパシタ３００のＭＩＭ構造体２０は分割されていなくてもよい。
上記のキャパシタ３００によれば、ＭＩＭ構造体２０において絶縁破壊によるショートが発生した場合、キャパシタ１と同様に接続導体５０及び／又は接続導体７０が断線するので、ＭＩＭ構造体２０と第１外部電極２との電気的な接続が切断される。したがって、絶縁破壊に起因する故障の故障モードをオープンモードに誘導することができる。また、キャパシタ３００では、ショートした電極層に接続された接続導体のみが切断されるので、故障によるキャパシタの静電容量の変動を小さくすることができる。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれ得る任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
１…キャパシタ、１０…基材、１０ａ…上面、１１…トレンチ、１１Ａ…空トレンチ、２０…ＭＩＭ構造体、５０，７０…接続導体、５１…第１接触部（接触部）、６０…引出導体。

Claims (12)

  1. Ｓｉ基材と、
    前記Ｓｉ基材に設けられ、第１誘電体層、前記第１誘電体層の一方の面に設けられ第１導電材料から成る第１電極層、及び前記第１誘電体層の他方の面に設けられた第２電極層を有するＭＩＭ構造体と、
    前記Ｓｉ基材に設けられた第１外部電極と、
    前記Ｓｉ基材に設けられた第２外部電極と、
    前記第１電極層と前記第１外部電極とを接続する接続導体と、を備え、
    前記接続導体は、前記Ｓｉ基材と接する接触部を有し、
    前記第１電極層と前記第１外部電極との間の電流経路に垂直な方向における前記接続導体の断面積は、前記接触部において最小となる、
    キャパシタ。
  2. 前記接続導体は、前記第１導電材料よりも融点が低い第２導電材料によって構成される、請求項１に記載のキャパシタ。
  3. 前記第２導電材料はアルミニウムである、請求項２に記載のキャパシタ。
  4. 前記Ｓｉ基材の一面には複数のトレンチが設けられており、
    前記ＭＩＭ構造体は、前記複数のトレンチのうちの少なくとも一つに埋め込まれるように前記Ｓｉ基材に設けられている、請求項１から請求項３のいずれか１項に記載のキャパシタ。
  5. 前記複数のトレンチは、前記ＭＩＭ構造体が埋め込まれていない少なくとも一つの空トレンチを含み、
    前記少なくとも一つの空トレンチは、前記接触部によって少なくとも部分的に覆われている、請求項４に記載のキャパシタ。
  6. 前記空トレンチの深さ方向における寸法は、前記ＭＩＭ構造体が埋め込まれているトレンチの深さ方向における寸法より小さい、請求項５に記載のキャパシタ。
  7. 前記第２電極層と前記第２外部電極とを接続し、前記第１導電材料よりも融点が低い第３導電材料から成る引出導体を備える、請求項１から請求項６のいずれか１項に記載のキャパシタ。
  8. 前記引出導体は、前記Ｓｉ基材と接触しないように設けられる、請求項７に記載のキャパシタ。
  9. 前記接続導体を複数備え、
    前記ＭＩＭ構造体は、互いに並列に接続された複数のセクションを有し、
    前記複数のセクションのそれぞれに対して前記接続導体が設けられている、請求項１から請求項８のいずれか１項に記載のキャパシタ。
  10. 前記ＭＩＭ構造体は、前記第２電極層の上に設けられた第２誘電体層、及び前記第２誘電体層の上に設けられた第３電極層を更に有し、
    前記第３電極層と前記第１外部電極とを接続し、前記第３電極層を構成する材料よりも融点が低い前記第２導電材料から成る他の接続導体を備える、請求項２に記載のキャパシタ。
  11. 請求項１から請求項１０のいずれか１項に記載のキャパシタを備える回路基板。
  12. 請求項１１に記載の回路基板を備える電子機器。
JP2019176951A 2019-09-27 2019-09-27 キャパシタ Active JP7427400B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019176951A JP7427400B2 (ja) 2019-09-27 2019-09-27 キャパシタ
PCT/JP2020/036515 WO2021060552A1 (ja) 2019-09-27 2020-09-28 キャパシタ
US17/762,536 US20220384113A1 (en) 2019-09-27 2020-09-28 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019176951A JP7427400B2 (ja) 2019-09-27 2019-09-27 キャパシタ

Publications (2)

Publication Number Publication Date
JP2021057374A JP2021057374A (ja) 2021-04-08
JP7427400B2 true JP7427400B2 (ja) 2024-02-05

Family

ID=75165270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019176951A Active JP7427400B2 (ja) 2019-09-27 2019-09-27 キャパシタ

Country Status (3)

Country Link
US (1) US20220384113A1 (ja)
JP (1) JP7427400B2 (ja)
WO (1) WO2021060552A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130931B2 (ja) * 2017-09-15 2022-09-06 株式会社三洋物産 遊技機
JP7110565B2 (ja) * 2017-09-15 2022-08-02 株式会社三洋物産 遊技機
JP7110567B2 (ja) * 2017-09-15 2022-08-02 株式会社三洋物産 遊技機
JP2019051170A (ja) * 2017-09-15 2019-04-04 株式会社三洋物産 遊技機
KR20230091307A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 커패시터 부품
WO2023182051A1 (ja) * 2022-03-23 2023-09-28 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515353A (ja) 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 極めて高いキャパシタンス値のための集積キャパシタの配置
JP2013026540A (ja) 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
WO2014069363A1 (ja) 2012-11-02 2014-05-08 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
US20160020267A1 (en) 2012-11-26 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
JP2017513218A (ja) 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153297A (ja) * 1982-03-09 1983-09-12 Toshiba Corp メモリ用ｉｃのヒユ−ズ
JPH06105764B2 (ja) * 1986-06-20 1994-12-21 株式会社東芝 ヒユ−ズ内蔵型半導体装置
US20090109582A1 (en) * 2007-10-30 2009-04-30 Jack Michael D Method of protecting circuits using integrated array fuse elements and process for fabrication
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
WO2019239701A1 (ja) * 2018-06-15 2019-12-19 株式会社村田製作所 Ｃｒスナバ素子
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515353A (ja) 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 極めて高いキャパシタンス値のための集積キャパシタの配置
JP2013026540A (ja) 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
WO2014069363A1 (ja) 2012-11-02 2014-05-08 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
US20160020267A1 (en) 2012-11-26 2016-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
JP2017513218A (ja) 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造

Also Published As

Publication number Publication date
US20220384113A1 (en) 2022-12-01
JP2021057374A (ja) 2021-04-08
WO2021060552A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
JP7427400B2 (ja) キャパシタ
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
JP6372640B2 (ja) キャパシタ
JP5710708B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
US11309134B2 (en) Capacitor
US11158456B2 (en) Trench capacitor
JP2017195321A (ja) チップコンデンサ
US20190244761A1 (en) Capacitor
US9165828B2 (en) Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device
JP7494436B2 (ja) 積層セラミック電子部品及びその製造方法
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
JP7421880B2 (ja) トレンチキャパシタ
CN111199956A (zh) 一种半导体器件及其形成方法
JP5119058B2 (ja) 薄膜キャパシタ
CN109791840B (zh) 电子部件
CN112349516B (zh) 多层陶瓷电容器以及包括其的基板
KR101680282B1 (ko) Rf 집적 회로
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
CN104934415A (zh) 具有被动元件的芯片堆叠中介结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240124

R150 Certificate of patent or registration of utility model

Ref document number: 7427400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150