JPS58153297A - メモリ用ｉｃのヒユ−ズ - Google Patents

メモリ用ｉｃのヒユ−ズ

Info

Publication number
JPS58153297A
JPS58153297A JP57035800A JP3580082A JPS58153297A JP S58153297 A JPS58153297 A JP S58153297A JP 57035800 A JP57035800 A JP 57035800A JP 3580082 A JP3580082 A JP 3580082A JP S58153297 A JPS58153297 A JP S58153297A
Authority
JP
Japan
Prior art keywords
fuse
wide
parts
memory
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57035800A
Other languages
English (en)
Inventor
Masakazu Shiozaki
塩崎　雅一
Hidetaro Nishimura
西村　秀太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57035800A priority Critical patent/JPS58153297A/ja
Publication of JPS58153297A publication Critical patent/JPS58153297A/ja
Priority to US06/807,128 priority patent/US4682204A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はメモリ用ＩＣのヒユーズに％ｋ）、特にヒユ
ーズの接続部の改良に関する。
〔発明の背景技術〕
メモリ用ＩＣの一例のヒユーズを用いたＲＯＭを第１図
に示す。図において、＋１１．（１’）はトランジスタ
で、情報の書込み前にマ）　ｌクスの各交点に設けられ
、各ニオツタがヒユーズ（２１（（２）、（２’））で
接続されており、一方のヒユーズ（２′）は溶断された
状態を示している。ヒユーズとしてはアル電ニウム、ニ
クロム、多結晶シリコン岬によって例えば第２図、また
は第３図に示される形状に形成される。
図におけるヒユーズ（２）、（２つは夫々溶断が予定さ
れる細幅部（２ｍ）、（２ａつ（被溶断部とも称される
）と、接続のための広幅部（２ｂ）、（２ｂつ（配線部
とも称される）とからなってお９、第４図１えは第５図
に示されるようにシリコン基板（３）の主面上の８慟０
１層（４）上に被着形成されている。なお、第４図には
ヒユーズ（２）を被覆する保護層（５）を備えた場合を
例示する。
〔背景技術の問題点〕
叙上の構造において、熱拡散係数は８１０．が８．４ｘ
　１０−”ａｗＥ／ａ、多結晶シリコンが０．５ｊ／ｓ
で導電部の熱拡散係数ｉ大きいため、配線を介しての熱
伝導によって配線が接続されてい、る素子にダメージを
与える恐れがある。すなわち、 ′（１）高温のためヒユーズ＜ＩＩ続された配線層ｆ電
極のアル建ニウムなどの金属が溶ける。
（１ｉ）　　ヒユーズに接続した高抵抗多結晶シリコン
層（ドープされていないため島抵抗）などが熱の丸め不
純物拡散を起し抵抗値が低減してしまう。
（ｈｌ）　　近接しているＰＮ接合がリークを生じやす
い状態になる。
＠φ　高錨のためＮａ＋などの可動イオンが拡散しやす
い状態になり、半導体素子の電気的特性の変動を生じや
すい。
などがあげられる。上記に対する対策として（、）　　
ヒユーズと素子との間隔を充分とるようにする。
ｌｂ）　　第３図、第４図に示すように両端に面積の大
きい部分（２ｂ）＃（２ｂ’）を設け、熱容量を上げる
ととＫよって熱の移動を抑止する。
などの手段が講ぜられていた。
〔背景技術の問題点〕
叙上の背景技術による対策はＬＳＩの顕著な高密度化に
対しては障害が多く、ヒユーズ取着面積の縮小が大きな
問題となっている。
〔発明の目的〕
この発明は背景技術の問題点を解決するため、メモリ用
ＩＣの改良されたヒユーズの構造を提供する。
〔発明の概要〕
この発明にかかるメモリ用ＩＣのヒユーズは、基体上に
電気絶縁層を介して溶断が予定される細幅部と接続のた
めの広幅部とを備えて形成された多結晶シリコンのメモ
リ用ＩＣのヒユーズにおいて、電気絶縁層の表面のヒユ
ーズが配設される部位に段差部を形成し、この段差部の
表面に密着してヒユーズの広幅部を設置し九ことを特徴
とするものである。
〔発明の実施例〕
次にこの発明を１実施例につき第６以降を参照して詳細
に説明する。このｌ実施例ｋかかるヒユーズ０３．（１
２’）は溶断が予定される細幅部（１２ｍ）と、接続の
ための広幅部（１２ｂ）、（１２ｂ’）とからなシ、峙
に広幅部はこれが取着けられる８１０□層（４）配設け
らレタ段差（（６）、（６’）・、（１６）、（１６’
）−）部の表面に密着させて第７図、Ｐ８図に示される
ように形成される。段差部を設けるために８ｉｏ２層に
穿設される凹部の形状として第７図および第９図、第１
０図に短冊型、第８図にだ円のものを例示し九がこれに
限られるものでないことは勿論である。上記ヒユーズ形
成部の一例の寸法は第６図に示され、ＬＳＩ０．層（４
）の層厚が１μ肩、とれに選択フォトエツチングにヨッ
テ５０００ｘノ段差（凹部（６）、（６′）・−・ニヨ
ル段差）が形成され、多結晶シリコン層が５０００Ｘの
層厚に被着され、ついでフォトエツチングにより所定の
パターン（例えば（１２ｂ））に形成されている。
〔発明の効果〕
叙上の如く、ヒユーズの両端に設けられる配線のための
広幅部を段差構造とすることＫよ艷実効長、または実効
熱容量を増加させ、平面上に占める面積が節減されるの
でＩＣ１Ｌ８Ｉ等の集積度の向上に顕著に寄与する。ま
た、背景技術の問題点においてあげた＋１１〜１１Ｖ５
項のすべてが改善される利点がある。
【図面の簡単な説明】
第１図はメモリ用ＩＣの一部の回路図、第２図および第
３図はいずれもヒユーズの正面図、第４図および第５図
はヒユーズ部の断面図、第６図以前はこの発明の実施例
Ｋかかに、第６図はヒユーズ部の断面図、第７図および
第８図は創０．層に設けられる段差部の形状を示す上面
図、第９図および第１θ図はいずれも夫々がヒユーズ部
の上面図である。 ３　　　　　シリコン基板（基体） ４Ｓ這０３層（電気絶縁層） ６．６′・・・、１６．１６’・・・　　　段差部１２
．１２’　　　　ヒユーズ １２ａ　　　　　ヒユーズの細幅部 １２ｂ、１２ｂ’　　　ヒユーズの広幅部代理人　弁理
士　井　上　−男 第　　璽　　図 Ｘ 第　　２　図 ノー 第　　３　図 第　　４　図 ノ 第　　５　図 第　　６　図 第　８　図 第　　９　図

Claims (1)

    【特許請求の範囲】
  1. 基体上に電気絶縁層を介して溶断が予定される細幅部と
    接続のための広幅部とを備えて形成され九多結晶シリコ
    ンのメモリ用ＩＣのヒユーズにおいて、電気絶縁層の表
    面のヒユーズが配設される部位に段差部を形成し、この
    段差部の表面に密着してヒユーズの広幅部を設置したこ
    とを特徴とするメモリ用ＩＣのヒユーズ。
JP57035800A 1982-03-09 1982-03-09 メモリ用ｉｃのヒユ−ズ Pending JPS58153297A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57035800A JPS58153297A (ja) 1982-03-09 1982-03-09 メモリ用ｉｃのヒユ−ズ
US06/807,128 US4682204A (en) 1982-03-09 1985-12-11 Fuse element for integrated circuit memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57035800A JPS58153297A (ja) 1982-03-09 1982-03-09 メモリ用ｉｃのヒユ−ズ

Publications (1)

Publication Number Publication Date
JPS58153297A true JPS58153297A (ja) 1983-09-12

Family

ID=12451989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57035800A Pending JPS58153297A (ja) 1982-03-09 1982-03-09 メモリ用ｉｃのヒユ−ズ

Country Status (2)

Country Link
US (1) US4682204A (ja)
JP (1) JPS58153297A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922320A (en) * 1985-03-11 1990-05-01 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
JPH06105764B2 (ja) * 1986-06-20 1994-12-21 株式会社東芝 ヒユ−ズ内蔵型半導体装置
JPS6334955A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
US6057221A (en) * 1997-04-03 2000-05-02 Massachusetts Institute Of Technology Laser-induced cutting of metal interconnect
US6294453B1 (en) 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
US6190986B1 (en) 1999-01-04 2001-02-20 International Business Machines Corporation Method of producing sulithographic fuses using a phase shift mask
US6259151B1 (en) 1999-07-21 2001-07-10 Intersil Corporation Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
US6323111B1 (en) 1999-10-28 2001-11-27 Agere Systems Guardian Corp Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation
US7143500B2 (en) * 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
JP2005302999A (ja) * 2004-04-12 2005-10-27 Kawasaki Microelectronics Kk 半導体集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564354A (en) * 1968-12-11 1971-02-16 Signetics Corp Semiconductor structure with fusible link and method
US3767981A (en) * 1971-06-04 1973-10-23 Signetics Corp High voltage planar diode structure and method
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same
US4151546A (en) * 1976-01-14 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor device having electrode-lead layer units of differing thicknesses
DE2625089A1 (de) * 1976-06-04 1977-12-15 Bosch Gmbh Robert Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen
JPS5366380A (en) * 1976-11-26 1978-06-13 Mitsubishi Electric Corp Power transistor
US4209894A (en) * 1978-04-27 1980-07-01 Texas Instruments Incorporated Fusible-link semiconductor memory
JPS5724565A (en) * 1980-07-22 1982-02-09 Seiko Instr & Electronics Ltd Semiconductor circuit element

Also Published As

Publication number Publication date
US4682204A (en) 1987-07-21

Similar Documents

Publication Publication Date Title
US3792319A (en) Poly-crystalline silicon fusible links for programmable read-only memories
JPS58153297A (ja) メモリ用ｉｃのヒユ−ズ
US3699395A (en) Semiconductor devices including fusible elements
JPH07335761A (ja) 電気的にプログラミング可能な自己冷却ヒューズ
US4267633A (en) Method to make an integrated circuit with severable conductive strip
EP0173245B1 (en) Semiconductor memory device having a polycrystalline silicon layer
EP0266205B1 (en) Semiconductor device constituting bipolar transistor
JP2829992B2 (ja) 半導体装置
JPH0758209A (ja) プログラム可能なアンチヒューズ素子およびその製造方法
JPH03171657A (ja) 半導体装置
JP4041873B2 (ja) 静電気放電保護回路及び静電気放電保護回路を形成する方法
JP2572098B2 (ja) 半導体装置
JPH0551184B2 (ja)
JPH01295440A (ja) 半導体装置
KR0180537B1 (ko) 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터
JPS59228753A (ja) 半導体装置
JPS5968946A (ja) 半導体装置
JPS63240054A (ja) 半導体装置
JP2824397B2 (ja) 半導体装置の製造方法
JPS63175462A (ja) 半導体装置
JPS60236257A (ja) 半導体装置
JPS63260149A (ja) 半導体装置
JPS60234377A (ja) 半導体装置及びその製造方法
JPH0110937Y2 (ja)
JPH0381310B2 (ja)