JPS5968946A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5968946A JPS5968946A JP17885882A JP17885882A JPS5968946A JP S5968946 A JPS5968946 A JP S5968946A JP 17885882 A JP17885882 A JP 17885882A JP 17885882 A JP17885882 A JP 17885882A JP S5968946 A JPS5968946 A JP S5968946A
- Authority
- JP
- Japan
- Prior art keywords
- region
- fuse
- wiring
- area
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ＋ 発明の技術分野
不発明は半導体装置に係シ、特に冗長回路を有する半導
体装置に於ける通電溶断型フユーズ配組の構造に関する
。
体装置に於ける通電溶断型フユーズ配組の構造に関する
。
［ｂｌ 技術の背景
ＬＳＩなど高集積度の半導体集積回路装置（ＩＣ）に於
ては、同一半導体基板上に予めメイン回路と冗長回路全
併設して８き、メイン回路部に不良が発生した場合、冗
長回路部を選択的に使用して集積口％ ｋ、 ４苛成す
ることにより歩留まりの向上が図らハ、る。そしてこの
際不必要な冗畏回路若しくはメイン回路の切り離しは、
これら回路の基部に接続されているフユーズ配線全切断
することによってなされる。
ては、同一半導体基板上に予めメイン回路と冗長回路全
併設して８き、メイン回路部に不良が発生した場合、冗
長回路部を選択的に使用して集積口％ ｋ、 ４苛成す
ることにより歩留まりの向上が図らハ、る。そしてこの
際不必要な冗畏回路若しくはメイン回路の切り離しは、
これら回路の基部に接続されているフユーズ配線全切断
することによってなされる。
フユーズ配縁の切断方式には通電溶断方式とエネルキー
紛焼去万式とがあり、本発明は通電溶断方式に於けるフ
ユーズ配肪構造の改良に関するものである。
紛焼去万式とがあり、本発明は通電溶断方式に於けるフ
ユーズ配肪構造の改良に関するものである。
（ｃｌ 従来技術と問題点
通電溶断方式のフユーズ配縁の材料には主として多結晶
シリコン（Ｓｔ）が用いられ、フユーズ部の構造は従来
第１図に示す透視平面図（イ）及び断面図（ロ）のよう
に、半導体基板１上に形成された１〔μ隅〕程度の一様
な厚さｔ−有する二酸化シリコン（Ｓｉｎり絶縁膜２上
に、１．５〔μｍ〕程度の一定の幅（旬、０．４〔μｍ
〕程度の一様な厚さくｔ）？有し、且つ１０〔μｍ〕程
度の長で山會有する機能領域を持つ多結晶Ｓｉミツユー
ズ配線が配設され、該多結晶Ｓｉフユーズ配線３の機能
領域全線く両端部が２〜３〔μｍ〕程度の幅？有するア
ルミニウム（Ａ、ｌ’）配ａ４及び４′に埋設接続され
て３す、これら領域の上部が２〔μｍ〕程度の厚さを有
するυん珪酸ガラス（ＰＳＧ）表面保護（カバー〕膜５
で覆われてなっていた。
シリコン（Ｓｔ）が用いられ、フユーズ部の構造は従来
第１図に示す透視平面図（イ）及び断面図（ロ）のよう
に、半導体基板１上に形成された１〔μ隅〕程度の一様
な厚さｔ−有する二酸化シリコン（Ｓｉｎり絶縁膜２上
に、１．５〔μｍ〕程度の一定の幅（旬、０．４〔μｍ
〕程度の一様な厚さくｔ）？有し、且つ１０〔μｍ〕程
度の長で山會有する機能領域を持つ多結晶Ｓｉミツユー
ズ配線が配設され、該多結晶Ｓｉフユーズ配線３の機能
領域全線く両端部が２〜３〔μｍ〕程度の幅？有するア
ルミニウム（Ａ、ｌ’）配ａ４及び４′に埋設接続され
て３す、これら領域の上部が２〔μｍ〕程度の厚さを有
するυん珪酸ガラス（ＰＳＧ）表面保護（カバー〕膜５
で覆われてなっていた。
しかしながら、上記のような従来構造に於ては、溶断に
際して、フユーズ配線３の広い面積？有する機能郡全体
ｆ Ｓ ｉの溶融温度以上に昇温せしめねばならないた
めに、高い溶断電圧と大きな溶断電流が必要になるとい
う問題があった。
際して、フユーズ配線３の広い面積？有する機能郡全体
ｆ Ｓ ｉの溶融温度以上に昇温せしめねばならないた
めに、高い溶断電圧と大きな溶断電流が必要になるとい
う問題があった。
又溶断に際して、広い面積會有するフユーズ６肪３の機
能部から放出される大きな熱エイルギーによって、該フ
ーーズ機能部上のＰＳＧカバー膜５が爆発的に数千し、
フユーズ部上に大きな穴が形成されるために、カバーＰ
ＳＧ膜５の保僅効果が損ガわれ、ＩＣの信頼性が低下す
るという問題もあった。
能部から放出される大きな熱エイルギーによって、該フ
ーーズ機能部上のＰＳＧカバー膜５が爆発的に数千し、
フユーズ部上に大きな穴が形成されるために、カバーＰ
ＳＧ膜５の保僅効果が損ガわれ、ＩＣの信頼性が低下す
るという問題もあった。
（ｄｌ 発明の目的
不発明は、表面保護膜全破損させずに溶断することが可
能な通電溶断型のフユーズ配線構造を提供するものでｊ
５す、その主たる目的は冗長回路を有する半導体ＩＣの
信頼性を向上せしめることにある。
能な通電溶断型のフユーズ配線構造を提供するものでｊ
５す、その主たる目的は冗長回路を有する半導体ＩＣの
信頼性を向上せしめることにある。
（ｔ！１ 発明の構成
即ち本発明は半導体装置に於て、半導体基板上の絶縁膜
に選択的に台状領域？設け、該絶縁膜上に、前記台状領
域上？横切り且つ該台状領域上に他の領域により断面私
の小石い高抵抗の部分全有する通電溶断型の多結晶シリ
コン・フーーズ配線が配設嘔ねでなること？特徴とする
。
に選択的に台状領域？設け、該絶縁膜上に、前記台状領
域上？横切り且つ該台状領域上に他の領域により断面私
の小石い高抵抗の部分全有する通電溶断型の多結晶シリ
コン・フーーズ配線が配設嘔ねでなること？特徴とする
。
（ｆｌ 発明の火施例
以下本発明４実施例について、図？用いて詳細に説明す
る。
る。
第２図は本発明の半導体装置に於けるフユーズ部の一実
施例に於ける透視平面図（イ）及び断面図（ｑである。
施例に於ける透視平面図（イ）及び断面図（ｑである。
本発明全適用して形成した冗長回路？肩する半導体ＩＣ
に於けるフユーズ部は、半導体基板１１上の絶縁膜例え
ばフィールド酸化膜１２にフォト・エツチング技術音用
いて選択的に台状領域１３ヶ形成し、該フィールド酸化
膜１２上に前記台状領域１３上？横切シ且つ台状領域１
３上に一部、膜厚會薄（して他の領域より高抵抗に形成
した部分１４ｆｆｉ有する通電溶断型の多結晶シリコン
（Ｓり設 フーーズ配線１５が配線され、該フユーズ構造１５が前
記台状領域１３の周辺部に形成でれているフィールド酸
化膜１２の凹部１６上に於て、メイン回路成るいは冗長
回路の基部に当たるアルミニウム（Ａ１）配線１７ 、
１７’間に挿入接続され、これら領域上が他の領域と共
に厚さ２〔μｍ〕程度のカバーＰＳＧ膜１８によって覆
われてなっている。
に於けるフユーズ部は、半導体基板１１上の絶縁膜例え
ばフィールド酸化膜１２にフォト・エツチング技術音用
いて選択的に台状領域１３ヶ形成し、該フィールド酸化
膜１２上に前記台状領域１３上？横切シ且つ台状領域１
３上に一部、膜厚會薄（して他の領域より高抵抗に形成
した部分１４ｆｆｉ有する通電溶断型の多結晶シリコン
（Ｓり設 フーーズ配線１５が配線され、該フユーズ構造１５が前
記台状領域１３の周辺部に形成でれているフィールド酸
化膜１２の凹部１６上に於て、メイン回路成るいは冗長
回路の基部に当たるアルミニウム（Ａ１）配線１７ 、
１７’間に挿入接続され、これら領域上が他の領域と共
に厚さ２〔μｍ〕程度のカバーＰＳＧ膜１８によって覆
われてなっている。
なお上記フユーズ部に於けるフィールド酸化膜１２上の
台状領域１３は、フォト・エツチング技術音用いてフィ
ールド酸化膜に選択的に四部１６全形成するこ古によシ
幅（Ｗ）６（μｍ〕程度に作られ、例えばフィールド酸
化膜１３の厚さが１いｍ〕程度の場合、凹部１６の底に
厚さくｈつ０．３〔μｎｌ〕程度のフィールド酸化膜１
２全残丁必要があること全考慮すると、その高さ［ｈｌ
は０．７〔μｍ〕程度となる。
台状領域１３は、フォト・エツチング技術音用いてフィ
ールド酸化膜に選択的に四部１６全形成するこ古によシ
幅（Ｗ）６（μｍ〕程度に作られ、例えばフィールド酸
化膜１３の厚さが１いｍ〕程度の場合、凹部１６の底に
厚さくｈつ０．３〔μｎｌ〕程度のフィールド酸化膜１
２全残丁必要があること全考慮すると、その高さ［ｈｌ
は０．７〔μｍ〕程度となる。
又多結晶Ｓ＋フーーズ配線１５は化学気相成長。
バクーンニンク、不純物イオン注入工程７経てゲート４
極等と同時に、例えは厚さくｔ＋０．４［μｎｔ〕。
極等と同時に、例えは厚さくｔ＋０．４［μｎｔ〕。
機能部σ）幅（町）１．Ｓ（８ｍ３．機能部の長さ山１
０〔μｍ〕、比抵抗１０ ”（Ω−儂〕程度に形成さ
れる。又該フユーズ構造ｔ５に於ける前記台状領域１３
上の高抵抗部１４は選択エツチング技術により、例えば
長さく１’）２〔μｍ〕程度の領域ｉｏ、２［：μｍ〕
程度の厚さくｔ′）ＶＣ薄くすることによって形成嘔れ
る。
０〔μｍ〕、比抵抗１０ ”（Ω−儂〕程度に形成さ
れる。又該フユーズ構造ｔ５に於ける前記台状領域１３
上の高抵抗部１４は選択エツチング技術により、例えば
長さく１’）２〔μｍ〕程度の領域ｉｏ、２［：μｍ〕
程度の厚さくｔ′）ＶＣ薄くすることによって形成嘔れ
る。
なお上記高抵抗部工４は、不災施例のように多結晶Ｓｉ
ミツユーズΩ１５の厚さを局部的に薄くする方法の外に
、その幅を局部的に狭くする方法、成るいはこれらの方
法の組み合わせによって形成するＣともできる。
ミツユーズΩ１５の厚さを局部的に薄くする方法の外に
、その幅を局部的に狭くする方法、成るいはこれらの方
法の組み合わせによって形成するＣともできる。
又該高抵抗部１４の抵抗値の上限は、回路機能に悪影響
を及ぼさない値に制限される。そして又溶断の確実性全
考慮した場合、その長石（１′）は上記２〔μｍ〕程度
が下限となる。
を及ぼさない値に制限される。そして又溶断の確実性全
考慮した場合、その長石（１′）は上記２〔μｍ〕程度
が下限となる。
Claims (1)
- 半導体基板上の絶縁膜に選択的に台状領域上膜け、該絶
縁膜上に、前記台状領域上？横切フ且つ該台状領域上に
他の領域より断面積の小さい高抵抗の部分盆有する通電
溶断型の多結晶シリコン・フユーズ配組が配設されてな
ること？特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17885882A JPS5968946A (ja) | 1982-10-12 | 1982-10-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17885882A JPS5968946A (ja) | 1982-10-12 | 1982-10-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968946A true JPS5968946A (ja) | 1984-04-19 |
| JPH0479137B2 JPH0479137B2 (ja) | 1992-12-15 |
Family
ID=16055911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17885882A Granted JPS5968946A (ja) | 1982-10-12 | 1982-10-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146969U (ja) * | 1983-03-23 | 1984-10-01 | 日本電気株式会社 | 半導体装置 |
| JPS6334952A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置内の回路選択用ヒユ−ズ |
-
1982
- 1982-10-12 JP JP17885882A patent/JPS5968946A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146969U (ja) * | 1983-03-23 | 1984-10-01 | 日本電気株式会社 | 半導体装置 |
| JPH0132363Y2 (ja) * | 1983-03-23 | 1989-10-03 | ||
| JPS6334952A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置内の回路選択用ヒユ−ズ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479137B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
| US6633055B2 (en) | Electronic fuse structure and method of manufacturing | |
| EP0177692B1 (en) | Protection device in an integrated circuit | |
| JP3048885B2 (ja) | 集積回路中の埋め込み半導体ヒューズ構造およびその形成方法 | |
| EP0128675A1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US3343255A (en) | Structures for semiconductor integrated circuits and methods of forming them | |
| GB2075751A (en) | Programmable semiconductor devices and their manufacture | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| KR900002084B1 (ko) | 반도체장치 | |
| JP2828597B2 (ja) | プログラム可能なアンチヒューズ素子およびその製造方法 | |
| JPS58153297A (ja) | メモリ用ｉｃのヒユ−ズ | |
| JPS5968946A (ja) | 半導体装置 | |
| JP2002324903A (ja) | Ｓｏｉデバイスのプラズマ・チャージング損傷を最小化する構造および方法 | |
| US9548270B2 (en) | Electrical fuse with metal line migration | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS58197874A (ja) | 半導体装置およびその製法 | |
| JPS58222574A (ja) | 半導体装置およびその製造方法 | |
| EP0035793B2 (en) | Semiconductor integrated circuit device | |
| JP2763877B2 (ja) | 半導体集積回路装置 | |
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JPH0256815B2 (ja) | ||
| JPS5984574A (ja) | 半導体装置 | |
| JPH0235719A (ja) | 半導体装置の製造方法 | |
| KR0139372B1 (ko) | 반도체장치 | |
| JPH0235769A (ja) | 半導体装置 |