JP2824397B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2824397B2 JP2824397B2 JP25454294A JP25454294A JP2824397B2 JP 2824397 B2 JP2824397 B2 JP 2824397B2 JP 25454294 A JP25454294 A JP 25454294A JP 25454294 A JP25454294 A JP 25454294A JP 2824397 B2 JP2824397 B2 JP 2824397B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- junction
- region
- variable capacitance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電破壊に対して強い
耐性を有する可変容量ダイオード装置等の半導体装置の
製造方法に関するものである。
耐性を有する可変容量ダイオード装置等の半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】静電破壊に対して強い耐性を有する可変
容量ダイオード装置の構成は、例えば同じ発明者によっ
て考案された特願平３−３２５２２７号に開示されてい
る。この可変容量ダイオード装置は図８の断面図に示さ
れるように、半導体基板１上のエピタキシャル層２内の
第２拡散層５と第３拡散層６によってＰＮ接合Ｊ１が形
成されている。このＰＮ接合Ｊ１は、可変容量ダイオー
ドを構成する主要な接合であるが、拡散層６の平面積を
拡散層５よりも広くしてあり、拡散層６とエピタキシャ
ル層２による横方向のＰＮ接合Ｊ０が形成されている。
また、この可変容量ダイオードが構成される領域から離
れたエピタキシャル層２内には、第１拡散層４が形成さ
れている。７は、拡散層６に接触する電極、３は酸化膜
である。
容量ダイオード装置の構成は、例えば同じ発明者によっ
て考案された特願平３−３２５２２７号に開示されてい
る。この可変容量ダイオード装置は図８の断面図に示さ
れるように、半導体基板１上のエピタキシャル層２内の
第２拡散層５と第３拡散層６によってＰＮ接合Ｊ１が形
成されている。このＰＮ接合Ｊ１は、可変容量ダイオー
ドを構成する主要な接合であるが、拡散層６の平面積を
拡散層５よりも広くしてあり、拡散層６とエピタキシャ
ル層２による横方向のＰＮ接合Ｊ０が形成されている。
また、この可変容量ダイオードが構成される領域から離
れたエピタキシャル層２内には、第１拡散層４が形成さ
れている。７は、拡散層６に接触する電極、３は酸化膜
である。
【０００３】このように構成された可変容量ダイオード
装置は、ＰＮ接合Ｊ１、Ｊ０に静電気のような異常に高
い電圧が加わると、ＰＮ接合Ｊ１近傍の空乏層が半導体
基板１まで広がる前にＰＮ接合Ｊ０近傍の空乏層が拡散
層４まで広がるようにしてある。つまり、ＰＮ接合Ｊ０
のブレークダウン電圧をＰＮ接合Ｊ１に比較して低くし
てあり、ＰＮ接合Ｊ１がブレークダウンする前にＰＮ接
合Ｊ０がブレークダウンする。なお、図９は平面図を示
す。静電破壊に対して強い耐性を示すこのような可変容
量ダイオード装置では、ＰＮ接合Ｊ０と拡散層４間の距
離Ｗを正確に設定して、ＰＮ接合Ｊ０のブレークダウン
電圧を決めることが必要である。距離Ｗが大きくなれば
ＰＮ接合Ｊ１が静電破壊を生じやすくなり、小さくなれ
ばＰＮ接合Ｊ０が小さな電圧でブレークダウンを生じる
から可変容量ダイオードの容量の可変範囲を広くできな
い。しかし、設計時には距離Ｗを正確に設定できても、
従来の製造方法ではこの距離Ｗがばらつきやすい。
装置は、ＰＮ接合Ｊ１、Ｊ０に静電気のような異常に高
い電圧が加わると、ＰＮ接合Ｊ１近傍の空乏層が半導体
基板１まで広がる前にＰＮ接合Ｊ０近傍の空乏層が拡散
層４まで広がるようにしてある。つまり、ＰＮ接合Ｊ０
のブレークダウン電圧をＰＮ接合Ｊ１に比較して低くし
てあり、ＰＮ接合Ｊ１がブレークダウンする前にＰＮ接
合Ｊ０がブレークダウンする。なお、図９は平面図を示
す。静電破壊に対して強い耐性を示すこのような可変容
量ダイオード装置では、ＰＮ接合Ｊ０と拡散層４間の距
離Ｗを正確に設定して、ＰＮ接合Ｊ０のブレークダウン
電圧を決めることが必要である。距離Ｗが大きくなれば
ＰＮ接合Ｊ１が静電破壊を生じやすくなり、小さくなれ
ばＰＮ接合Ｊ０が小さな電圧でブレークダウンを生じる
から可変容量ダイオードの容量の可変範囲を広くできな
い。しかし、設計時には距離Ｗを正確に設定できても、
従来の製造方法ではこの距離Ｗがばらつきやすい。
【０００４】図１０から図１３までは、従来のこの種の
可変容量ダイオード装置の製造方法を示す断面図であ
る。図１０のように、エピタキシャル層２に第１拡散層
４を形成した後に、可変容量ダイオードのＰＮ接合を形
成する領域８を除くエピタキシャル層２の表面に酸化膜
３を形成する。そして、図１１のように、領域８だけに
第２拡散層５を形成する。次に、図１２のように領域８
の周囲の酸化膜３の一部をフッ化水素により除去し、領
域８の平面積を広くする。図１３のように、この広くな
った領域８に第３拡散層６を形成することにより、可変
容量ダイオードのＰＮ接合が形成される。その後、電極
７を形成することにより、静電破壊防止用の第１拡散層
４を含む可変容量ダイオード装置が完成する。
可変容量ダイオード装置の製造方法を示す断面図であ
る。図１０のように、エピタキシャル層２に第１拡散層
４を形成した後に、可変容量ダイオードのＰＮ接合を形
成する領域８を除くエピタキシャル層２の表面に酸化膜
３を形成する。そして、図１１のように、領域８だけに
第２拡散層５を形成する。次に、図１２のように領域８
の周囲の酸化膜３の一部をフッ化水素により除去し、領
域８の平面積を広くする。図１３のように、この広くな
った領域８に第３拡散層６を形成することにより、可変
容量ダイオードのＰＮ接合が形成される。その後、電極
７を形成することにより、静電破壊防止用の第１拡散層
４を含む可変容量ダイオード装置が完成する。
【０００５】このような従来の製造方法では、第２拡散
層５より平面積の広い第３拡散層６を形成する場合に、
領域８の平面積を広げるために酸化膜３の一部を除去す
るので、その際のマスク合わせの位置ずれにより領域８
を囲む酸化膜３の端９の位置が変動しやすい。このため
に、新たな酸化膜３をマスクとして形成される第３拡散
層６の平面的な位置が定まりにくいので、第３拡散層６
とエピタキシャル層２間のＰＮ接合Ｊ０の位置と共に距
離Ｗもばらつく。したがって、ＰＮ接合Ｊ０のブレーク
ダウン電圧が変動し、可変容量ダイオード装置の特性が
変動するばかりでなく、距離Ｗのばらつきを考慮してダ
イオード装置全体の占める面積を広くする必要がある。
これは、同じウエハで得られるダイオード装置の数が少
なくなるので、製造原価の見地からも望ましくない。
層５より平面積の広い第３拡散層６を形成する場合に、
領域８の平面積を広げるために酸化膜３の一部を除去す
るので、その際のマスク合わせの位置ずれにより領域８
を囲む酸化膜３の端９の位置が変動しやすい。このため
に、新たな酸化膜３をマスクとして形成される第３拡散
層６の平面的な位置が定まりにくいので、第３拡散層６
とエピタキシャル層２間のＰＮ接合Ｊ０の位置と共に距
離Ｗもばらつく。したがって、ＰＮ接合Ｊ０のブレーク
ダウン電圧が変動し、可変容量ダイオード装置の特性が
変動するばかりでなく、距離Ｗのばらつきを考慮してダ
イオード装置全体の占める面積を広くする必要がある。
これは、同じウエハで得られるダイオード装置の数が少
なくなるので、製造原価の見地からも望ましくない。
【０００６】
【発明が解決しようとする課題】本発明の課題は、前記
した可変容量ダイオード装置のような半導体装置の横方
向のＰＮ接合と第１拡散層間の距離Ｗのばらつきを小さ
くし、静電破壊に対する耐性を強くするとともに、安定
した特性を得ることにある。また、距離Ｗのばらつきを
小さくすることにより、同じウエハに形成される半導体
装置を多くし、製造原価を下げることにある。
した可変容量ダイオード装置のような半導体装置の横方
向のＰＮ接合と第１拡散層間の距離Ｗのばらつきを小さ
くし、静電破壊に対する耐性を強くするとともに、安定
した特性を得ることにある。また、距離Ｗのばらつきを
小さくすることにより、同じウエハに形成される半導体
装置を多くし、製造原価を下げることにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１導電形のエピタキシャル層内に形成され
た同じ導電形の第１拡散層並びに該第１拡散層からエピ
タキシャル層表面に沿って離間して形成された第１導電
形の第２拡散層と第２導電形の第３拡散層によるＰＮ接
合を有する半導体装置の製造方法において、ＰＮ接合の
形成される領域を囲むエピタキシャル層表面に絶縁膜を
形成し、さらに該領域を囲む絶縁膜の内側に接しながら
第２拡散層を設ける輪郭に延在するフオト・レジスト膜
を形成し、絶縁膜とフオト・レジスト膜をマスクとして
第２拡散層を該領域に形成し、次にフオト・レジスト膜
を除去して絶縁膜をマスクとして第２拡散層を被う第３
拡散層を該領域に形成することを特徴とする。
造方法は、第１導電形のエピタキシャル層内に形成され
た同じ導電形の第１拡散層並びに該第１拡散層からエピ
タキシャル層表面に沿って離間して形成された第１導電
形の第２拡散層と第２導電形の第３拡散層によるＰＮ接
合を有する半導体装置の製造方法において、ＰＮ接合の
形成される領域を囲むエピタキシャル層表面に絶縁膜を
形成し、さらに該領域を囲む絶縁膜の内側に接しながら
第２拡散層を設ける輪郭に延在するフオト・レジスト膜
を形成し、絶縁膜とフオト・レジスト膜をマスクとして
第２拡散層を該領域に形成し、次にフオト・レジスト膜
を除去して絶縁膜をマスクとして第２拡散層を被う第３
拡散層を該領域に形成することを特徴とする。
【０００８】
【作用】ＰＮ接合が形成されるエピタキシャル層の領域
において、下側の第２拡散層は酸化膜のような絶縁膜と
フオト・レジスト膜をマスクとして形成し、次に第２拡
散層に比較して平面積の広い第３拡散層はフオト・レジ
スト膜を除去して絶縁膜をマスクとして形成される。
において、下側の第２拡散層は酸化膜のような絶縁膜と
フオト・レジスト膜をマスクとして形成し、次に第２拡
散層に比較して平面積の広い第３拡散層はフオト・レジ
スト膜を除去して絶縁膜をマスクとして形成される。
【０００９】
【実施例】以下、本発明の半導体装置の製造方法の実施
例を可変容量ダイオード装置を例にとり、図１から図５
までを参照しながら説明する。なお、図８から図１３ま
でと同一部分は同じ符号を付与してある。図１におい
て、Ｎ導電形のシリコンからなる半導体基板１上には同
じ導電形の高比抵抗のエピタキシャル層２が形成されて
おり、エピタキシャル層２内にはＮ導電形の低比抵抗の
第１拡散層４を形成してある。そして、第１拡散層４か
ら可変容量ダイオードのＰＮ接合が形成されるエピタキ
シャル層２の領域８までの間を含む領域８を平面的に囲
むエピタキシャル層２の表面に２酸化珪素のような酸化
膜３を形成する。
例を可変容量ダイオード装置を例にとり、図１から図５
までを参照しながら説明する。なお、図８から図１３ま
でと同一部分は同じ符号を付与してある。図１におい
て、Ｎ導電形のシリコンからなる半導体基板１上には同
じ導電形の高比抵抗のエピタキシャル層２が形成されて
おり、エピタキシャル層２内にはＮ導電形の低比抵抗の
第１拡散層４を形成してある。そして、第１拡散層４か
ら可変容量ダイオードのＰＮ接合が形成されるエピタキ
シャル層２の領域８までの間を含む領域８を平面的に囲
むエピタキシャル層２の表面に２酸化珪素のような酸化
膜３を形成する。
【００１０】図２のように、領域８を平面的に囲む酸化
膜３の内側に接しながら第２拡散層５が設けられる範囲
を確定するように延在するフオト・レジスト膜１０を形
成する。なお、図６は図２に対応する平面図である。そ
して、図３に示すように、酸化膜３とフオト・レジスト
膜１０をマスクとして、領域８にＮ導電形の低比抵抗の
第２拡散層５を形成する。次に、図４のようにフオト・
レジスト膜１０を除去し、領域８を図１の状態まで広げ
る。そして、図５のように酸化膜３をマスクとしてＰ導
電形のいっそう低比抵抗の第３拡散層６を第２拡散層５
を被って形成する。さらに、第３拡散層６に接触する電
極７を形成することにより、静電破壊防止用の第１拡散
層４を含む可変容量ダイオード装置が完成する。
膜３の内側に接しながら第２拡散層５が設けられる範囲
を確定するように延在するフオト・レジスト膜１０を形
成する。なお、図６は図２に対応する平面図である。そ
して、図３に示すように、酸化膜３とフオト・レジスト
膜１０をマスクとして、領域８にＮ導電形の低比抵抗の
第２拡散層５を形成する。次に、図４のようにフオト・
レジスト膜１０を除去し、領域８を図１の状態まで広げ
る。そして、図５のように酸化膜３をマスクとしてＰ導
電形のいっそう低比抵抗の第３拡散層６を第２拡散層５
を被って形成する。さらに、第３拡散層６に接触する電
極７を形成することにより、静電破壊防止用の第１拡散
層４を含む可変容量ダイオード装置が完成する。
【００１１】なお、これらの製造工程における個々の技
術は、一般的な技術を用いればよく特に説明を要しない
であろう。また、エピタキシャル層２の表面に形成され
た酸化膜３の代わりに窒化膜を用いる場合もあり、この
膜はエピタキシャル層２を気体と化合させて形成される
絶縁膜であればよい。図７には、別の可変容量ダイオー
ド装置の製造途中の平面図を示してある。この可変容量
ダイオード装置は、第１拡散層４１が領域８を平面的に
囲むように形成されている。フオト・レジスト膜１０を
形成した段階の平面図であり、図１から図６までに示し
た実施例における図６に対応する図である。第１拡散層
の形状にかかわらず本発明の製造方法を応用できること
は明らかである。
術は、一般的な技術を用いればよく特に説明を要しない
であろう。また、エピタキシャル層２の表面に形成され
た酸化膜３の代わりに窒化膜を用いる場合もあり、この
膜はエピタキシャル層２を気体と化合させて形成される
絶縁膜であればよい。図７には、別の可変容量ダイオー
ド装置の製造途中の平面図を示してある。この可変容量
ダイオード装置は、第１拡散層４１が領域８を平面的に
囲むように形成されている。フオト・レジスト膜１０を
形成した段階の平面図であり、図１から図６までに示し
た実施例における図６に対応する図である。第１拡散層
の形状にかかわらず本発明の製造方法を応用できること
は明らかである。
【００１２】このような本発明の製造方法は、Ｐ導電形
の第３拡散層６を形成する場合に、従来のように酸化膜
３の一部を除去して領域８を広げる必要がなく、フオト
・レジスト膜１０を除くだけでよい。領域８を囲む酸化
膜３の端１１の位置は、図１において該領域８を囲んで
形成したままの状態が変化しない。フオト・レジスト膜
１０は酸化膜３に比較して容易に除去できる。そして、
酸化膜３の一部を除去し、その除去された後の酸化膜３
をマスクとし使用することによって従来生じた第３拡散
層６の位置の変動がないので、第３拡散層６とエピタキ
シャル層２による横方向のＰＮ接合Ｊ０の位置も変動し
ない。したがって、静電破壊防止用の第１拡散層４とＰ
Ｎ接合Ｊ０間の距離Ｗのばらつきも小さくなる。そし
て、静電破壊に対する耐性を強くできると共に、可変容
量ダイオード装置の特性を安定にできる。
の第３拡散層６を形成する場合に、従来のように酸化膜
３の一部を除去して領域８を広げる必要がなく、フオト
・レジスト膜１０を除くだけでよい。領域８を囲む酸化
膜３の端１１の位置は、図１において該領域８を囲んで
形成したままの状態が変化しない。フオト・レジスト膜
１０は酸化膜３に比較して容易に除去できる。そして、
酸化膜３の一部を除去し、その除去された後の酸化膜３
をマスクとし使用することによって従来生じた第３拡散
層６の位置の変動がないので、第３拡散層６とエピタキ
シャル層２による横方向のＰＮ接合Ｊ０の位置も変動し
ない。したがって、静電破壊防止用の第１拡散層４とＰ
Ｎ接合Ｊ０間の距離Ｗのばらつきも小さくなる。そし
て、静電破壊に対する耐性を強くできると共に、可変容
量ダイオード装置の特性を安定にできる。
【００１３】また、距離Ｗのばらつきを小さくできるこ
とにより、同じウエハに形成される半導体装置を多くで
き、その製造原価を下げることができる。半導体装置と
しては、可変容量ダイオード装置を用いて説明したが、
類似の構成の半導体装置にも応用できる。なお、フオト
・レジスト膜１０を形成する際に、その位置が変動すれ
ば、第２拡散層５の平面的な位置も変動する。しかし、
第２拡散層５の位置が第３拡散層６よりも平面的に外側
に出るまでは至らないし、可変容量ダイオードの主要な
ＰＮ接合Ｊ１の面積が変わることもない。したがって、
従来の製造方法に比較してフオト・レジスト膜１０を形
成する工程が加わっても、静電破壊に対する耐性を含め
た可変容量ダイオード装置の特性がばらつくことはな
い。
とにより、同じウエハに形成される半導体装置を多くで
き、その製造原価を下げることができる。半導体装置と
しては、可変容量ダイオード装置を用いて説明したが、
類似の構成の半導体装置にも応用できる。なお、フオト
・レジスト膜１０を形成する際に、その位置が変動すれ
ば、第２拡散層５の平面的な位置も変動する。しかし、
第２拡散層５の位置が第３拡散層６よりも平面的に外側
に出るまでは至らないし、可変容量ダイオードの主要な
ＰＮ接合Ｊ１の面積が変わることもない。したがって、
従来の製造方法に比較してフオト・レジスト膜１０を形
成する工程が加わっても、静電破壊に対する耐性を含め
た可変容量ダイオード装置の特性がばらつくことはな
い。
【００１４】
【発明の効果】以上述べたように本発明の半導体装置の
製造方法は、ＰＮ接合の形成される領域で平面積の狭い
第２拡散層を形成する場合には絶縁膜とその内側のフオ
ト・レジスト膜をマスクとして形成し、平面積の広い第
３拡散層を形成する場合には、フオト・レジスト膜を除
去して絶縁膜をマスクとして形成するものである。第３
拡散層とエピタキシャル層で形成される横方向のＰＮ接
合と、該ＰＮ接合から離間して形成してある第１拡散層
間の距離のばらつきを小さくできる。半導体装置が可変
容量ダイオード装置の場合は、静電破壊に対する耐性を
強くできるし、その耐性を含めた可変容量ダイオード装
置の特性を安定化できる。また、該距離のばらつきを小
さくできることにより、一つの可変容量ダイオード装置
に必要な面積を狭くでき、同じウエハに形成される可変
容量ダイオード装置の数を多くできるので製造原価を低
くできる利点がある。本発明は、前記した可変容量ダイ
オード装置ばかりでなく、第１拡散層と第３拡散層およ
びエピタキシャル層のＰＮ接合間の距離のばらつきを小
さくするための半導体装置の製造方法として広い応用範
囲を有する。
製造方法は、ＰＮ接合の形成される領域で平面積の狭い
第２拡散層を形成する場合には絶縁膜とその内側のフオ
ト・レジスト膜をマスクとして形成し、平面積の広い第
３拡散層を形成する場合には、フオト・レジスト膜を除
去して絶縁膜をマスクとして形成するものである。第３
拡散層とエピタキシャル層で形成される横方向のＰＮ接
合と、該ＰＮ接合から離間して形成してある第１拡散層
間の距離のばらつきを小さくできる。半導体装置が可変
容量ダイオード装置の場合は、静電破壊に対する耐性を
強くできるし、その耐性を含めた可変容量ダイオード装
置の特性を安定化できる。また、該距離のばらつきを小
さくできることにより、一つの可変容量ダイオード装置
に必要な面積を狭くでき、同じウエハに形成される可変
容量ダイオード装置の数を多くできるので製造原価を低
くできる利点がある。本発明は、前記した可変容量ダイ
オード装置ばかりでなく、第１拡散層と第３拡散層およ
びエピタキシャル層のＰＮ接合間の距離のばらつきを小
さくするための半導体装置の製造方法として広い応用範
囲を有する。
【図１】 本発明の半導体装置の製造方法の実施例を
示す断面図である。
示す断面図である。
【図２】 同、断面図である。
【図３】 同、断面図である。
【図４】 同、断面図である。
【図５】 同、断面図である。
【図６】 図２に対応する平面図である。
【図７】 本発明の半導体装置の製造方法を用い得る
別の半導体装置の平面図でる。
別の半導体装置の平面図でる。
【図８】 本発明の半導体装置の製造方法を用い得る
半導体装置の断面図である。
半導体装置の断面図である。
【図９】 図８の平面図である。
【図１０】 従来の半導体装置の製造方法を示す断面図
である。
である。
【図１１】 同、断面図である。
【図１２】 同、断面図である。
【図１３】 同、断面図である。
４ 第１拡散層 ５ 第２拡散層 ６ 第３拡散層 Ｊ０ ＰＮ接合 Ｊ１ ＰＮ接合
Claims (2)
- 【請求項１】 第１導電形のエピタキシャル層内に形成
された同じ導電形の第１拡散層並びに該第１拡散層から
エピタキシャル層表面に沿って離間して形成された第１
導電形の第２拡散層と第２導電形の第３拡散層によるＰ
Ｎ接合を有する半導体装置の製造方法において、ＰＮ接
合の形成される領域を囲むエピタキシャル層表面に絶縁
膜を形成し、さらに該領域を囲む絶縁膜の内側に接しな
がら第２拡散層を設ける輪郭に延在するフオト・レジス
ト膜を形成し、絶縁膜とフオト・レジスト膜をマスクと
して第２拡散層を該領域に形成し、次にフオト・レジス
ト膜を除去して絶縁膜をマスクとして第２拡散層を被う
第３拡散層を該領域に形成することを特徴とする半導体
装置の製造方法。 - 【請求項２】 該ＰＮ接合が可変容量ダイオードを構成
する請求項１の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25454294A JP2824397B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25454294A JP2824397B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897443A JPH0897443A (ja) | 1996-04-12 |
| JP2824397B2 true JP2824397B2 (ja) | 1998-11-11 |
Family
ID=17266496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25454294A Expired - Lifetime JP2824397B2 (ja) | 1994-09-22 | 1994-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824397B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442542C (zh) * | 2003-12-15 | 2008-12-10 | 松下电器产业株式会社 | 制造可变电容二极管的方法及可变电容二极管 |
-
1994
- 1994-09-22 JP JP25454294A patent/JP2824397B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897443A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000114463A (ja) | 半導体装置 | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| JP2824397B2 (ja) | 半導体装置の製造方法 | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US3874915A (en) | Silicon nitride on silicon oxide coatings for semiconductor devices | |
| US6890826B2 (en) | Method of making bipolar transistor with integrated base contact and field plate | |
| US20050077631A1 (en) | Semiconductor device | |
| JPH09289304A (ja) | 半導体装置 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| KR100498855B1 (ko) | 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법 | |
| KR0168119B1 (ko) | 반도체 소자 제조방법 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH07221330A (ja) | 可変容量ダイオード | |
| US6593179B2 (en) | Method of manufacturing a semiconductor device | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH0575026A (ja) | 抵抗素子の製造方法 | |
| CN120187080A (zh) | 台面晶体管及其制作方法 | |
| JPH0258367A (ja) | 半導体装置 | |
| KR100226256B1 (ko) | 반도체 디바이스의 소자 분리 방법 | |
| JPS61172347A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0316177A (ja) | 半導体装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH06163565A (ja) | トランジスタ素子 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |