JPH09289304A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09289304A
JPH09289304A JP9847596A JP9847596A JPH09289304A JP H09289304 A JPH09289304 A JP H09289304A JP 9847596 A JP9847596 A JP 9847596A JP 9847596 A JP9847596 A JP 9847596A JP H09289304 A JPH09289304 A JP H09289304A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
diffusion region
insulating layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9847596A
Other languages
English (en)
Inventor
Shinya Imoto
晋也 井元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9847596A priority Critical patent/JPH09289304A/ja
Publication of JPH09289304A publication Critical patent/JPH09289304A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 半導体装置におけるPN接合の耐圧を上げる
ための、PN接合上に設けられるフィールドプレート電
極の新しい構造を提供する。 【解決手段】 半導体基板に形成されたPN接合上の2
層の絶縁層間に部分的に導電層を設けることにより、フ
ィールドプレート電極と半導体基板との間の距離を段階
的及び/又は連続的に変化させて、フィールドプレート
電極端近傍の電界集中が生じ易い領域での電界集中を緩
和させるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に高電圧バイアス及び高電界状態になる高集積化
半導体装置に関する。
【0002】
【従来の技術】従来、高耐圧半導体装置において、高電
圧が印加される拡散領域と接続されるか、或いはこの拡
散領域と近い値の電位をもつ領域に接続される電極は、
PN接合上に絶縁層を介してPN接合より広い領域を覆
うように配置され、PN接合の耐圧を上げるようにされ
ている。この電極は、通常フィールドプレート電極と呼
ばれている。図6に一般的な高耐圧半導体装置の構造の
一部を示す。ここでは、N型半導体基板21中にP型拡
散領域22を設けることによりPN接合23が形成さ
れ、上記半導体基板21上に形成された表面絶縁層24
の上記拡散領域22上にコンタクトホール25を設け、
これにより上記拡散領域22と接続された電極たるフィ
ールドプレート電極26を上記表面絶縁層24上に形成
し、上記フィールドプレート電極26及び表面絶縁層2
4全体を覆う保護層27が形成されているという構造と
されている。また、上記P型拡散領域22と一定距離隔
てた半導体基板21表面にはN+型拡散領域28が設け
られ、これと接続する電極29が表面絶縁層24のコン
タクトホールを介して設けられている。このようなPN
接合23を有する半導体装置で、電極26,29間に逆
バイアス電圧を印加したとき、このPN接合23の境界
には、空乏層30(図7中破線で囲まれた領域)が形成
される。このとき、空乏層30の半導体基板21内に形
成された境界面30aと、空乏層30のP型拡散領域2
2内に形成された境界面30bとの間には、境界面30
aから境界面30bに向けて電界が発生する。この電界
は、半導体基板21の内部のみならず、半導体基板21
上の表面を越えて表面絶縁層24や保護層27にも及
ぶ。そこで、上記フィールドプレート電極26は、上記
PN接合23から広がる空乏層30(図6中破線で囲ま
れた領域)の広がりにくい半導体基板21表面での空乏
層の広がりを助長し、空乏層の表面部分での電界集中を
緩和するために、上記拡散領域22から上記PN接合を
越える領域へという広い面積にわたって形成されてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ようにフィールドプレート電極26を設けることにより
PN接合の耐圧は向上するが、上記フィールドプレート
電極26により強制的に電界を曲げるという構造のため
に、上記フィールドプレート電極26端下のA及びB地
点での電界集中が顕著になり、特にフィールドプレート
電極26端下の表面絶縁膜24の膜厚が薄い場合にはB
地点で表面絶縁層24の破壊が生じ易くなる。
【0004】上記表面絶縁層24の厚みを増せば上記B
地点での電界集中を緩和することができるが、絶縁層2
4を厚くするとコンタクトホールの形成が困難になった
りして微細化の妨げになるという弊害が生じるのであ
る。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板表面に形成される拡散領域と、上記半導体基
板上に形成される第1の絶縁層と、上記第1の絶縁層上
の、上記拡散領域内外に亘って形成される第1の導電層
と、上記第1の導電層上に形成される第2の絶縁層と、
上記拡散領域上から、拡散領域から遠ざかる方向へと上
記第1の導電層上を越えて延設され、その途中で上記第
2の絶縁層に設けられた貫通孔により上記第1の導電層
と接続される第2の導電層と、を備えることを特徴とす
る。
【0006】このように本発明では、拡散領域の境界面
上の第1と第2の絶縁層間に第1の導電層を部分的に形
成することになるから、半導体基板上全体の絶縁層の厚
みを比較的増大させることなく、上記拡散領域上に形成
される導電層と半導体基板との間に形成された絶縁層の
厚みを段階的及び/又は連続的に変化させることができ
導電層端での電界集中を緩和できるのである。
【0007】また、本発明の半導体装置において、上記
第1の絶縁層が、上記第1の導電層下に、厚さの異なる
部分を有するように形成してもよく、このようにするこ
とにより、上記拡散領域上に形成される導電層と半導体
基板との間の絶縁層の厚みを更に多様に変化し得るので
ある。更に、本発明は、上記第2の導電層を上記拡散領
域に電気的に接続される半導体装置を包含する。
【0008】また、本発明は、上記拡散領域内にこれと
反対導電型の拡散領域が形成され、上記第2の導電層が
この反対導電型の拡散領域と電気的に接続されている半
導体装置をも包含する。
【0009】
【発明の実施の形態】以下本発明の実施例を示し、本発
明の特徴とするところを詳細に説明するが、本発明がこ
れら実施例に限定されるものではない。図1は、第1の
実施例である半導体装置の要部を示す。尚、ここでは本
発明の特徴である要部を示し説明するが、本発明がこの
要部を含むもの、例えば高耐圧MOSFET等の高耐圧
半導体装置をはじめ半導体装置全般に広く適用できるこ
とは言うまでもない。
【0010】図1において、N型の半導体基板1の表面
にはP型の拡散領域2が形成されてPN接合3が形成さ
れており、この拡散領域2と所定距離隔てた半導体基板
1の表面には半導体基板1よりも不純物濃度の高いN+
型の拡散領域4が形成されている。半導体基板1の表面
には熱SiO2膜等の第1の絶縁層5が形成され、平面
視PN接合3の一部を覆うように第1の絶縁層5上にド
ープド多結晶シリコン等の第1の導電層6が形成され、
第1の絶縁層5及び第1の導電層6上にCVD−SiO
2、BPSG、PSG等の第2の絶縁層7が形成されて
第1の導電層6が第1及び第2の絶縁層5,7中に埋め
込まれている。そして、第1及び第2の絶縁層5,7に
設けられたコンタクトホールにより拡散領域2及び4の
それぞれに接続されるアルミニウム等の第2の導電層8
及び導電層9が形成されている。第2の導電層8(フィ
ールドプレート電極)はコンタクトホールから第2の絶
縁層7上を第1の導電層6を越えて形成され、その途中
において第2の絶縁層7に設けられた貫通孔10により
第1の導電層6と接続されている。
【0011】このような構成とすることにより、第1及
び第2の電極層6,8と半導体基板1との間の距離を、
PN接合3から、拡散領域2外へ遠ざかるにつれて
1、d2へと長くできる。従って、PN接合3の周辺に
空乏層11が形成され電界が生じた場合であっても、第
2の導電層8端での電界集中を緩和でき、PN接合及び
第2の導電層8端下の絶縁層での破壊電界強度を向上で
き、PN接合の理想的な耐圧に限りなく近づけることが
できる。、図2(a)〜(d)は、上記第1の実施例の
半導体装置の製造方法を説明するための図である。ま
ず、N型のシリコン基板1aの表面に不純物拡散用のマ
スクをパターニングし熱拡散によって、たとえばほう素
(B)及びリン(P)をそれぞれドーピングしてP型拡
散領域2a及びN+拡散領域4aを形成し、このN型の
シリコン基板1a上に、たとえば熱酸化によってSiO
2層5aを形成し、更にCVD法によるシラン(Si
4)の熱分解により多結晶シリコン層を形成しこれに
不純物をドープした後エッチングによりパターニングし
てドープド多結晶シリコン層6aを形成する(図2
(a)参照)。
【0012】次に、シリコン基板1a上にCVD法によ
りSiO2層7aを形成する(図2(b)参照)。そし
て、エッチングによりP型拡散領域2a、N+型拡散領
域4a及びドープド多結晶シリコン層6a上に開口を形
成する(図2(c)参照)。次に、配線材料としてアル
ミニウムをシリコン基板1a上全面に蒸着し、ホトレジ
スト加工によってフィールドプレート8a及び電極9a
を形成する(図2(d)参照)。そして、フィールドプ
レート電極8a及び電極9aを形成したシリコン基板1
a上に、保護層(図示しない)を形成する。具体的に
は、たとえばシラン(SiH4)とアンモニア(NH4
によるプラズマCVD法による窒化シリコンからなる保
護膜を形成する。斯くして図1に示す構成の半導体装置
が得られる。
【0013】以上、図1の構成について説明したが、本
発明は第1の実施例のような構成に限定されるものでは
なく、図3〜図5に本発明の別の実施例を示す。尚、こ
れら図面において、図1の構成と対応する部分には同一
の符号を付す。図3に示す第2の実施例では、半導体基
板1のP型の拡散領域2上に第1の絶縁層5を介して、
平面視で拡散領域2を覆うように第1の導電層6が設け
られている。また、第2の導電層8は、第1の導電層6
上の第2の絶縁層7に設けられた開口部10により第1
の導電層6と接続され、第2の絶縁層7上を平面視で第
1の導体層6を越えて形成されている。
【0014】図4に示す第3の実施例では、半導体基板
1上の第1の絶縁層5がP型の拡散領域2上に薄い部分
と厚い部分の2種類の厚みを有し、段部が形成されてい
る。この第1の絶縁層5の段部は、たとえば比較的厚い
熱酸化層を形成し拡散領域2上の部分を開口し、その後
熱酸化して薄い酸化層を形成して設けることができる。
第1の導電層6は、第1の絶縁層5の段部の一方を覆う
ように階段上に形成されている。第2の導電層8は、第
2の絶縁層7上に、拡散領域2上から第1の導電層6上
を越えて形成され、その途中第2の絶縁層7に設けられ
た開口部10により第1の導電層6の上段部に接続され
ている。尚、本実施例では第1の絶縁層5の薄い部分を
P型の拡散領域2上に設けたが、これに限らず、第1の
導電層6が覆う側の第1の絶縁層5の段部を拡散領域2
の外側にするべく、第1の絶縁層5の薄い部分の一方側
を延設しても良い。
【0015】図5に示す第4の実施例では、第2の導電
層8が第1の絶縁層5の薄い部分及び第2の絶縁層7に
設けられた開口部10によりP型の拡散領域2と接続さ
れている以外は、図4に示した実施例と同様の構成とな
っている。このように、第1の絶縁層5が薄い部分と厚
い部分の2種類の厚みを有することにより段部が形成さ
れ、しかも第2の導電層8が拡散領域2と接続するよう
にしてもよい。
【0016】尚、上記第1乃至4の実施例では、断面的
に第2の導電層8の片側にのみ第1の導電層6を設けて
いるが、本発明では、たとえば図1に示す第1の実施例
において第2の導電層8下の拡散領域2上のコンタクト
ホールのほぼ中心を通る垂線Xを線対称とした構造、即
ち第1の導電層6を拡散領域2の両側にそれぞれ対称に
設け、これと接続される第2の導電層8をも拡散領域2
の両側に延設させてそれぞれ第1の導電層6に接続され
る構造とするのがより好ましい。
【0017】
【発明の効果】以上説明したように、本発明によれば、
部分的に導電層を設けることにより、電界集中の緩和が
不要な半導体基板上の領域の絶縁層厚みを比較的薄くし
て、拡散領域上の導電層と半導体基板との間の距離を徐
々に変化でき、電界集中を緩和できるので、耐圧の高い
半導体装置を提供できるのである。
【0018】また、本発明によれば、半導体基板の表面
方向及び半導体基板上の絶縁層内の電界集中を緩和でき
るので、拡散領域の不純物濃度を高くでき、絶縁層の膜
厚を薄くできる。よって、半導体装置の特性向上や微細
化を図れるのである。更に、拡散領域の底部コーナーの
曲率効果によるPN接合耐圧の低下を改善できるので、
浅い拡散領域で高いPN接合耐圧を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体装置を示す要部
断面図である。
【図2】第1の実施例の半導体装置の製造工程例の説明
図である。
【図3】本発明の第2の実施例の半導体装置を示す要部
断面図である。
【図4】本発明の第3の実施例の半導体装置を示す要部
断面図である。
【図5】本発明の第4の実施例の半導体装置を示す要部
断面図である。
【図6】従来の半導体装置を示す要部断面図である。
【符号の説明】
1 N型の半導体基板 2 P型の拡散領域 3 PN接合 5 第1の絶縁層 6 第1の導電層 7 第2の絶縁層 8 第2の導電層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板表面に形成される拡散領域
    と、上記半導体基板上に形成される第1の絶縁層と、上
    記第1の絶縁層上の、上記拡散領域内外に亘って形成さ
    れる第1の導電層と、上記第1の導電層上に形成される
    第2の絶縁層と、上記拡散領域上から、拡散領域から遠
    ざかる方向へと上記第1の導電層上を越えて延設され、
    その途中で上記第2の絶縁層に設けられた貫通孔により
    上記第1の導電層と接続される第2の導電層と、を備え
    ることを特徴とする半導体装置。
  2. 【請求項2】 第1の絶縁層が第1の導電層下において
    厚さの異なる部分を有することを特徴とする請求項1に
    記載の半導体装置。
  3. 【請求項3】 第2の導電層が拡散領域と電気的に接続
    されていることを特徴とする請求項1又は2に記載の半
    導体装置。
JP9847596A 1996-04-19 1996-04-19 半導体装置 Pending JPH09289304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9847596A JPH09289304A (ja) 1996-04-19 1996-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9847596A JPH09289304A (ja) 1996-04-19 1996-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH09289304A true JPH09289304A (ja) 1997-11-04

Family

ID=14220689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9847596A Pending JPH09289304A (ja) 1996-04-19 1996-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH09289304A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253395A (ja) * 2005-03-10 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2007201413A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 半導体装置
JP2008103765A (ja) * 2007-12-28 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
US7485972B2 (en) 2005-02-21 2009-02-03 Panasonic Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485972B2 (en) 2005-02-21 2009-02-03 Panasonic Corporation Semiconductor device
JP2006253395A (ja) * 2005-03-10 2006-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2007201413A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 半導体装置
JP2008103765A (ja) * 2007-12-28 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP4726888B2 (ja) * 2007-12-28 2011-07-20 パナソニック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US4914050A (en) Semiconductor device and manufacturing method thereof
US5442223A (en) Semiconductor device with stress relief
US6410959B2 (en) Method of fabricating semiconductor device
JP4608133B2 (ja) 縦型mosfetを備えた半導体装置およびその製造方法
JP3904648B2 (ja) 半導体装置
JP2008501235A (ja) 半導体装置及び製造方法
KR100432835B1 (ko) 반도체 장치와 그 제조 방법
US5905294A (en) High rated voltage semiconductor device with floating diffusion regions
JPH08181308A (ja) 絶縁ゲート半導体装置
US7385273B2 (en) Power semiconductor device
US5888889A (en) Integrated structure pad assembly for lead bonding
US20040140503A1 (en) Semiconductor device and method for fabricating the same
JPH0286136A (ja) 半導体素子およびその製造方法
JPH09289304A (ja) 半導体装置
JPH09289305A (ja) 半導体装置
JPH06177242A (ja) 半導体集積回路装置
US7157772B2 (en) Semiconductor device and method of fabricating the same
JPH09167838A (ja) 半導体装置及びその製造方法
US7309921B2 (en) Semiconductor device
JPH08298322A (ja) 半導体装置の製造方法
EP0724298A2 (en) Semiconductor device with bipolar transistor and fabrication method thereof
JPH09312387A (ja) 半導体装置
US20240274692A1 (en) Method of manufacturing semiconductor device
JPH09102604A (ja) 半導体装置
JPH0590492A (ja) 半導体集積回路とその製造方法