JP4525947B2 - 薄膜キャパシタの製造方法 - Google Patents

薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP4525947B2
JP4525947B2 JP2007514470A JP2007514470A JP4525947B2 JP 4525947 B2 JP4525947 B2 JP 4525947B2 JP 2007514470 A JP2007514470 A JP 2007514470A JP 2007514470 A JP2007514470 A JP 2007514470A JP 4525947 B2 JP4525947 B2 JP 4525947B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
thin film
barrier layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007514470A
Other languages
English (en)
Other versions
JPWO2006117912A1 (ja
Inventor
雅信 野村
裕 竹島
敦 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2006117912A1 publication Critical patent/JPWO2006117912A1/ja
Application granted granted Critical
Publication of JP4525947B2 publication Critical patent/JP4525947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Description

本発明は、集積回路のデカップリング用などに用いられる薄膜キャパシタの製造方法に関する。
集積回路の処理速度の高速化に伴い、デカップリングキャパシタが用いられるようになっている。デカップリングキャパシタではESL(等価直列インダクタンス)が小さいことが要求されており、このような要求を満たすものとして、スパッタリング法やゾル−ゲル法などの薄膜技法により、Siなどの基板上にキャパシタ部を形成した薄膜キャパシタが知られている。
この種の薄膜キャパシタでは、キャパシタ部の機械的補強などのために樹脂材からなる保護層で該キャパシタが被覆されている。例えば、特許文献1では、金属酸化物からなる誘電体層を有するキャパシタと、樹脂材からなる保護絶縁層を有する薄膜キャパシタにおいて、キャパシタと保護絶縁層との間に非導電性無機質材料からなるバリア層を設けた薄膜キャパシタが提案されている。
特許文献1の薄膜キャパシタは、図4に示すように、Si基板101と、Si基板101上に順次成膜された下部電極層102、チタン酸ストロンチウムバリウム(以下、「BST」という。)からなる誘電体層103及び上部電極層104を有するキャパシタ109と、該キャパシタ109を覆うように形成されたバリア層105と、バリア層105上に形成された樹脂材からなる保護絶縁層106と、電極パッド107と、バンプ108とから構成されている。
バリア層105は、保護絶縁層106に含有される樹脂材から放出される水分が、BSTからなる誘電体層103を還元してしまうのを防止するために設けられている。そして、バリア層105を形成する材料としては、非晶質(アモルファス)材料が好んで使用され、窒化ケイ素(Si)や酸化アルミニウム(Al)、酸化ケイ素(SiO)、非晶質(アモルファス)BSTが例示されている。
特開2004−214589号公報
しかしながら、特許文献1に記載された薄膜キャパシタでは、バリア層105として非晶質窒化ケイ素などの非晶質状態の窒化物を使用した場合、窒素原子が前記上部電極層104を介して誘電体層103側に拡散し、このためBSTの組成に変化が生じて、所望の電気的特性を得られなくなるおそれがある。
また、バリア層105として非晶質酸化アルミニウムや非晶質酸化ケイ素を用いた場合も、アルミニウムやケイ素が誘電体層103側に拡散するおそれがあり、好ましくない。
さらに、バリア層105として非晶質BSTなどの非晶質酸化物を用いた場合、保護絶縁層106を構成する樹脂を熱硬化させるために加熱処理が必要となるが、斯かる加熱処理において、非晶質酸化物が上部電極104を介して誘電体層103の酸素を奪ってしまい、その結果誘電体層103の組成に変化が生じて、所望の電気的特性を得られなくなるという問題点があった。これは、非晶質状態の酸化物は一般に化学量論組成よりも酸素が少ない状態となるため、前記非晶質酸化物と比較して酸素の多い結晶質BSTの誘電体層103から酸素を奪ってしまうためである。なお、バリア層105を非晶質ではなく結晶質のBSTで形成した場合は、上記問題は生じないが、特許文献1に記載されているように、結晶化したBSTでバリア層105を形成してもバリア効果をほとんど得ることができない。
結局のところ、特許文献1に記載された発明では、バリア層105を設けることによってかえって誘電体層103の特性を劣化させてしまうおそれがある。
本発明はこのような事情に鑑みなされたものであって、キャパシタ部と樹脂保護層(保護絶縁層)との間にバリア効果を有する層を設けた場合であっても、特性劣化が生じるのを防止できる薄膜キャパシタの製造方法を提供することを目的とする。
上記目的を達成するために本発明に係る薄膜キャパシタの製造方法は、有機金属化合物を含有した第1の誘電体原料溶液を基板上に塗布して加熱し、密着層を形成する工程と、導体層と、前記第1の誘電体原料溶液と同一組成系の第2の誘電体原料溶液を塗布して加熱することによって形成される誘電体薄膜とを、前記密着層上に交互に成膜してキャパシタ部を形成する工程と、前記第1又は第2の誘電体原料溶液と同一組成系の第3の誘電体原料溶液を前記キャパシタ部上に塗布して加熱し、結晶質の誘電体バリア層を形成する工程と、酸素雰囲気下、750℃以上の温度で熱処理を行う工程と、非導電性を有する非晶質の無機バリア層を前記誘電体バリア層上に形成する工程と、前記無機バリア層上に樹脂保護層を形成する工程とを含むことを特徴とする。
なお、本発明において、「同一の組成系」とは、構成元素が同一であることを意味し、各構成元素の含有モル比が異なっているものを含む概念である。例えば、誘電体薄膜と誘電体バリア層とが、共に(Ba,Sr)TiO(BST)で形成されている場合は、BaとSrの含有モル比率が異なっていても、誘電体薄膜と誘電体バリア層とは「同一の組成系」である。
本発明の薄膜キャパシタの製造方法によれば、有機金属化合物を含有した第1の誘電体原料溶液を基板上に塗布して加熱し、密着層を形成する工程と、導体層と、前記第1の誘電体原料溶液と同一組成系の第2の誘電体原料溶液を塗布して加熱することによって形成される誘電体薄膜とを、前記密着層上に交互に成膜してキャパシタ部を形成する工程と、前記第1又は第2の誘電体原料溶液と同一組成系の第3の誘電体原料溶液を前記キャパシタ部上に塗布して加熱し、結晶質の誘電体バリア層を形成する工程と、酸素雰囲気下、750℃以上の温度で熱処理を行う工程と、非導電性を有する非晶質の無機バリア層を前記誘電体バリア層上に形成する工程と、前記無機バリア層上に樹脂保護層を形成する工程とを含むので、樹脂保護層による誘電体薄膜の還元を防止することができ、かつキャパシタ部の耐湿性を向上させることができる。また、結晶質の誘電体バリア層が無機バリア層とキャパシタ部との間に形成されているので、樹脂保護層の熱硬化時やはんだリフロー時の加熱処理によっても無機バリア層を構成する窒化ケイ素の窒素原子が誘電体薄膜側に拡散するのを防止することができ、誘電体薄膜の特性が劣化することを防止することができる。しかも、酸素雰囲気下、750℃以上の温度で熱処理するので、誘電体薄膜の結晶性が高まり、誘電率を向上させることが可能となる。
本発明の製造方法を使用して製造された薄膜キャパシタの一実施の形態を示す断面図である。 本発明に係る薄膜キャパシタの製造工程の一実施の形態を示す断面図(1/2)である。 本発明に係る薄膜キャパシタの製造工程の一実施の形態を示す断面図(2/2)である。 従来の薄膜キャパシタの一例を示す断面図である。
符号の説明
10 基板
20 密着層
30 キャパシタ部
31 下部導体(導体層)
32 誘電体薄膜
33 上部導体(導体層)
40 バリア層
41 誘電体バリア層
42 無機バリア層
50 樹脂保護層
次に、本発明の実施の形態を図面を参照しながら詳説する。
図1は本発明の製造方法を使用して製造された薄膜キャパシタの一実施の形態を示す断面図である。
該薄膜キャパシタは、基板10と、基板10上に形成された密着層20と、密着層20上に順次形成された下部導体31、誘電体薄膜32、及び上部導体33からなるキャパシタ部30と、該キャパシタ部30を覆うように順次形成された誘電体バリア層41及び無機バリア層42の2層構造からなるバリア層40と、該バリア層40を覆うように形成された樹脂保護層50と、下部導体31または上部導体33のいずれか一方と電気的に接続されると共に樹脂保護層50を貫通して上面に引き出された電極パッド61と、該電極パッド61上に形成されたはんだバンプ62とから構成されている。
基板10は、Si層11と該Si層11の表面に形成されたSiO膜12とから構成されている。
密着層20、誘電体薄膜32、及び誘電体バリア層41は、いずれも結晶性のBSTからなり、本実施の形態では、同一の組成、すなわちBSTを構成する各元素の含有モル比も同一に形成されている。下部導体31および上部導体33はPtで形成されている。無機バリア層42は耐湿性向上のために設けられており、本実施の形態では非晶質窒化ケイ素で形成されている。樹脂保護層50は感光性BCB(ベンゾシクロブテン)樹脂を熱硬化させて形成されている。尚、本発明において、「窒化ケイ素」とは、ケイ素と窒素の含有モル比が3:4の化学量論組成であるSi であることが好ましいが、必ずしもこれに限定されるものではなく、非導電性で耐湿性を有するのであれば、ケイ素と窒素の含有モル比が上記化学量論組成とは異なるものをも含む。この意味で、本明細書では「窒化ケイ素」をSiN と表記する場合がある。
このように本実施の形態では、樹脂保護層50の下面に接する形態で無機バリア層42を設けているので、該無機バリア層42のバリア効果によって樹脂保護層50のBCB樹脂から放出される水分が誘電体薄膜32、すなわちBSTを還元するのを防止することができると共に、キャパシタ部30の耐湿性を向上させることができる。そして、結晶質の誘電体バリア層41が無機バリア層42とキャパシタ部30との間に介在されているので、無機バリア層42、すなわち非晶質窒化ケイ素(SiN)がキャパシタ部30側に拡散するのを阻止することができ、これにより誘電体薄膜32が無機バリア層42の影響を受けることもなく、薄膜キャパシタの特性が劣化するのを防止することができる。
しかも、密着層20、誘電体薄膜32、及び誘電体バリア層41が、すべて同一の組成で形成されているので、同一の原料およびプロセスを経て形成することができ、したがって製造コストの低減化を図ることができる。また、誘電体薄膜32と同一の組成系の材料からなる密着層20を、基板10とキャパシタ部30との間に設けているので、基板10とキャパシタ部30との間の密着性を向上させることができる。特に、下部導体31および上部導体33としてPtを用いた場合は、基板10として通常用いられるSiとの密着性が劣るため、基板10とキャパシタ部30との間に密着層20を設けることにより、基板10とキャパシタ部30との間の密着性向上を図ることができる。しかも、密着層20は誘電体薄膜32と同一の組成系からなるので、たとえ誘電体バリア層41の成分がキャパシタ部30側に拡散したとしても、誘電体薄膜32の特性劣化を招くことがない。
次に、上記薄膜キャパシタの製造方法を詳述する。
まず、図2(a)に示すようにSi層11およびSi層11の表面に形成されたSiO膜12からなる基板10を用意し、基板10上に、膜厚100nmの結晶性BSTからなる密着層20を形成し、次いで、この密着層20上に膜厚200nmのPtからなる下部導体31、膜厚100nmの結晶性BSTからなる誘電体薄膜32、膜厚200nmのPtからなる上部導体33を順次成膜し、これによりキャパシタ部30を形成する。
具体的には、密着層20は、MOD(Metal Organic Decomposition ;「有機金属分解」)法で形成することができる。すなわち、モル比で、例えば、Ba:Sr:Ti=7:3:10に調製された有機金属化合物を含有する誘電体原料溶液(第1の誘電体原料溶液)をスピンコートによって基板10に塗布し、乾燥後、酸素雰囲気中、例えば650℃で30分間の加熱処理を行うことにより形成することができる。また、下部導体31および上部導体33は、例えば、スパッタリング法によって形成することによって形成することができる。
誘電体薄膜32は、密着層20に用いた誘電体原料溶液と同一組成の誘電体原料溶液(第2の誘電体原料溶液)を用い、該誘電体原料溶液をスピンコートによって塗布し、乾燥後、酸素雰囲気中、例えば650℃で30分間の加熱処理を行うことにより形成することができる。なお、誘電体薄膜32については、この段階では十分に結晶化していなくてもよい。
次に、上部導体33上にフォトレジストを塗布して露光、現像した後、イオンミリングを行うことによって、上部導体33を図2(b)に示すようにパターニングする。
次に、密着層20および誘電体薄膜32に用いた誘電体原料溶液と同一組成の誘電体原料溶液(第3の誘電体原料溶液)を用い、該誘電体原料溶液をスピンコートによって塗布し、乾燥後、酸素雰囲気中、例えば、温度650℃で30分間の加熱処理を行い、これにより、図2(c)に示すように膜厚100nmの誘電体バリア層41を形成する。なお、誘電体バリア層41は、図1に示した樹脂保護層50が熱硬化されるまでには十分に結晶化している必要があるが、この段階では必ずしも十分に結晶化していなくてもよい。
次に、酸素雰囲気中、750℃以上、例えば、850℃の温度で30分間熱処理を行い、これにより誘電体薄膜32の結晶性を高め誘電率を向上させる。なお、この熱処理によって密着層20と誘電体バリア層41の結晶性をも高めることができる。
次に、誘電体バリア層41上にフォトレジストを塗布して露光、現像した後、ウェットエッチングを行い、これにより、図2(d)に示すように誘電体バリア層41および誘電体薄膜32の一部を除去し、上部導体33および下部導体31の一部を露出させる。
さらに、フォトレジストを塗布して露光、現像した後、イオンミリングを行い、これにより、図3(e)に示すように、基板10の縁端部近傍の密着層20、下部導体31、誘電体バリア層32、上部導体33、誘電体バリア層41を除去する。
次に、スパッタリング法によって膜厚500nmの窒化ケイ素(SiN)を成膜し、フォトレジストを塗布して露光、現像した後、反応性イオンエッチングを行い、これにより図3(f)に示すように、上部導体33および下部導体31の一部が露出するように開口部70a、70bを設けると共に、窒化ケイ素(SiN)からなる無機バリア層42を形成する。
次に、感光性BCB樹脂を塗布して露光、現像した後、例えば、250℃に加熱して硬化させ、図3(g)に示すように樹脂保護層50を形成する。
次に、スパッタリング法によって、膜厚50nmのTi膜、膜厚2000nmのNi膜、膜厚100nmのAu膜を順次成膜し、これにより図3(h)に示すように電極パッド61を形成する。次いでSn−Ag−Cu系はんだペーストを電極パッド61上に印刷した後、例えば温度240℃でリフロー処理を行ってはんだバンプ62を形成し、これにより薄膜キャパシタが製造される。
このように上記薄膜キャパシタの製造方法によれば、無機バリア層42を設けることにより、樹脂保護層50による誘電体薄膜32の還元が防止されると共に、キャパシタ部30の耐湿性を向上させることができる。しかも、結晶質の誘電体バリア層41が無機バリア層42とキャパシタ部30との間に形成されているので、樹脂保護層50の熱硬化時やはんだリフロー時の加熱処理によっても無機バリア層42を構成する窒化ケイ素の窒素原子が誘電体薄膜32側に拡散するのを防止することができ、誘電体薄膜32の特性が劣化することを防止することができる。
なお、本発明は上記実施の形態に限定されるものではなく、要旨を逸脱しない範囲で種々の変更が可能である。例えば、基板10は、キャパシタ部30(下部導体31、上部導体33、及び誘電体薄膜32)の形成には必要であるが、薄膜キャパシタの電気的な動作には無関係であるので、キャパシタ部30の機械的強度が確保できるようになった時点で適当な方法で除去してもよい。
また、上記実施の形態では、密着層20、誘電体薄膜32、及び誘電体バリア層41をいずれも同一組成の結晶性BSTで形成しているが、同一の組成系であれば誘電体薄膜32の特性劣化を招くことはない。したがって、BSTの各構成元素の含有モル比が異なっていてもよい。
また、誘電体薄膜材料としては、高い誘電率の得られるペロブスカイト型構造を有する金属酸化物であれば特に限定されることはなく、BSTの他、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、チタン酸ジルコン酸鉛などを使用することができる。また、ビスマス層状構造を有するチタン酸ビスマス、タンタル酸ビスマスストロンチウム、タンタル酸ビスマスバリウム、ニオブ酸ビスマスストロンチウム、ニオブ酸ビスマスバリウムや、タングステンブロンズ型構造を有するニオブ酸ストロンチウムバリウムなどを使用してもよい。
また、誘電体薄膜32の形成方法は、MOD法に限定されることはなく、例えばスパッタリング法を使用してもよい。BSTからなる誘電体薄膜32をスパッタリング法で形成する場合は、例えば、RFパワー400W、基板温度300℃、ガス圧2.3Paで成膜し、その後、酸素雰囲気中850℃で30分程度の熱処理を行って結晶化させることにより、高い誘電率を得ることができる。密着層20や誘電体バリア層41についても同様、スパッタリング法で形成してもよい。
キャパシタ部30は誘電体薄膜32を2層以上備えた構造としてもよく、上部導体31や下部導体をそれぞれ多層構造としてもよい。また、上記実施の形態では、上部導体31や下部導体33をPtで形成したが、誘電体薄膜32の成膜時における高温での熱処理に対し、耐酸化性を有する貴金属材料であれば使用可能であり、Ptの他、例えば、Ir、Ru、Au、Pdなどを使用することができる。
また、無機バリア層42に使用される材料としては、窒化ケイ素の他、酸化アルミニウムや酸化ケイ素の使用が可能であるが、比較的薄い膜厚で耐湿性を向上させるためには、本実施の形態のように窒化ケイ素を使用するのが好ましい。
樹脂保護層50についても、上記実施の形態ではBCBを使用しているが、特に限定されるものではなく、ポリイミド樹脂、エポキシ樹脂、あるいはアクリル樹脂などを使用することもできる。
また、上記実施の形態で示した各膜厚は単なる例示であって、低ESLの薄膜キャパシタが得られる範囲内で任意に設定できるのはいうまでもない。

Claims (1)

  1. 有機金属化合物を含有した第1の誘電体原料溶液を基板上に塗布して加熱し、密着層を形成する工程と、
    導体層と、前記第1の誘電体原料溶液と同一組成系の第2の誘電体原料溶液を塗布して加熱することによって形成される誘電体薄膜とを、前記密着層上に交互に成膜してキャパシタ部を形成する工程と、
    前記第1又は第2の誘電体原料溶液と同一組成系の第3の誘電体原料溶液を前記キャパシタ部上に塗布して加熱し、結晶質の誘電体バリア層を形成する工程と、
    酸素雰囲気下、750℃以上の温度で熱処理を行う工程と、
    非導電性を有する非晶質の無機バリア層を前記誘電体バリア層上に形成する工程と、
    前記無機バリア層上に樹脂保護層を形成する工程と、
    を含むことを特徴とする薄膜キャパシタの製造方法。
JP2007514470A 2005-04-27 2006-02-09 薄膜キャパシタの製造方法 Active JP4525947B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005130171 2005-04-27
JP2005130171 2005-04-27
PCT/JP2006/302254 WO2006117912A1 (ja) 2005-04-27 2006-02-09 薄膜キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006117912A1 JPWO2006117912A1 (ja) 2008-12-18
JP4525947B2 true JP4525947B2 (ja) 2010-08-18

Family

ID=37307718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514470A Active JP4525947B2 (ja) 2005-04-27 2006-02-09 薄膜キャパシタの製造方法

Country Status (4)

Country Link
US (2) US7675139B2 (ja)
EP (1) EP1876610B1 (ja)
JP (1) JP4525947B2 (ja)
WO (1) WO2006117912A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962537B1 (ko) * 2005-07-05 2010-06-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
CA2702324C (en) * 2007-10-10 2017-04-11 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
WO2011010638A1 (ja) 2009-07-22 2011-01-27 株式会社村田製作所 誘電体薄膜素子及びその製造方法
FR2964497B1 (fr) * 2010-09-03 2013-04-19 Commissariat Energie Atomique Capacité intégrée comprenant une couche d'isolation électrique en matériau de type perovskite amorphe et procédé de fabrication
US8710658B2 (en) * 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
WO2013135765A1 (de) * 2012-03-16 2013-09-19 Osram Opto Semiconductors Gmbh Elektronisches bauelement mit feuchtigkeit-barriereschicht
JP5633663B1 (ja) * 2013-01-23 2014-12-03 株式会社村田製作所 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法
CN205959773U (zh) 2014-08-06 2017-02-15 株式会社村田制作所 复合电子部件
KR102225215B1 (ko) 2014-11-07 2021-03-09 삼성전자주식회사 반도체 장치
JP6520085B2 (ja) * 2014-12-05 2019-05-29 Tdk株式会社 薄膜キャパシタ
WO2016183213A1 (en) * 2015-05-14 2016-11-17 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
JP6805703B2 (ja) * 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP7063027B2 (ja) 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP6954208B2 (ja) 2018-03-30 2021-10-27 Tdk株式会社 薄膜キャパシタ
WO2021054207A1 (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 半導体装置
JP2022006781A (ja) 2020-06-25 2022-01-13 Tdk株式会社 電子部品及びその製造方法
JPWO2022239717A1 (ja) * 2021-05-10 2022-11-17

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204745A (ja) * 1998-01-08 1999-07-30 Taiyo Yuden Co Ltd 誘電体素子
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079481A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 導電層接続構造およびその製造方法
US5923970A (en) 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
JP3170254B2 (ja) * 1999-02-04 2001-05-28 ローム株式会社 キャパシタ
EP1150354A4 (en) 1999-02-04 2002-08-28 Rohm Co Ltd CAPACITOR AND MANUFACTURING METHOD THEREOF
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6747353B2 (en) * 2000-11-27 2004-06-08 Texas Instruments Incorporated Barrier layer for copper metallization in integrated circuit fabrication
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204745A (ja) * 1998-01-08 1999-07-30 Taiyo Yuden Co Ltd 誘電体素子
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Also Published As

Publication number Publication date
US7785977B2 (en) 2010-08-31
JPWO2006117912A1 (ja) 2008-12-18
EP1876610A4 (en) 2011-09-21
WO2006117912A1 (ja) 2006-11-09
US7675139B2 (en) 2010-03-09
EP1876610B1 (en) 2015-09-09
US20080164563A1 (en) 2008-07-10
EP1876610A1 (en) 2008-01-09
US20100118468A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP4525947B2 (ja) 薄膜キャパシタの製造方法
US7405921B2 (en) Layer capacitor element and production process as well as electronic device
JP5344197B2 (ja) 誘電体薄膜素子及びその製造方法
US7026680B2 (en) Thin film capacitive element, method for producing same and electronic device
US20050146838A1 (en) Capacitor device and method of manufacturing the same
US20120261832A1 (en) Wiring Board, Semiconductor Device, and Method for Manufacturing Wiring Board
JPH05299578A (ja) 半導体装置およびその製法
JP5924461B1 (ja) 複合電子部品
JP5348565B2 (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP5299158B2 (ja) 誘電体薄膜素子
JP5803731B2 (ja) 薄膜素子
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP5098422B2 (ja) 薄膜電子部品
US11276531B2 (en) Thin-film capacitor and method for manufacturing thin-film capacitor
JP6516020B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JPH1197289A (ja) 薄膜チップコンデンサー及びその製造方法
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP6232845B2 (ja) 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
JP5119058B2 (ja) 薄膜キャパシタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4525947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3