JPH11204745A - 誘電体素子 - Google Patents
誘電体素子Info
- Publication number
- JPH11204745A JPH11204745A JP10013251A JP1325198A JPH11204745A JP H11204745 A JPH11204745 A JP H11204745A JP 10013251 A JP10013251 A JP 10013251A JP 1325198 A JP1325198 A JP 1325198A JP H11204745 A JPH11204745 A JP H11204745A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- lattice
- dielectric film
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】本発明は、誘電体素子に関し、例えばＬＳＩ、
ＤＲＡＭ、ＭＭＩＣ、ＦｅＲＡＭ、マイクロアクチュエ
ータに適用して、高誘電率で、均質かつ安定な誘電体膜
による誘電体素子を提供する。 【解決手段】電極層により誘電体層を挟み込み、このと
きペロブスカイト構造化合物による誘電体層に格子定数
の異なる電極層を格子整合させる。
ＤＲＡＭ、ＭＭＩＣ、ＦｅＲＡＭ、マイクロアクチュエ
ータに適用して、高誘電率で、均質かつ安定な誘電体膜
による誘電体素子を提供する。 【解決手段】電極層により誘電体層を挟み込み、このと
きペロブスカイト構造化合物による誘電体層に格子定数
の異なる電極層を格子整合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体素子に関
し、例えばＬＳＩ（Large Scale Integrated circui
t）、ＤＲＡＭ（Dynamic Random Access Memory）、メ
モリセル、ＭＭＩＣ（Microwave Monolithic Integrate
d Circuit ）、ＦｅＲＡＭ（Ferroelectric Random Acc
ess Memory）、マイクロアクチュエータに適用すること
ができる。本発明は、電極層により誘電体層を挟み込
み、このときペロブスカイト構造化合物による誘電体層
に格子定数の異なる電極層を格子整合させることによ
り、高誘電率で、均質かつ安定な誘電体膜による誘電体
素子を作成できるようにする。
し、例えばＬＳＩ（Large Scale Integrated circui
t）、ＤＲＡＭ（Dynamic Random Access Memory）、メ
モリセル、ＭＭＩＣ（Microwave Monolithic Integrate
d Circuit ）、ＦｅＲＡＭ（Ferroelectric Random Acc
ess Memory）、マイクロアクチュエータに適用すること
ができる。本発明は、電極層により誘電体層を挟み込
み、このときペロブスカイト構造化合物による誘電体層
に格子定数の異なる電極層を格子整合させることによ
り、高誘電率で、均質かつ安定な誘電体膜による誘電体
素子を作成できるようにする。
【０００２】
【従来の技術】従来、ＤＲＡＭは、各メモリセルの電荷
蓄積機構に誘電体素子が適用されるようになされてお
り、この誘電体素子を小型化してメモリセルを小型化高
密度化することが求められている。このためこの種の誘
電体素子は、小型で充分な電荷を蓄積することが求めら
れ、従来のＳｉＯ2 による誘電体膜に比して、一段と高
誘電率の誘電体膜が求められるようになされている。
蓄積機構に誘電体素子が適用されるようになされてお
り、この誘電体素子を小型化してメモリセルを小型化高
密度化することが求められている。このためこの種の誘
電体素子は、小型で充分な電荷を蓄積することが求めら
れ、従来のＳｉＯ2 による誘電体膜に比して、一段と高
誘電率の誘電体膜が求められるようになされている。
【０００３】このためこの種の誘電体膜においては、誘
電体に格子歪みを与えて誘電率を増大する方法が提案さ
れている（特開平７−８２０９７号）。この提案は、Ｂ
ａＴｉＯ3 膜とＳｒＴｉＯ3 膜とを積層して超格子構造
による誘電体膜を作成し、膜相互の作用により誘電体に
格子歪みを与えて全体の誘電率を増大するものである。
電体に格子歪みを与えて誘電率を増大する方法が提案さ
れている（特開平７−８２０９７号）。この提案は、Ｂ
ａＴｉＯ3 膜とＳｒＴｉＯ3 膜とを積層して超格子構造
による誘電体膜を作成し、膜相互の作用により誘電体に
格子歪みを与えて全体の誘電率を増大するものである。
【０００４】
【発明が解決しようとする課題】ところでこの提案は、
誘電体に一律に格子歪みを与えるものではなく、基板よ
り遠ざかるに従って格子歪みが低減し、これに伴い誘電
率の増大が低減する。
誘電体に一律に格子歪みを与えるものではなく、基板よ
り遠ざかるに従って格子歪みが低減し、これに伴い誘電
率の増大が低減する。
【０００５】このような誘電体層に一律に格子歪みを与
えることができれば、高誘電率で、均質かつ安定な誘電
体膜を作成でき、さらにこの誘電体膜を種々の誘電体素
子に適用できると考えられる。
えることができれば、高誘電率で、均質かつ安定な誘電
体膜を作成でき、さらにこの誘電体膜を種々の誘電体素
子に適用できると考えられる。
【０００６】本発明は以上の点を考慮してなされたもの
で、高誘電率で、均質かつ安定な誘電体膜を有する誘電
体素子を提案しようとするものである。
で、高誘電率で、均質かつ安定な誘電体膜を有する誘電
体素子を提案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、ペロブスカイト構造化合物の誘電
体膜を間に挟んで、この誘電体膜と格子定数の異なる電
極が配置され、この電極と、誘電体膜のペロブスカイト
構造化合物とが格子整合してなるようにする。
め本発明においては、ペロブスカイト構造化合物の誘電
体膜を間に挟んで、この誘電体膜と格子定数の異なる電
極が配置され、この電極と、誘電体膜のペロブスカイト
構造化合物とが格子整合してなるようにする。
【０００８】このとき電極がペロブスカイト構造化合物
であるようにする。
であるようにする。
【０００９】またこのとき、又はこれに代えて、誘電体
膜が、ＢａＴｉＯ3 のペロブスカイト構造化合物であ
り、電極が、ＳｒＲｕＯ3 のペロブスカイト構造化合物
があるようにする。
膜が、ＢａＴｉＯ3 のペロブスカイト構造化合物であ
り、電極が、ＳｒＲｕＯ3 のペロブスカイト構造化合物
があるようにする。
【００１０】またこれに代えて、誘電体膜が、（Ｂａ，
Ｓｒ）ＴｉＯ3 のペロブスカイト構造化合物であり、電
極が、ＮｂをドープしたＳｒＴｉＯ3 のペロブスカイト
構造化合物であるようにする。
Ｓｒ）ＴｉＯ3 のペロブスカイト構造化合物であり、電
極が、ＮｂをドープしたＳｒＴｉＯ3 のペロブスカイト
構造化合物であるようにする。
【００１１】またこれらの場合に、電極の外側に、ペロ
ブスカイト構造化合物によるバッファ層を有するように
する。
ブスカイト構造化合物によるバッファ層を有するように
する。
【００１２】ペロブスカイト構造化合物の誘電体膜を間
に挟んで、この誘電体膜と格子定数の異なる電極が配置
され、電極と、誘電体膜のペロブスカイト構造化合物と
が格子整合してなるようにすれば、この電極に挟まれた
誘電体膜全体に均質に擬似的な格子歪み与えることがで
き、これにより高誘電率で、均質かつ安定な誘電体膜を
有する誘電体素子を得ることができる。
に挟んで、この誘電体膜と格子定数の異なる電極が配置
され、電極と、誘電体膜のペロブスカイト構造化合物と
が格子整合してなるようにすれば、この電極に挟まれた
誘電体膜全体に均質に擬似的な格子歪み与えることがで
き、これにより高誘電率で、均質かつ安定な誘電体膜を
有する誘電体素子を得ることができる。
【００１３】このとき電極がペロブスカイト構造化合物
でなるようにすれば、薄膜作成手法により簡易に誘電体
素子を作成することができる。
でなるようにすれば、薄膜作成手法により簡易に誘電体
素子を作成することができる。
【００１４】特に、好ましくは、誘電体膜が、ＢａＴｉ
Ｏ3 のペロブスカイト構造化合物であり、電極が、Ｓｒ
ＲｕＯ3 のペロブスカイト構造化合物であるようにし
て、高誘電率で、均質かつ安定な誘電体膜を有する誘電
体素子を得ることができる。
Ｏ3 のペロブスカイト構造化合物であり、電極が、Ｓｒ
ＲｕＯ3 のペロブスカイト構造化合物であるようにし
て、高誘電率で、均質かつ安定な誘電体膜を有する誘電
体素子を得ることができる。
【００１５】また誘電体膜が、（Ｂａ，Ｓｒ）ＴｉＯ3
のペロブスカイト構造化合物であり、電極が、Ｎｂをド
ープしたＳｒＴｉＯ3 のペロブスカイト構造化合物であ
るようにして、同様の誘電体素子を得ることができる。
のペロブスカイト構造化合物であり、電極が、Ｎｂをド
ープしたＳｒＴｉＯ3 のペロブスカイト構造化合物であ
るようにして、同様の誘電体素子を得ることができる。
【００１６】またこれらの場合に、電極の外側に、ペロ
ブスカイト構造化合物によるバッファ層を有するように
すれば、このバッファ層によっても擬似的な格子歪みを
与え、かつ誘電体素子を保護することができる。
ブスカイト構造化合物によるバッファ層を有するように
すれば、このバッファ層によっても擬似的な格子歪みを
与え、かつ誘電体素子を保護することができる。
【００１７】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【００１８】（１）第１の実施の形態 図１は、本発明の第１の実施の形態に係る誘電体素子を
示す断面図である。この実施の形態は、ＭＢＥ薄膜合成
装置を用いたＭＢＥ法によりこの誘電体素子を作成し、
例えばＤＲＡＭにこの誘電体素子を適用してメモリセル
の電荷蓄積機構を構成する。
示す断面図である。この実施の形態は、ＭＢＥ薄膜合成
装置を用いたＭＢＥ法によりこの誘電体素子を作成し、
例えばＤＲＡＭにこの誘電体素子を適用してメモリセル
の電荷蓄積機構を構成する。
【００１９】ここでＭＢＥ薄膜合成装置は、Ｓｒ用及び
Ｂａ用の２つの低温用クヌーセンセル（Ｋセル）、Ｔｉ
用の高温用Ｋセル、Ｒｕ用のＥＢガン、酸素供給源であ
るへリコンプラズマガンを有する。なお活性酸素の酸素
導入は、オゾン発生装置でも良い。
Ｂａ用の２つの低温用クヌーセンセル（Ｋセル）、Ｔｉ
用の高温用Ｋセル、Ｒｕ用のＥＢガン、酸素供給源であ
るへリコンプラズマガンを有する。なお活性酸素の酸素
導入は、オゾン発生装置でも良い。
【００２０】この誘電体素子は、０．５ｗｔ％Ｎｂをド
ープしたＳｒＴｉＯ3 （００１）基板に、順次所定のペ
ロブスカイト構造化合物をエピタキシャル成長して作成
される。ここでこのＳｒＴｉＯ3 基板は、アセトン、エ
タノールによる脱脂洗浄後、酸素気流中で１０００°Ｃ
で加熱処理され、表面がステップ形状に加工された。そ
の後この基板は、このＭＢＥ薄膜合成装置のチャンバー
内に導入され、加熱して表面の吸着カーボンが除去され
る。なおチャンバー内は、成膜時で数ｍＴｏｒｒ程度と
なるように排気される。
ープしたＳｒＴｉＯ3 （００１）基板に、順次所定のペ
ロブスカイト構造化合物をエピタキシャル成長して作成
される。ここでこのＳｒＴｉＯ3 基板は、アセトン、エ
タノールによる脱脂洗浄後、酸素気流中で１０００°Ｃ
で加熱処理され、表面がステップ形状に加工された。そ
の後この基板は、このＭＢＥ薄膜合成装置のチャンバー
内に導入され、加熱して表面の吸着カーボンが除去され
る。なおチャンバー内は、成膜時で数ｍＴｏｒｒ程度と
なるように排気される。
【００２１】これらの前処理の後、この実施の形態で
は、へリコンプラズマガン（１３．５６ＭＨｚ、２００
Ｗ）から酸素ラジカルを供給した状態で、Ｓｒ（３５０
〜４５０℃）のＫセルを加熱し、またＥＢガンによって
Ｒｕを加熱し、エピタキシャル成長によりＳｒＴｉＯ3
（００１）基板にＳｒＲｕＯ3 薄膜を作成した。なおこ
こで基板温度は、５５０〜７００°Ｃである。
は、へリコンプラズマガン（１３．５６ＭＨｚ、２００
Ｗ）から酸素ラジカルを供給した状態で、Ｓｒ（３５０
〜４５０℃）のＫセルを加熱し、またＥＢガンによって
Ｒｕを加熱し、エピタキシャル成長によりＳｒＴｉＯ3
（００１）基板にＳｒＲｕＯ3 薄膜を作成した。なおこ
こで基板温度は、５５０〜７００°Ｃである。
【００２２】ここでＳｒＲｕＯ3 層は、この誘電体素子
の電極層を構成し、この誘電体素子が適用される周波数
において充分な導電性を確保できるように、所定の膜厚
により作成した。またＳｒＴｉＯ3 基板は、バッファ層
を構成する。なおＳｒＴｉＯ3 は、立方晶であり、ａｏ
＝０．３９０５〔ｎｍ〕である。またＳｒＲｕＯ3 は、
立方晶でａｏ＝０．３９３〔ｎｍ〕である。これにより
ＳｒＲｕＯ3 層は、ＳｒＴｉＯ3 基板に疑似的に格子整
合し、ＳｒＴｉＯ3 基板より格子歪みを受ける。
の電極層を構成し、この誘電体素子が適用される周波数
において充分な導電性を確保できるように、所定の膜厚
により作成した。またＳｒＴｉＯ3 基板は、バッファ層
を構成する。なおＳｒＴｉＯ3 は、立方晶であり、ａｏ
＝０．３９０５〔ｎｍ〕である。またＳｒＲｕＯ3 は、
立方晶でａｏ＝０．３９３〔ｎｍ〕である。これにより
ＳｒＲｕＯ3 層は、ＳｒＴｉＯ3 基板に疑似的に格子整
合し、ＳｒＴｉＯ3 基板より格子歪みを受ける。
【００２３】続いてこの実施の形態では、ヘリコンプラ
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｂａ（４５０〜５５０℃）及び
Ｔｉ（１３５０〜１４５０℃）のＫセルを加熱し、エピ
タキシャル成長によりＳｒＲｕＯ3 （００１）膜上にＢ
ａＴｉＯ3 薄膜を作成した。ここで基板温度は、５５０
〜７００°Ｃである。
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｂａ（４５０〜５５０℃）及び
Ｔｉ（１３５０〜１４５０℃）のＫセルを加熱し、エピ
タキシャル成長によりＳｒＲｕＯ3 （００１）膜上にＢ
ａＴｉＯ3 薄膜を作成した。ここで基板温度は、５５０
〜７００°Ｃである。
【００２４】ここでＢａＴｉＯ3 薄膜は、この誘電体素
子の強誘電体層を構成し、素子に要求される容量に応じ
て０．４〜１００〔ｎｍ〕の膜厚により作成される。な
おＢａＴｉＯ3 は、正方晶であり、ａｏ＝０．３９９４
〔ｎｍ〕、ｃｏ＝０．４０３８〔ｎｍ〕である。これに
よりＢａＴｉＯ3 薄膜は、ＳｒＲｕＯ3 層に疑似的に格
子整合し、ＳｒＲｕＯ3 層より格子歪みを受ける。
子の強誘電体層を構成し、素子に要求される容量に応じ
て０．４〜１００〔ｎｍ〕の膜厚により作成される。な
おＢａＴｉＯ3 は、正方晶であり、ａｏ＝０．３９９４
〔ｎｍ〕、ｃｏ＝０．４０３８〔ｎｍ〕である。これに
よりＢａＴｉＯ3 薄膜は、ＳｒＲｕＯ3 層に疑似的に格
子整合し、ＳｒＲｕＯ3 層より格子歪みを受ける。
【００２５】続いてこの実施の形態では、ヘリコンプラ
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｓｒ（３５０〜４５０℃）のＫ
セルを加熱し、ＥＢガンによってＲｕを加熱し、エピタ
キシャル成長によりＢａＴｉＯ3 （００１）膜上にＳｒ
ＲｕＯ3 薄膜を作成した。ここで基板温度は、５５０〜
７００°Ｃである。
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｓｒ（３５０〜４５０℃）のＫ
セルを加熱し、ＥＢガンによってＲｕを加熱し、エピタ
キシャル成長によりＢａＴｉＯ3 （００１）膜上にＳｒ
ＲｕＯ3 薄膜を作成した。ここで基板温度は、５５０〜
７００°Ｃである。
【００２６】ここでこのＳｒＲｕＯ3 薄膜は、誘電体膜
を挟持する電極層を構成し、基板側のＳｒＲｕＯ3 薄膜
と同様に充分な導電性を確保できるように、所定の膜厚
により作成した。これによりＳｒＲｕＯ3 薄膜は、Ｂａ
ＴｉＯ3 層に疑似的に格子整合し、ＢａＴｉＯ3 層に一
律に格子歪みを与え、ＢａＴｉＯ3 層による誘電体膜を
均質かつ安定な状態に維持したまま、この誘電体膜の誘
電率を増大させる。
を挟持する電極層を構成し、基板側のＳｒＲｕＯ3 薄膜
と同様に充分な導電性を確保できるように、所定の膜厚
により作成した。これによりＳｒＲｕＯ3 薄膜は、Ｂａ
ＴｉＯ3 層に疑似的に格子整合し、ＢａＴｉＯ3 層に一
律に格子歪みを与え、ＢａＴｉＯ3 層による誘電体膜を
均質かつ安定な状態に維持したまま、この誘電体膜の誘
電率を増大させる。
【００２７】続いてこの実施の形態では、ヘリコンプラ
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｓｒ（３５０〜４５０℃）及び
Ｔｉ（１３５０〜１４５０℃）のＫセルを加熱し、エピ
タキシャル成長によりＳｒＲｕＯ3 （００１）膜上にＳ
ｒＴｉＯ3 薄膜を作成した。なおここで基板温度は、５
５０〜７００°Ｃである。
ズマガン（１３．５６ＭＨｚ、２００Ｗ）から酸素ラジ
カルを供給した状態で、Ｓｒ（３５０〜４５０℃）及び
Ｔｉ（１３５０〜１４５０℃）のＫセルを加熱し、エピ
タキシャル成長によりＳｒＲｕＯ3 （００１）膜上にＳ
ｒＴｉＯ3 薄膜を作成した。なおここで基板温度は、５
５０〜７００°Ｃである。
【００２８】ここでこのＳｒＴｉＯ3 薄膜は、基板側で
あるＳｒＴｉＯ3 と同様に、バッファ層を構成し、電極
層及び誘電体層を保護する。また、ＳｒＲｕＯ3 薄膜に
疑似的に格子整合して、ＳｒＲｕＯ3 層に格子歪みを与
える。
あるＳｒＴｉＯ3 と同様に、バッファ層を構成し、電極
層及び誘電体層を保護する。また、ＳｒＲｕＯ3 薄膜に
疑似的に格子整合して、ＳｒＲｕＯ3 層に格子歪みを与
える。
【００２９】なおＳｒＯ、ＲｕＯ2 の交互積層は、Ｋセ
ル及びＥＢガンのシャッターの開閉により、ＳｒＯ、Ｔ
ｉＯ2 の交互積層は、Ｋセルのシャッターの開閉により
実行し、これらシャッターの開閉は、ＲＨＥＥＤ（Refl
ection High Energy Electron Diffraction method）強
度振動を測定してフィードバックすることにより実行し
た。ここでＲＨＥＥＤパターン及び強度振動の取り込み
は、加速電圧２０ｋＶ、ビーム入射角４°で実行した。
ル及びＥＢガンのシャッターの開閉により、ＳｒＯ、Ｔ
ｉＯ2 の交互積層は、Ｋセルのシャッターの開閉により
実行し、これらシャッターの開閉は、ＲＨＥＥＤ（Refl
ection High Energy Electron Diffraction method）強
度振動を測定してフィードバックすることにより実行し
た。ここでＲＨＥＥＤパターン及び強度振動の取り込み
は、加速電圧２０ｋＶ、ビーム入射角４°で実行した。
【００３０】図２は、この誘電体素子の電極構造を示す
断面図である。この誘電体素子は、エッチングによりバ
ッファ層にコンタクトホールを形成した後、金属電極を
蒸着又はスパッタリングすることにより、この金属電極
を介して電極層が能動素子に接続される。
断面図である。この誘電体素子は、エッチングによりバ
ッファ層にコンタクトホールを形成した後、金属電極を
蒸着又はスパッタリングすることにより、この金属電極
を介して電極層が能動素子に接続される。
【００３１】以上の構成において、誘電体素子は、Ｂａ
ＴｉＯ3 誘電体層を上下より挟むＳｒＲｕＯ3 薄膜によ
る電極層に疑似的に格子整合し（図１）、ＢａＴｉＯ3
誘電体層に格子歪みを受ける。この格子歪みは、ＳｒＲ
ｕＯ3 に比してＢａＴｉＯ3の格子定数が大きいことに
より、矢印ａにより示すように、誘電体層の面積を縮小
する方向に応力が働き、矢印ｂに示すように上下のＳｒ
ＲｕＯ3 薄膜側に格子構造が伸長するように働く。また
この格子歪みは、誘電体膜を上下より挟むＳｒＲｕＯ3
薄膜によってもたらされることにより、誘電体膜に一律
に発生する。これにより均質かつ安定な誘電体膜が得ら
れ、また誘電体膜の誘電率が増大し、高誘電率の誘電体
膜が得られる。
ＴｉＯ3 誘電体層を上下より挟むＳｒＲｕＯ3 薄膜によ
る電極層に疑似的に格子整合し（図１）、ＢａＴｉＯ3
誘電体層に格子歪みを受ける。この格子歪みは、ＳｒＲ
ｕＯ3 に比してＢａＴｉＯ3の格子定数が大きいことに
より、矢印ａにより示すように、誘電体層の面積を縮小
する方向に応力が働き、矢印ｂに示すように上下のＳｒ
ＲｕＯ3 薄膜側に格子構造が伸長するように働く。また
この格子歪みは、誘電体膜を上下より挟むＳｒＲｕＯ3
薄膜によってもたらされることにより、誘電体膜に一律
に発生する。これにより均質かつ安定な誘電体膜が得ら
れ、また誘電体膜の誘電率が増大し、高誘電率の誘電体
膜が得られる。
【００３２】さらに各電極層は、上下に形成されたＳｒ
ＴｉＯ3 によるバッファ層に疑似的に格子整合し、Ｂａ
ＴｉＯ3 誘電体層と同様に格子歪みを受ける。しかしな
がらこの格子歪みは、ＳｒＲｕＯ3 に比してＳｒＴｉＯ
3 の格子定数が小さいことにより、ＢａＴｉＯ3 誘電体
層に与える格子歪みと逆方向に、すなわちこの電極層が
誘電体層より与えられる格子歪みを打ち消す方向に働
く。これにより、またこの電極層が充分な膜厚により作
成されていることによっても誘電体膜に一律に格子歪み
が与えられる。さらこのバッファ層により、誘電体膜、
電極膜が保護され、誘電率の経時変化等が防止される。
ＴｉＯ3 によるバッファ層に疑似的に格子整合し、Ｂａ
ＴｉＯ3 誘電体層と同様に格子歪みを受ける。しかしな
がらこの格子歪みは、ＳｒＲｕＯ3 に比してＳｒＴｉＯ
3 の格子定数が小さいことにより、ＢａＴｉＯ3 誘電体
層に与える格子歪みと逆方向に、すなわちこの電極層が
誘電体層より与えられる格子歪みを打ち消す方向に働
く。これにより、またこの電極層が充分な膜厚により作
成されていることによっても誘電体膜に一律に格子歪み
が与えられる。さらこのバッファ層により、誘電体膜、
電極膜が保護され、誘電率の経時変化等が防止される。
【００３３】かくするにつき、この実施の形態では、外
側のバッファ層より誘電体層に向かうに従って徐々に格
子定数が増大するようになされている。
側のバッファ層より誘電体層に向かうに従って徐々に格
子定数が増大するようになされている。
【００３４】以上の構成によれば、エピタキシャル成長
により、ＢａＴｉＯ3 誘電体層を上下より挟むようにＳ
ｒＲｕＯ3 薄膜による電極層を形成することにより、Ｂ
ａＴｉＯ3 誘電体層に一律に格子歪みを与えることがで
き、これにより高誘電率で、均質かつ安定な誘電体膜に
よる誘電体素子を得ることができる。
により、ＢａＴｉＯ3 誘電体層を上下より挟むようにＳ
ｒＲｕＯ3 薄膜による電極層を形成することにより、Ｂ
ａＴｉＯ3 誘電体層に一律に格子歪みを与えることがで
き、これにより高誘電率で、均質かつ安定な誘電体膜に
よる誘電体素子を得ることができる。
【００３５】（２）第２の実施の形態 この実施の形態では、レーザアブレーション法を用いた
エピタキシャル成長により、図３に示すように、所定の
基板にペロブスカイト構造化合物を順次積層して誘電体
素子を作成し、例えばＤＲＡＭにこの誘電体素子を適用
してメモリセルの電荷蓄積機構を構成する。
エピタキシャル成長により、図３に示すように、所定の
基板にペロブスカイト構造化合物を順次積層して誘電体
素子を作成し、例えばＤＲＡＭにこの誘電体素子を適用
してメモリセルの電荷蓄積機構を構成する。
【００３６】ここで基板は、０．５ｗｔ％Ｎｂをドープ
したＳｒＴｉＯ3 （００１）基板であり、第１の実施の
形態と同様に、アセトン、エタノールによる脱脂洗浄
後、酸素気流中で１０００℃で加熱処理する。その後、
レーザアブレーション装置に導入し、加熱して表面の吸
着カーボンを除去した。ここでＳｒＴｉＯ3 は、立方晶
であり、ａｏ＝０．３９０５〔ｎｍ〕である。この実施
の形態では、この基板自体がバッファ層を構成する。
したＳｒＴｉＯ3 （００１）基板であり、第１の実施の
形態と同様に、アセトン、エタノールによる脱脂洗浄
後、酸素気流中で１０００℃で加熱処理する。その後、
レーザアブレーション装置に導入し、加熱して表面の吸
着カーボンを除去した。ここでＳｒＴｉＯ3 は、立方晶
であり、ａｏ＝０．３９０５〔ｎｍ〕である。この実施
の形態では、この基板自体がバッファ層を構成する。
【００３７】これらの前処理の後、この実施の形態で
は、ＮｂをドープしたＳｒＴｉＯ3 ターゲットにＡｒＦ
（波長１９３〔ｎｍ〕）エキシマレーザを照射し、アブ
レーション効果により生成するプルームを基板上に蒸着
し、ＮｂをドープしたＳｒＴｉＯ3 による電極層をエピ
タキシャル成長させた。ここで基板温度は、５００〜６
００°Ｃである。また電極層は、この誘電体素子が適用
される周波数において充分な導電性を確保できるよう
に、所定の膜厚により作成した。
は、ＮｂをドープしたＳｒＴｉＯ3 ターゲットにＡｒＦ
（波長１９３〔ｎｍ〕）エキシマレーザを照射し、アブ
レーション効果により生成するプルームを基板上に蒸着
し、ＮｂをドープしたＳｒＴｉＯ3 による電極層をエピ
タキシャル成長させた。ここで基板温度は、５００〜６
００°Ｃである。また電極層は、この誘電体素子が適用
される周波数において充分な導電性を確保できるよう
に、所定の膜厚により作成した。
【００３８】続いてこの実施の形態では、（Ｂａ，Ｓ
ｒ）ＴｉＯ3 ターゲットにＡｒＦ（波長１９３〔ｎ
ｍ〕）エキシマレーザを照射し、同様にして、基板に
（Ｂａ，Ｓｒ）ＴｉＯ3 誘電体層をエピタキシャル成長
させた。ここで（Ｂａ，Ｓｒ）ＴｉＯ3 薄膜は、この誘
電体素子に要求される容量に応じて０．４〜１００〔ｎ
ｍ〕の膜厚により作成される。なお（Ｂａ，Ｓｒ）Ｔｉ
Ｏ3 は、正方晶であり、ａｏは、約０．３７〔ｎｍ〕、
ｃｏは、約０．４〔ｎｍ〕である。またターゲットにお
けるＢａとＳｒの組成比は、０．７：０．３である。ま
た基板温度は、５００〜６００°Ｃである。
ｒ）ＴｉＯ3 ターゲットにＡｒＦ（波長１９３〔ｎ
ｍ〕）エキシマレーザを照射し、同様にして、基板に
（Ｂａ，Ｓｒ）ＴｉＯ3 誘電体層をエピタキシャル成長
させた。ここで（Ｂａ，Ｓｒ）ＴｉＯ3 薄膜は、この誘
電体素子に要求される容量に応じて０．４〜１００〔ｎ
ｍ〕の膜厚により作成される。なお（Ｂａ，Ｓｒ）Ｔｉ
Ｏ3 は、正方晶であり、ａｏは、約０．３７〔ｎｍ〕、
ｃｏは、約０．４〔ｎｍ〕である。またターゲットにお
けるＢａとＳｒの組成比は、０．７：０．３である。ま
た基板温度は、５００〜６００°Ｃである。
【００３９】続いてこの実施の形態では、Ｎｂをドープ
したＳｒＴｉＯ3 ターゲットにＡｒＦ（波長１９３〔ｎ
ｍ〕）エキシマレーザを照射し、同様にして、Ｎｂをド
ープしたＳｒＴｉＯ3 による電極層をエピタキシャル成
長させた。ここで基板温度は、５００〜６００°Ｃであ
る。また電極層は、基板側の電極層とほぼ同一の膜厚に
より作成した。
したＳｒＴｉＯ3 ターゲットにＡｒＦ（波長１９３〔ｎ
ｍ〕）エキシマレーザを照射し、同様にして、Ｎｂをド
ープしたＳｒＴｉＯ3 による電極層をエピタキシャル成
長させた。ここで基板温度は、５００〜６００°Ｃであ
る。また電極層は、基板側の電極層とほぼ同一の膜厚に
より作成した。
【００４０】続いてこの実施の形態では、ＳｒＴｉＯ3
ターゲットにＡｒＦ（波長１９３〔ｎｍ〕）エキシマレ
ーザを照射し、ＳｒＴｉＯ3 によるバッファ層をエピタ
キシャル成長させた。ここで基板温度は、５００〜６０
０°Ｃである。
ターゲットにＡｒＦ（波長１９３〔ｎｍ〕）エキシマレ
ーザを照射し、ＳｒＴｉＯ3 によるバッファ層をエピタ
キシャル成長させた。ここで基板温度は、５００〜６０
０°Ｃである。
【００４１】なおこれら膜厚の制御は、ＲＨＥＥＤ強度
振動を測定し、フィードバックすることにより実行し
た。また電極構造は、第１の実施の形態と同様に構成さ
れる。
振動を測定し、フィードバックすることにより実行し
た。また電極構造は、第１の実施の形態と同様に構成さ
れる。
【００４２】図３に示すように、（Ｂａ，Ｓｒ）ＴｉＯ
3 による誘電体層を、ＮｂをドープしたＳｒＴｉＯ3 に
よる電極層により挟むようにしても、誘電体層に一律に
格子歪みを与えることができ、これにより高誘電率で、
均質かつ安定な誘電体膜による誘電体素子を得ることが
できる。
3 による誘電体層を、ＮｂをドープしたＳｒＴｉＯ3 に
よる電極層により挟むようにしても、誘電体層に一律に
格子歪みを与えることができ、これにより高誘電率で、
均質かつ安定な誘電体膜による誘電体素子を得ることが
できる。
【００４３】（３）第３の実施の形態 この実施の形態では、ＭＯＣＶＤ（Metal Organic Cham
ical Vapor Deposition ）により、図３について上述し
た誘電体素子を作成する。
ical Vapor Deposition ）により、図３について上述し
た誘電体素子を作成する。
【００４４】すなわちこの実施の形態においては、第２
の実施の形態と同様にして、０．５ｗｔ％Ｎｂをドープ
したＳｒＴｉＯ3 （００１）基板を脱脂洗浄、加熱処理
した後、この基板を装置に導入して加熱し、表面の吸着
カーボンを除去した。
の実施の形態と同様にして、０．５ｗｔ％Ｎｂをドープ
したＳｒＴｉＯ3 （００１）基板を脱脂洗浄、加熱処理
した後、この基板を装置に導入して加熱し、表面の吸着
カーボンを除去した。
【００４５】続いて、ＳｒＴｉＯ3 （００１）基板上
に、Ｓｒ（ＤＰＭ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏ
ｉ−Ｐｒ）４、Ｎｂ（ＯＥｔ）５を供給し、Ｎｂをドー
プしたＳｒＴｉＯ3 薄膜による電極層を作成した。続い
てＢａ（ＤＰＭ）２、Ｔｉ（Ｏｉ−Ｐｒ）４を供給して
ＢａＴｉＯ3 薄膜による誘電体膜を作成し、その後Ｓｒ
（ＤＰＭ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏｉ−Ｐ
ｒ）４、Ｎｂ（ＯＥｔ）５を供給し、Ｎｂをドープした
ＳｒＴｉＯ3 薄膜による電極層を作成した。
に、Ｓｒ（ＤＰＭ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏ
ｉ−Ｐｒ）４、Ｎｂ（ＯＥｔ）５を供給し、Ｎｂをドー
プしたＳｒＴｉＯ3 薄膜による電極層を作成した。続い
てＢａ（ＤＰＭ）２、Ｔｉ（Ｏｉ−Ｐｒ）４を供給して
ＢａＴｉＯ3 薄膜による誘電体膜を作成し、その後Ｓｒ
（ＤＰＭ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏｉ−Ｐ
ｒ）４、Ｎｂ（ＯＥｔ）５を供給し、Ｎｂをドープした
ＳｒＴｉＯ3 薄膜による電極層を作成した。
【００４６】続いてこの実施の形態では、Ｓｒ（ＤＰ
Ｍ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏｉ−Ｐｒ）４を
供給し、ＳｒＴｉＯ3 薄膜によるバッファ層を作成し
た。なお膜厚の制御は、水晶振動子重量測定計を用い
た。
Ｍ）２・２ｔｅｔｒａｅｎｅ、Ｔｉ（Ｏｉ−Ｐｒ）４を
供給し、ＳｒＴｉＯ3 薄膜によるバッファ層を作成し
た。なお膜厚の制御は、水晶振動子重量測定計を用い
た。
【００４７】この実施の形態によれば、ＭＯＣＶＤによ
って層構造を作成しても、第２の実施の形態と同様に、
誘電体層に一律に格子歪みを与えることができ、これに
より高誘電率で、均質かつ安定な誘電体膜による誘電体
素子を得ることができる。
って層構造を作成しても、第２の実施の形態と同様に、
誘電体層に一律に格子歪みを与えることができ、これに
より高誘電率で、均質かつ安定な誘電体膜による誘電体
素子を得ることができる。
【００４８】（４）他の実施の形態 なお上述の実施の形態においては、電極層の外側に別途
バッファ層を作成する場合について述べたが、本発明は
これに限らず、必要に応じて電極層とバッファ層とを兼
用してもよく、必要に応じてバッファ層を省略してもよ
い。
バッファ層を作成する場合について述べたが、本発明は
これに限らず、必要に応じて電極層とバッファ層とを兼
用してもよく、必要に応じてバッファ層を省略してもよ
い。
【００４９】また上述の実施の形態においては、ＭＢ
Ｅ、レーザアブレーション、ＭＯＣＶＤによるエピタキ
シャル成長により、誘電体素子を作成する場合について
述べたが、本発明はこれに限らず、他の薄膜作成手法を
広く適用することができる。
Ｅ、レーザアブレーション、ＭＯＣＶＤによるエピタキ
シャル成長により、誘電体素子を作成する場合について
述べたが、本発明はこれに限らず、他の薄膜作成手法を
広く適用することができる。
【００５０】さらに上述の実施の形態においては、Ｂａ
ＴｉＯ3 、（Ｂａ，Ｓｒ）ＴｉＯ3により誘電体層を、
ＳｒＲｕＯ3 、ＮｂをドープしたＳｒＴｉＯ3 により電
極層を構成する場合について述べたが、本発明はこれに
限らず、要はペロブスカイト構造化合物による誘電体層
を電極層により挟んで、格子整合させれば良く、電極及
び誘電体層に種々のペロブスカイト構造化合物を適用す
ることができる。
ＴｉＯ3 、（Ｂａ，Ｓｒ）ＴｉＯ3により誘電体層を、
ＳｒＲｕＯ3 、ＮｂをドープしたＳｒＴｉＯ3 により電
極層を構成する場合について述べたが、本発明はこれに
限らず、要はペロブスカイト構造化合物による誘電体層
を電極層により挟んで、格子整合させれば良く、電極及
び誘電体層に種々のペロブスカイト構造化合物を適用す
ることができる。
【００５１】また上述の実施の形態においては、ペロブ
スカイト構造化合物により電極を作成する場合について
述べたが、本発明はこれに限らず、誘電体層に疑似的に
格子整合して格子歪みを与えることが可能な種々の材料
を広く電極に適用することができる。因みに、実験した
結果によれば誘電体層の格子定数に対して３〔％〕以下
の範囲で格子定数が異なる場合に、誘電体層に疑似的に
格子整合して格子歪みを与えることができ、例えばプラ
チナＰｔ、インジウムＩｎを１１１面により誘電体層に
堆積させても、上述の実施の形態と同様の効果を得るこ
とができる。
スカイト構造化合物により電極を作成する場合について
述べたが、本発明はこれに限らず、誘電体層に疑似的に
格子整合して格子歪みを与えることが可能な種々の材料
を広く電極に適用することができる。因みに、実験した
結果によれば誘電体層の格子定数に対して３〔％〕以下
の範囲で格子定数が異なる場合に、誘電体層に疑似的に
格子整合して格子歪みを与えることができ、例えばプラ
チナＰｔ、インジウムＩｎを１１１面により誘電体層に
堆積させても、上述の実施の形態と同様の効果を得るこ
とができる。
【００５２】また上述の実施の形態においては、本発明
をＤＲＡＭに適用してメモリセルの電荷蓄積機構を構成
する場合について述べたが、本発明はこれに限らず、Ｌ
ＳＩ、ＦｅＲＡＭ等の電荷蓄積機構に、さらにはＭＭＩ
Ｃの誘電体素子に、さらにはマイクロアクチュエータ等
に広く適用することができる。
をＤＲＡＭに適用してメモリセルの電荷蓄積機構を構成
する場合について述べたが、本発明はこれに限らず、Ｌ
ＳＩ、ＦｅＲＡＭ等の電荷蓄積機構に、さらにはＭＭＩ
Ｃの誘電体素子に、さらにはマイクロアクチュエータ等
に広く適用することができる。
【００５３】
【発明の効果】上述のように本発明によれば、電極層に
より誘電体層を挟み込み、このときペロブスカイト構造
化合物による誘電体層に格子定数の異なる電極層を格子
整合させることにより、高誘電率で、均質かつ安定な誘
電体膜による誘電体素子を得ることができる。
より誘電体層を挟み込み、このときペロブスカイト構造
化合物による誘電体層に格子定数の異なる電極層を格子
整合させることにより、高誘電率で、均質かつ安定な誘
電体膜による誘電体素子を得ることができる。
【図１】本発明の第１の実施の形態に係る誘電体素子の
構造を示す断面図である。
構造を示す断面図である。
【図２】図１の電極構造を示す断面図である。
【図３】本発明の第２の実施の形態に係る誘電体素子の
構造を示す断面図である。
構造を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (72)発明者 重谷 寿士 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 (72)発明者 小林 和義 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 (72)発明者 関口 象一 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内
Claims (5)
- 【請求項１】ペロブスカイト構造化合物の誘電体膜を間
に挟んで、前記誘電体膜と格子定数の異なる電極が配置
され、 前記電極と、前記誘電体膜のペロブスカイト構造化合物
とが格子整合してなることを特徴とする誘電体素子。 - 【請求項２】前記電極は、 ペロブスカイト構造化合物であることを特徴とする請求
項１に記載の誘電体素子。 - 【請求項３】前記誘電体膜は、 ＢａＴｉＯ3 のペロブスカイト構造化合物であり、前記
電極は、 ＳｒＲｕＯ3 のペロブスカイト構造化合物であることを
特徴とする請求項２に記載の誘電体素子。 - 【請求項４】前記誘電体膜は、 （Ｂａ，Ｓｒ）ＴｉＯ3 のペロブスカイト構造化合物で
あり、前記電極は、 ＮｂをドープしたＳｒＴｉＯ3 のペロブスカイト構造化
合物であることを特徴とする請求項２に記載の誘電体素
子。 - 【請求項５】前記電極の外側に、ペロブスカイト構造化
合物によるバッファ層を有することを特徴とする請求項
１、請求項２、請求項３又は請求項４に記載の誘電体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10013251A JPH11204745A (ja) | 1998-01-08 | 1998-01-08 | 誘電体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10013251A JPH11204745A (ja) | 1998-01-08 | 1998-01-08 | 誘電体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204745A true JPH11204745A (ja) | 1999-07-30 |
Family
ID=11828002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10013251A Pending JPH11204745A (ja) | 1998-01-08 | 1998-01-08 | 誘電体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204745A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6824898B2 (en) | 1999-11-19 | 2004-11-30 | Taiyo Yuden Co., Ltd. | Dielectric thin film, method for making the same and electric components thereof |
| WO2006117912A1 (ja) * | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| US7893471B2 (en) | 2006-02-28 | 2011-02-22 | Sony Corporation | Semiconductor apparatus with a crystalline dielectric film and method of manufacturing said semiconductor apparatus |
| EP4216692A1 (en) * | 2022-01-19 | 2023-07-26 | Samsung Electronics Co., Ltd. | Capacitor and semiconductor device including the capacitor |
-
1998
- 1998-01-08 JP JP10013251A patent/JPH11204745A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6824898B2 (en) | 1999-11-19 | 2004-11-30 | Taiyo Yuden Co., Ltd. | Dielectric thin film, method for making the same and electric components thereof |
| WO2006117912A1 (ja) * | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| JPWO2006117912A1 (ja) * | 2005-04-27 | 2008-12-18 | 株式会社村田製作所 | 薄膜キャパシタおよびその製造方法 |
| US7675139B2 (en) * | 2005-04-27 | 2010-03-09 | Murata Manufacturing Co., Ltd. | Thin film capacitor and manufacturing method therefor |
| JP4525947B2 (ja) * | 2005-04-27 | 2010-08-18 | 株式会社村田製作所 | 薄膜キャパシタの製造方法 |
| US7785977B2 (en) | 2005-04-27 | 2010-08-31 | Murata Manufacturing Co., Ltd. | Thin film capacitor and manufacturing method therefor |
| US7893471B2 (en) | 2006-02-28 | 2011-02-22 | Sony Corporation | Semiconductor apparatus with a crystalline dielectric film and method of manufacturing said semiconductor apparatus |
| EP4216692A1 (en) * | 2022-01-19 | 2023-07-26 | Samsung Electronics Co., Ltd. | Capacitor and semiconductor device including the capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| JP3159255B2 (ja) | 強誘電体容量で用いる電極のスパッタ成長方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| EP0747938B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| JPH10182291A (ja) | 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| Hase et al. | Difference in microstructure between PZT thin films on Pt/Ti and those on Pt | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| KR100321561B1 (ko) | 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법 | |
| JP3608459B2 (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
| JPH11204745A (ja) | 誘電体素子 | |
| US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
| JPH06290983A (ja) | 誘電体薄膜及びその製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| US20080019075A1 (en) | Dielectric capacitor | |
| JP3224293B2 (ja) | 誘電体薄膜の製造方法 | |
| JP2001279443A (ja) | セラミックスの製造方法およびその製造装置、ならびに半導体装置および圧電素子 | |
| JP2004311922A (ja) | 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置 | |
| JP4513193B2 (ja) | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JPH06338598A (ja) | 誘電体薄膜構造物及びその製造方法 | |
| KR100288501B1 (ko) | 비스무쓰 층상 산화물 강유전체 박막의 제조방법 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JP2004207628A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020314 |