JP6516020B2 - 薄膜デバイスおよび薄膜デバイスの製造方法 - Google Patents
薄膜デバイスおよび薄膜デバイスの製造方法 Download PDFInfo
- Publication number
- JP6516020B2 JP6516020B2 JP2017554172A JP2017554172A JP6516020B2 JP 6516020 B2 JP6516020 B2 JP 6516020B2 JP 2017554172 A JP2017554172 A JP 2017554172A JP 2017554172 A JP2017554172 A JP 2017554172A JP 6516020 B2 JP6516020 B2 JP 6516020B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- buffer layer
- substrate
- film device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 60
- 238000009792 diffusion process Methods 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 239000000470 constituent Substances 0.000 claims description 18
- 229910052788 barium Inorganic materials 0.000 claims description 14
- 229910052712 strontium Inorganic materials 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 186
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- -1 BaTiO 3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、基板上に薄膜配線層が形成された薄膜デバイスとその製造方法に関する。
従来、絶縁基板の一方主面上に薄膜キャパシタが形成された薄膜デバイスが知られている。例えば、図４に示すように、特許文献１に記載の薄膜デバイス１００は、シリコン基板１０１と、シリコン基板１０１に積層されたバッファ層１０２と、バッファ層１０２に積層された底部電極１０３と、底部電極１０３に積層された強誘電体層１０４と、強誘電体層１０４に積層された上部電極１０５とを備え、底部電極１０３、強誘電体層１０４、および上部電極１０５が薄膜キャパシタとして機能している。この場合、シリコン基板１０１は、シリコン層１０１ａと、該シリコン層１０１ａの一方主面に形成された二酸化シリコン層１０１ｂとで構成され、二酸化シリコン層１０１ｂ上に、バッファ層１０２が積層される。バッファ層１０２は、例えば、ストロンチウムビスマスタンタレート等のペロブスカイト状の層状超格子材料を含む。また、底部電極１０３はバッファ層１０２側の接着金属部１０３ａと、強誘電体層１０４側の貴金属部１０３ｂとで構成されており、接着金属部１０３ａにより貴金属部１０３ｂとバッファ層１０２との接着強度の向上が図られている。なお、貴金属部１０３ｂおよび上部電極１０５は、例えば白金等の貴金属で形成され、接着金属部１０３ａは例えば、チタン等で形成される。この構成によると、バッファ層１０２の形成により、これに積層された底部電極１０３や上部電極１０５の表面の凹凸がなくなるため、顕著な分極性能の向上を実現できる。また、バッファ層１０２により、底部電極１０３とシリコン基板１０１間の接着強度が向上する。
しかしながら、この種の薄膜デバイスのように、基板と配線層の間にバッファ層のような密着層を形成した場合であっても、密着層が基板から剥離してしまうことがあり、このような場合には、配線層も基板から剥がれてしまうため、例えばショート不良などの配線層の剥がれに起因する不具合が発生するおそれがある。
本発明は、上記した課題に鑑みてなされたものであり、基板と薄膜バッファ層との間に拡散層を形成することで、基板と薄膜バッファ層を強固に密着させ、薄膜バッファ層の剥がれの発生を低減することを目的とする。
上記した目的を達成するために、本発明の薄膜デバイスは、基板と、前記基板に積層された薄膜バッファ層と、前記薄膜バッファ層に積層された第１配線層と、を備え、前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を含む拡散層が５ｎｍ以上１００ｎｍ以下の厚みで形成されていることを特徴としている。
この構成によると、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。また、薄膜バッファ層の剥がれが低減することで、薄膜バッファ層に積層された第１配線層の剥がれも低減でき、これにより第１配線層の剥がれに起因するショート不良を防止することができる。
また、前記薄膜バッファ層は結晶層であり、前記拡散層は非晶質層であってもよい。この場合、薄膜バッファ層が結晶構造であることにより、例えば、基板の構成元素が第１配線層に拡散するのを防止することができる。
また、前記基板は、表面にＳｉＯ２酸化膜を有するＳｉ基板であり、前記薄膜バッファ層は（Ｂａ，Ｓｒ）ＴｉＯ３を含み、前記第１配線層はＰｔを含んでいてもよい。この場合、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層は、Ｓｉ基板とＰｔを含む第１配線層とを密着させる層として好適である。
また、前記第１配線層に積層された誘導体層と、前記誘導体層に積層された第２配線層と、をさらに備え、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタが形成されていてもよい。この場合、薄膜バッファ層の基板からの剥がれによる第１配線層の剥がれを低減できるため、第１配線層の剥がれに起因する、キャパシタの分極性能の低下やショート不良を防止することができる。また、薄膜バッファ層を（Ｂａ，Ｓｒ）ＴｉＯ３の結晶層とすることで、基板の構成元素が誘電体層に拡散するのを防止できるため、薄膜キャパシタの特性低下を抑制することができる。
また、本発明の薄膜デバイスの製造方法は、表面にＳｉＯ２酸化膜が形成されたＳｉ基板の当該表面に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層を成膜する工程と、２５０℃以上６００℃未満の温度で、０．５分以上２０分以下の間熱処理を行うことにより、前記Ｓｉ基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を有する拡散層を５ｎｍ以上１００ｎｍ以下の厚みで形成する工程と、６００℃以上８００℃以下の温度で、０．５分以上２０分以下の間熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、前記薄膜バッファ層にＰｔを含む第１配線層を成膜する工程とを備えることを特徴としている。
この構成によると、Ｓｉ基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着した薄膜デバイスを製造することができる。
また、発明の薄膜デバイスの製造方法は、前記第１配線層上に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む誘電体層を成膜した後、該誘電体層上にＰｔを含む第２配線層を成膜することにより、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えていてもよい。
この構成によると、Ｓｉ基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着する。そのため、第１配線層の剥がれが生じず、ショート不良が発生しにくい薄膜キャパシタを製造することができる。また、薄膜バッファ層を結晶化する工程を備えるため、Ｓｉ基板中のＳｉが誘電体層に拡散するのを防止でき、これにより、Ｓｉの誘電体層への拡散に起因する薄膜キャパシタの特性低下を低減することができる。
本発明によれば、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。薄膜バッファ層の剥がれが低減されることで、薄膜バッファ層に積層された第１配線層が基板から剥がれる不具合を低減することができる。
本発明の一実施形態に係る薄膜デバイス１について、図１〜３を参照して説明する。なお、図１は薄膜デバイス１の断面図、図２（ａ）は本実施形態の薄膜デバイス１のＴＥＭ写真、図２（ｂ）は従来の薄膜デバイスの断面のＴＥＭ写真、図３（ａ）は本実施形態の薄膜デバイス１の断面のＥＤＸによるＢａおよびＳｉマッピング写真、図３（ｂ）は従来の薄膜デバイスの断面のＥＤＸによるＢａおよびＳｉのマッピング写真を示す。
この実施形態に係る薄膜デバイス１は、図１に示すように、絶縁基板２と、該絶縁基板２の一方主面上に積層された薄膜バッファ層４と、該薄膜バッファ層４上に設けられた薄膜キャパシタ５と、絶縁基板２の一方主面に薄膜キャパシタ５を被覆するように積層された絶縁保護層６と、薄膜キャパシタ５からの引出電極７ａ，７ｂと、引出電極７ａ，７ｂに接続された外部電極８ａ，８ｂと、外部電極８ａ，８ｂが露出した状態で絶縁保護層６の表面を覆う表面被覆層９とを備える。
絶縁基板２は、例えばＳｉ基板であり、表面（一方主面）にＳｉＯ２酸化膜２ａが形成されている。
薄膜バッファ層４は、例えば、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３；以下、「ＢＳＴ」という）で形成され、薄膜キャパシタ５の下部電極５ａ（本発明の「第１配線層」に相当）と絶縁基板２との密着強度の補強および絶縁基板２のＳｉの薄膜キャパシタ５の誘電体層５ｂへの拡散を防止する機能を備える。薄膜バッファ層４の厚みは、１０ｎｍ以上２００ｎｍ以下であることが好ましい。なお、この実施形態では、薄膜バッファ層４が、ＢＳＴの結晶相で形成されている。
拡散層３は、絶縁基板２の表面のＳｉＯ２酸化膜２ａと薄膜バッファ層４との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素が拡散して形成されたものであり、この実施形態では、非晶質（アモルファス）相の層である。この拡散層３は、ＳｉＯ２酸化膜２ａと薄膜バッファ層４の互いの構成元素の拡散で形成されることにより、絶縁基板２と薄膜バッファ層４との密着層として機能する。なお、薄膜バッファ層４およびＳｉＯ２酸化膜２ａそれぞれと、拡散層３との間には、厳密な界面が形成されていなくてもよい。また、拡散層３の構成元素の分布量には傾斜があってもよい。なお、拡散層３の厚みは５ｎｍ以上１００ｎｍ以下であることが好ましい。
薄膜キャパシタ５は、下部電極５ａ、誘電体層５ｂおよび上部電極５ｃ（本発明の「第２配線層」に相当）を備え、薄膜デバイス１に形成された容量部として機能する。この場合、上部電極５ｃおよび下部電極５ａはいずれもＰｔ膜で形成され、誘電体層５ｂはＢＳＴで形成されており、下部電極５ａ、誘電体層５ｂ、上部電極５ｃの順に薄膜バッファ層４上に積層される。ここで、下部電極５ａは本発明の「一方電極」に相当し、上部電極５ｃが、本発明の「他方電極」に相当する。なお、誘電体層５ｂを形成する材料はＢＳＴに限らず、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＳｉＯ２誘電体など、種々の誘電体材料を使用することができる。また、上部電極５ｃおよび下部電極５ａも、誘電体材料の種類に応じて、例えば、Ｃｕ膜、Ａｌ膜、Ｔｉ膜を使用してもよい。
絶縁保護層６は、絶縁基板２側に配置された無機保護層６ａと、該無機保護層６ａに積層された有機保護層６ｂの２層構造で形成される。このとき、無機保護層６ａは、例えばＳｉＯ２で形成することができ、有機保護層６ｂは、例えば、感光性ポリイミド系樹脂で形成することができる。
絶縁保護層６の上面には、下部電極５ａを覗くように貫通孔が設けられており、この貫通孔に外部電極８ａと下部電極５ａとを接続する引出電極７ａが形成される。絶縁保護層６の上面には、上部電極５ｃを覗くようにさらに貫通孔が設けられ、この貫通孔に外部電極８ｂと上部電極５ｃとを接続する引出電極７ｂが形成される。なお、引出電極７ａ，７ｂは、いずれも、例えばスパッタ法によるＣｕ／Ｔｉ膜で形成することができる。また、絶縁保護層６の上面に露出した引出電極７ａ，７ｂそれぞれの表面には、Ｎｉ／Ａｕめっきが施されることにより、外部電極８ａ，８ｂが形成される。
また、引出電極７ａ，７ｂおよび外部電極８ａ，８ｂの周縁部を被覆するように、絶縁保護層６の一方主面に表面被覆層９が設けられている。表面被覆層９は、例えば、ソルダーレジスト等のエポキシ樹脂で形成することができる。
（薄膜デバイスの製造方法）
次に、本発明の薄膜デバイス１の製造方法の一例について説明する。まず、熱酸化法によりＳｉＯ２酸化膜２ａが表面に形成された絶縁基板２の一方主面に、（Ｂａ，Ｓｒ）ＴｉＯ３溶液（ＢＳＴ溶液）をスピンコート法により塗布する。次に、絶縁基板２にホットプレートにより２００℃で約３分間の熱処理を施し、ＢＳＴ溶液中の溶媒成分を除去する。なお、絶縁基板２の表面に形成されるＳｉＯ２酸化膜２ａの膜厚は、５０ｎｍ以上１２００ｎｍ以下程度が好ましい。
次に、本発明の薄膜デバイス１の製造方法の一例について説明する。まず、熱酸化法によりＳｉＯ２酸化膜２ａが表面に形成された絶縁基板２の一方主面に、（Ｂａ，Ｓｒ）ＴｉＯ３溶液（ＢＳＴ溶液）をスピンコート法により塗布する。次に、絶縁基板２にホットプレートにより２００℃で約３分間の熱処理を施し、ＢＳＴ溶液中の溶媒成分を除去する。なお、絶縁基板２の表面に形成されるＳｉＯ２酸化膜２ａの膜厚は、５０ｎｍ以上１２００ｎｍ以下程度が好ましい。
続いて、ホットプレートにより２５０℃以上６００℃未満（代表的には４００℃程度）で約３分間の熱処理（第１の熱処理）を施し、絶縁基板２のＳｉＯ２酸化膜２ａと薄膜バッファ層４との間に拡散層３を形成する。さらに、ホットプレートにより６００℃以上８００℃以下（代表的には６６０℃）で約３分間の熱処理（第２の熱処理）を施し、薄膜バッファ層４のＢＳＴの緻密化および結晶化を行う。なお、第１および第２の熱処理の時間は、たとえば、０．５分以上２０分以下の範囲で、それぞれ適宜変更可能である。
ところで、図２は、第１の熱処理を実施した本実施形態の薄膜デバイス１（図２（ａ）参照）、および第１の熱処理を実施しない方法で製造した従来の薄膜デバイス（図２（ｂ）参照）それぞれの断面を透過電子顕微鏡（ＴＥＭ）で撮影した画像である。これによると、従来の薄膜デバイスでは、図２（ｂ）に示すように、薄膜バッファ層４とＳｉＯ２酸化膜２ａとの間には明確な境界があり、この境界には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス１では、図２（ａ）に示すように、薄膜バッファ層４とＳｉＯ２酸化膜２ａとの間に明確な境界がなく、両層の間に拡散層３が形成されているのが分かる。
また、図３（ａ）の左図は、図２（ａ）と同じもので、本実施形態の薄膜デバイス１の断面のＴＥＭ画像、中図は、左図のＥＤＸによるＢａのマッピング、右図は、左図のＥＤＸによるＳｉのマッピングを示す。また、図３（ｂ）の左図は、図２（ｂ）と同じもので、従来の薄膜デバイスの断面のＴＥＭ画像、中図は、左図のＥＤＸによるＢａのマッピング、右図は、左図のＥＤＸによるＳｉのマッピングを示したものである。これによると、従来の薄膜デバイスでは、ＳｉＯ２酸化膜２ａの領域には、薄膜バッファ層４の構成元素であるＢａが略存在しないことが分かる（図３（ｂ）中図参照）。また、薄膜バッファ層４の領域には、ＳｉＯ２酸化膜２ａの構成元素であるＳｉが略存在しないことが分かる（図３（ｂ）右図参照）。すなわち、両層の間には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス１では、ＳｉＯ２酸化膜２ａの領域には、薄膜バッファ層４の構成元素であるＢａが存在し（図３（ａ）中図参照）、薄膜バッファ層４とＳｉＯ２酸化膜２ａの間に、ＳｉＯ２酸化膜２ａの構成元素であるＳｉと薄膜バッファ層４の構成元素であるＢａとが存在する拡散層３が形成されていることが分かる。なお、図示省略しているが、拡散層３には、薄膜バッファ層４の他の構成元素である、ＳｒやＴｉも存在している。
なお、従来の薄膜デバイスでは、第１の熱処理を行わずに第２の熱処理のみを行って薄膜バッファ層４の結晶化および緻密化が行わるが、この場合は、再度第１の熱処理を行っても、本実施形態の拡散層３が形成されないことが分かっている。これは、第２の熱処理のみの場合、温度を一気に第２の熱処理温度まで上昇させるため、薄膜バッファ層４のＢＳＴを構成する元素が拡散する前にＢＳＴの結晶化温度に達してしまい、それ以上拡散が起こらないためであると考えられる。なお、従来の薄膜デバイスの薄膜バッファ層４および本実施形態の薄膜バッファ層４はいずれもＢＳＴの結晶相で形成され、本実施形態の拡散層３は非晶質相で形成されていることが、Ｘ線回折装置による分析で分かっている。また、図２および図３によると、拡散層３は、主に第１の熱処理前のＳｉＯ２酸化膜側に形成されているが、薄膜バッファ層４の構成元素がＳｉＯ２酸化膜側に拡散する速度が、ＳｉＯ２酸化膜の構成元素が薄膜バッファ層４側に拡散する速度よりも速いことに起因する。
製造方法の説明に戻って、拡散層３を形成した後は、薄膜バッファ層４の一方主面に、スパッタ法によりＰｔ膜を成膜して下部電極５ａを形成する。続いて、誘電体層５ｂを形成するために、ＢＳＴ溶液をスピンコート法によりＰｔ膜上に塗布した後、ホットプレートによりＢＳＴ溶液中の溶媒成分を除去するために１５０℃以上２５０℃以下（代表的には２００℃）で約３分間の熱処理を施し、さらにＢＳＴの緻密化および結晶化を行うために５００℃以上８００℃以下（代表的には６００℃）で約３分間の熱処理（仮焼）を施す。
次に、誘電体層５ｂの一方主面にスパッタ法によりＰｔ膜を成膜して上部電極５ｃを形成する。次に、絶縁基板２の一方主面の全体に形成された下部電極５ａ、誘電体層５ｂおよび上部電極５ｃを、それぞれ所定の形状にするためにドライエッチングにより加工する。その後、８６０℃の熱処理（本焼）を施し、誘電体層５ｂのＢＳＴ結晶成長を行って誘電体層５ｂの特性を発揮できるようにする。
次に、絶縁基板２の一方主面に、薄膜キャパシタ５を被覆するように、絶縁保護層６を形成する。この場合、無機保護層６ａ、有機保護層６ｂの順に積層する。
次に、絶縁保護層６の所定の位置に各引出電極を形成するためのビア（貫通孔）加工を行う。ビアが形成されたら、スパッタ法によりＣｕ／Ｔｉ膜を成膜し、該Ｃｕ／Ｔｉ膜をエッチングにより所定のパターンに形成して、引出電極７ａおよび７ｂを形成する。さらに、引出電極７ａおよび７ｂのそれぞれの表面に、Ｎｉ／Ａｕめっきにより、外部電極８ａおよび８ｂを形成する。
最後に、各引出電極７ａ，７ｂおよび各外部電極８ａ，８ｂの周縁部を被覆するように、絶縁保護層６の一方主面にエポキシ樹脂等の表面被覆層９を形成して、薄膜デバイス１が完成する。
したがって、上記した実施形態によれば、絶縁基板２と薄膜バッファ層４との間に拡散層３を形成することで、絶縁基板２と薄膜バッファ層４が強固に密着するため、薄膜バッファ層４の剥がれを防止することができる。そのため、薄膜バッファ層４に積層された下部電極５ａを含む薄膜キャパシタ５においても、構造不良の発生を防止することができるとともに、薄膜デバイス１のショート不良の発生も低減できる。
なお、上述したように、拡散層３の厚みは５ｎｍ以上１００ｎｍ以下であることが好ましい。拡散層３の厚みが５ｎｍを下回ると絶縁基板２と薄膜バッファ層４との密着性が低下し、薄膜バッファ層４やその上の配線層が剥がれてしまう可能性がある。その厚みが１００ｎｍを上回ると膜応力（拡散層自身が持つ応力）により薄膜バッファ層４やその上の配線層が剥がれてしまう可能性がある。
また、上述したように、薄膜バッファ層４の厚みは１０ｎｍ以上２００ｎｍ以下であることが好ましい。薄膜バッファ層４の厚みが１０ｎｍを下回ると連続膜が形成されず、部分的に密着性が取れなくなってしまうことがあり、その厚みが２００ｎｍを上回ると膜応力（薄膜バッファ層自身が持つ応力）により剥がれが生じることがある。
また、薄膜バッファ層４を結晶層とすることで、絶縁基板２の構成元素が薄膜バッファ層４および下部電極５ａを介して誘電体層５ｂ中に拡散することを防止できるため、分極性能等の薄膜キャパシタ５の特性低下が生じるのを防止できる。
また、２５０℃以上６００℃未満の温度で熱処理を施すことで、ＢＳＴを結晶化させずに拡散層３を形成することができる。つまり、２５０℃以上６００℃未満で所定時間保持すること（第１の熱処理）により、ＢＳＴの結晶化が進む前にＢＳＴを拡散させ、拡散したＢＳＴとＳｉＯ２とを反応させて反応相（拡散層）を形成することができ、さらに、６００℃以上８００℃以下で所定時間保持すること（第２の熱処理）により、バッファ層におけるＢＳＴの結晶化を進めることができる。言い換えると、第１の熱処理は、ＳｉやＢａの拡散開始温度以上、かつ、ＢＳＴの結晶化開始温度未満の温度範囲であり、拡散したＢＳＴとＳｉＯ２とが化学的に反応して反応相を形成する反応相形成温度である。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、薄膜デバイス１が薄膜キャパシタ５を備える場合について説明したが、これに限らず、絶縁基板２と配線層との間に薄膜バッファ層４のような密着層が形成さる構成であれば、本発明を適用することができる。
また、上記した実施形態では、Ｓｉ基板の表面にＳｉＯ２酸化膜２ａが形成される場合について説明したが、ＳｉＯ２酸化膜２ａが形成されていない構成であってもよい。
本発明は、絶縁基板と配線層との間に薄膜バッファ層を有する種々の薄膜デバイスに適用することができる。
１ 薄膜デバイス
２ 絶縁基板
３ 拡散層
４ 薄膜バッファ層
５ 薄膜キャパシタ
６ 絶縁保護層
７ａ，７ｂ 引出電極
８ａ，８ｂ 外部電極
９ 表面被覆層
２ 絶縁基板
３ 拡散層
４ 薄膜バッファ層
５ 薄膜キャパシタ
６ 絶縁保護層
７ａ，７ｂ 引出電極
８ａ，８ｂ 外部電極
９ 表面被覆層
Claims (6)
- 基板と、
前記基板に積層された薄膜バッファ層と、
前記薄膜バッファ層に積層された第１配線層と、を備え、
前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を含む拡散層が５ｎｍ以上１００ｎｍ以下の厚みで形成されていることを特徴とする薄膜デバイス。 - 前記薄膜バッファ層は結晶層であり、
前記拡散層は非晶質層であることを特徴とする請求項１に記載の薄膜デバイス。 - 前記基板は、表面にＳｉＯ２酸化膜を有するＳｉ基板であり、
前記薄膜バッファ層は（Ｂａ，Ｓｒ）ＴｉＯ３を含み、
前記第１配線層はＰｔを含むことを特徴とする請求項１または２に記載の薄膜デバイス。 - 前記第１配線層に積層された誘導体層と、
前記誘導体層に積層された第２配線層と、をさらに備え、
前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタが形成されていることを特徴とする請求項１ないし３のいずれかに記載の薄膜デバイス。 - 表面にＳｉＯ２酸化膜が形成されたＳｉ基板の当該表面に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層を成膜する工程と、
２５０℃以上６００℃未満の温度で、０．５分以上２０分以下の間熱処理を行うことにより、前記Ｓｉ基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を有する拡散層を５ｎｍ以上１００ｎｍ以下の厚みで形成する工程と、
６００℃以上８００℃以下の温度で、０．５分以上２０分以下の間熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、
前記薄膜バッファ層にＰｔを含む第１配線層を成膜する工程と、
を備えることを特徴とする薄膜デバイスの製造方法。 - 前記第１配線層上に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む誘電体層を成膜した後、該誘電体層上にＰｔを含む第２配線層を成膜することにより、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えることを特徴とする請求項５に記載の薄膜デバイスの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015235822 | 2015-12-02 | ||
| JP2015235822 | 2015-12-02 | ||
| PCT/JP2016/085722 WO2017094835A1 (ja) | 2015-12-02 | 2016-12-01 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017094835A1 JPWO2017094835A1 (ja) | 2018-09-06 |
| JP6516020B2 true JP6516020B2 (ja) | 2019-05-22 |
Family
ID=58797401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017554172A Active JP6516020B2 (ja) | 2015-12-02 | 2016-12-01 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6516020B2 (ja) |
| CN (1) | CN208240501U (ja) |
| WO (1) | WO2017094835A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113539652B (zh) * | 2021-07-06 | 2022-05-20 | 合泰盟方电子（深圳）股份有限公司 | 一种薄膜电感器加工工艺和薄膜电感器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140909A (ja) * | 1990-10-01 | 1992-05-14 | Taiyo Yuden Co Ltd | 複合型ｌｃフィルタ |
| JPH06151184A (ja) * | 1992-11-12 | 1994-05-31 | Matsushita Electric Ind Co Ltd | Ｔ型結合ｌｃ複合素子とその製造方法 |
| JPH09270338A (ja) * | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品 |
| JP3340917B2 (ja) * | 1996-09-12 | 2002-11-05 | 株式会社東芝 | 誘電体薄膜素子 |
| JP3966208B2 (ja) * | 2002-11-14 | 2007-08-29 | 富士通株式会社 | 薄膜キャパシタおよびその製造方法 |
| JP4591689B2 (ja) * | 2005-04-28 | 2010-12-01 | Ｔｄｋ株式会社 | Ｌｃ複合部品の製造方法 |
| JP6430686B2 (ja) * | 2012-10-30 | 2018-11-28 | 株式会社村田製作所 | 薄膜キャパシタおよびその製造方法 |
-
2016
- 2016-12-01 CN CN201690001386.0U patent/CN208240501U/zh active Active
- 2016-12-01 WO PCT/JP2016/085722 patent/WO2017094835A1/ja active Application Filing
- 2016-12-01 JP JP2017554172A patent/JP6516020B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017094835A1 (ja) | 2017-06-08 |
| CN208240501U (zh) | 2018-12-14 |
| JPWO2017094835A1 (ja) | 2018-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4525947B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP5455352B2 (ja) | 薄膜ｍｉｍキャパシタ及びその製造方法 | |
| WO2011010638A1 (ja) | 誘電体薄膜素子及びその製造方法 | |
| US7026680B2 (en) | Thin film capacitive element, method for producing same and electronic device | |
| JP5924461B1 (ja) | 複合電子部品 | |
| JP2008252011A (ja) | 誘電体キャパシタ | |
| JP5803731B2 (ja) | 薄膜素子 | |
| JP5348565B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| JP6516020B2 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
| JP5024812B2 (ja) | 誘電体構造及びその製造方法 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JPH1197289A (ja) | 薄膜チップコンデンサー及びその製造方法 | |
| JP5119058B2 (ja) | 薄膜キャパシタ | |
| JP2008294319A (ja) | 薄膜キャパシタの製造方法 | |
| JP2007201157A (ja) | コンデンサ | |
| JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
| JP3966094B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005085812A (ja) | 誘電体薄膜キャパシタ | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| JP4255495B2 (ja) | 誘電体キャパシタ | |
| JP2018011028A (ja) | 誘電体薄膜および薄膜キャパシタの製造方法 | |
| JP2007251210A (ja) | キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180514 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6516020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |