JP4255495B2

JP4255495B2 - 誘電体キャパシタ

Info

Publication number: JP4255495B2
Application number: JP2007011924A
Authority: JP
Inventors: 孝中村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-01-22
Filing date: 2007-01-22
Publication date: 2009-04-15
Anticipated expiration: 2015-07-07
Also published as: JP2007158366A

Description

この発明は誘電体キャパシタに関するものであり、特にその強誘電性等の向上に関するものである。

従来の強誘電体キャパシタを、図１０に示す。シリコン基板２の上に、酸化シリコン層４が形成されている。その上に、白金からなる下部電極６が設けられている。下部電極６の上には、強誘電体層であるＰＺＴ(PbZr_XTi_1-XO₃)膜８が設けられ、さらにその上には、白金からなる上部電極１０が設けられている。このようにして、下部電極６、ＰＺＴ膜８、上部電極１０により、強誘電体キャパシタが形成される。

なお、ここで、下部電極６として白金を用いているのは、次のような理由によるものである。ＰＺＴ膜８は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向しないため強誘電性が損なわれてしまうからである。一方、下部電極６は、シリコン基板２から絶縁した状態で形成しなければならない。このため、シリコン基板２上に酸化シリコン層４を形成している。この酸化シリコン層４はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファスの上においても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられている。

しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。

白金は酸素やPbを透過しやすいため、強誘電体（ＰＺＴ）内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図１１に示すように、白金の柱状結晶の間から、強誘電体中の酸素やPbが抜け出すおそれがあった。

また、このような問題は高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。

この発明は、上記の問題点を解決して、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。

なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電気の蓄積に用いられると否とにかかわらず、この構造を有するものを含む概念である。

本発明は、下部電極と、前記下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層と、前記誘電体層の上に形成された上部電極と、を備え、前記下部電極はパラジウムの柱状結晶間にその酸化物である酸化パラジウムを有し、その上層に白金層を具備したことを特徴とする。

また本発明は、下部電極を形成するステップと、前記下部電極の上に強誘電体または高誘電率を有する誘電体によって構成される誘電体層を形成するステップと、前記誘電体層の上に上部電極を形成するステップとを備える誘電体キャパシタの製造方法であって、前記下部電極を形成するステップは、柱状結晶構造を有するパラジウムの薄膜を形成する工程と、前記パラジウムの薄膜上に白金の薄膜を形成する工程と、前記パラジウムは酸化する一方前記白金は酸化しない条件の酸化雰囲気中で熱処理を行い、前記パラジウムの薄膜の柱状結晶間のみに酸化パラジウムを形成する工程とからなることを特徴とする。

また以下のような構成もある。
この誘電体キャパシタは、少なくとも柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成された上部電極、を備え、前記酸化層は前記誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタは、酸化層の上に、W層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの導電体層が形成されて下部電極が構成されており、当該導電体層の上に強誘電体層が形成されている。

また、この誘電体キャパシタは、下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、また、酸化シリコン層に接する接合層を有している。

また、この誘電体キャパシタは、下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を有する上部電極、を備え、酸化層は誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタは、少なくとも柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を有する下部電極、下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層、誘電体層の上に形成され、少なくとも柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を有する上部電極を備え、酸化層は誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタの製造方法は、基板上に、スパッタリングによって、柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を下部電極として形成するステップ、下部電極の上に強誘電体膜または高誘電率を有する誘電体膜を誘電体層として形成するステップ、誘電体層の上に上部電極を形成するステップ、を備え、酸化層は誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタの製造方法は、基板上にスパッタリングによってW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの柱状結晶材料のベース層を形成するステップ、柱状結晶材料のベース層の表面を酸化するステップ、表面が酸化された柱状結晶材料のベース層の上に強誘電体膜または高誘電率を有する誘電体膜を誘電体層として形成するステップ、誘電体層の上に上部電極を形成するステップ、を備え、酸化層は前記誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタの製造方法は、基板上に下部電極を形成するステップ、下部電極の上に強誘電体膜または高誘電率を有する誘電体膜を誘電体層として形成するステップ、誘電体層の上に、スパッタリングによって、柱状結晶の酸化層であるWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を上部電極として形成するステップ、を備え、酸化層は誘電体層からの酸素の抜け出しを防止するように構成されている。

また、この誘電体キャパシタの製造方法は、基板上に下部電極を形成するステップ、下部電極の上に強誘電体膜または高誘電率を有する誘電体膜を誘電体層として形成するステップ、誘電体層の上にスパッタリングによってをW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの柱状結晶材料のベース層を形成するステップ、柱状結晶材料のベース層の表面を酸化して誘電体層からの酸素の抜け出しを防止する酸化層を形成するステップ、を備えている。

また、この誘電体キャパシタの製造方法は、基板上にスパッタリングによってW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの柱状結晶材料のベース層を層を形成するステップ、ベース層の表面に、W層、Ti層、Ta層、、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの薄膜導電体層を形成するステップ、表面に薄膜導電体が形成された柱状結晶材料のベース層を酸化して誘電体層からの酸素の抜け出しを防止する柱状結晶材料の酸化層を形成するステップ、酸化処理された柱状結晶材料のベース層の上に薄膜導電体層を介して強誘電体膜または高誘電率を有する誘電体膜を誘電体層として形成するステップ、誘電体層の上に上部電極を形成するステップ、を備えている。

また、この誘電体キャパシタの製造方法は、酸化処理を、誘電体層を形成する際の熱処理と併用したことを特徴としている。

また、この誘電体キャパシタは、少なくともWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を下部電極に有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。

また、この誘電体キャパシタは、酸化層の上にW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層のいずれか１つの導電層を設け、この導電層の上に誘電体層を設けている。したがって、リーク電流の減少をはかることができる。

また、この誘電体キャパシタは、少なくともWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を上部電極に有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えるとができる。

また、この誘電体キャパシタは、少なくともWO_x層、TiO_x層、TaO_x層、IrO₂層、PtO₂層、RuO_x層、ReO_x層、PdO_x層、OsO_x層のいずれか１つの酸化層を上部電極および下部電極に有している。したがって、誘電体層からの酸素の抜け出しを防止することができ、誘電特性の経年変化を抑えることができる。

すなわち、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。

図１に、この発明の一実施例による強誘電体キャパシタの構造を示す。シリコン基板２の上に、酸化シリコン層４、下部電極１２、強誘電体膜（強誘電体層）８、上部電極１５が設けられている。下部電極１２は酸化パラジウム(PdO_x)によって形成されており、上部電極１５も酸化パラジウム(PdO_x)によって形成されている。

従来例の図１１に示すように、白金は柱状の結晶であるため、強誘電体膜８中の酸素を透過してしまう。この実施例では、酸化パラジウムを下部電極１２として用いている。この酸化パラジウム層１２は、柱状結晶でないため酸素を透過しにくい。したがって、強誘電体膜８の酸素の欠乏を防ぐことができる。上部電極１５についても同様である。これにより、強誘電体膜８の強誘電性が向上した。つまり、上部電極１５または下部電極１２のいずれかを酸化パラジウムで構成すると、白金で構成した場合に比べて残留分極Ｐｒの使用による劣化がかなり改善されたなお、上記実施例では、下部電極１２、上部電極１５の双方を酸化パラジウムによって形成しているので、酸素やPbの透過を確実に防止することができる。しかし、何れか一方だけでも、ある程度の効果を得ることができる。

上記のような強誘電体キャパシタは、たとえば、図２に示すように、トランジスタ２４と組み合わせて、不揮発性メモリとして用いることができる。

図３に、この発明の一実施例による強誘電体キャパシタの製造工程を示す。シリコン基板２の表面を熱酸化し、酸化シリコン層４を形成する（図３Ａ）。ここでは、酸化シリコン層４の厚さを６００ｎｍとした。次に、パラジウムをターゲットとして用いて、反応性スパッタリングにより酸化パラジウムを、酸化シリコン層４の上に形成し、これを下部電極１２とする（図３Ｂ）。ここでは、２００ｎｍの厚さに形成した。

次に、この下部電極１２の上に、ゾルゲル法によって、強誘電体層８としてＰＺＴ膜を形成する（図３Ｃ）。出発原料として、Pb(CH₃COO)₂ 3H₂O,Zr(tーOC₄H₉)₄、Ti(i-OC₃H₇)₄の混合溶液を用いた。この混合溶液をスピンコートした後、１５０度（摂氏、以下同じ）で乾燥させ、ドライエアー雰囲気において４００度で３０秒の仮焼成を行った。これを５回繰り返した後、Ｏ₂雰囲気中で、７００度以上の熱処理を施した。このようにして、２５０ｎｍの強誘電体層８を形成した。なお、ここでは、PbZr_xTi_1-xO₃において、ｘを０．５２として（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜を形成している。

さらに、強誘電体層８の上に、反応性スパッタリングにより酸化パラジウムを形成し、上部電極１５とする（図３Ｄ）。ここでは、２００ｎｍの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。

なお、酸化パラジウムに代えて、WO_x,TiO_x,TaO_x,IrO₂,PtO₂,ReO_x,RuO_x,OsO_xを用いてもよい。

また、これら酸化層の上に強誘電体を形成すると、強誘電体の配向性が損なわれる。そこで、酸化層の上にW層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層等の導電体層を設け、その上に強誘電体を形成してもよい。さらに、このような導電体層を設けることにより、強誘電体のリークを減少させることができた、図４に、この発明の他の実施例による強誘電体キャパシタの構造を示す。この実施例では、下部電極１２と酸化シリコン層４との間に、チタン層（５ｎｍ）を接合層３０として設けている。一般に、酸化パラジウムと酸化シリコンとの密着性はあまり良くない。このため、部分的に合金層がはがれ、強誘電特性を劣化させるおそれがある。そこで、この実施例では、酸化シリコン層４と密着性のよいチタン層を接合層３０として設けている。これにより、強誘電特性を改善している。なお、チタン層は、スパッタリングによって形成すればよい。

なお、上記実施例では、接合層３０としてチタン層を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。

上記各実施例では、強誘電体膜８としてＰＺＴを用いているが、酸化物強誘電体であれば、どのようなものを用いてもよい。たとえば、Ba₄Ti₃O₁₂を用いてもよい。

この発明の他の実施例によるキャパシタを図５に示す。この実施例では、強誘電体層８に代えて、高誘電率を有する誘電体層９０を用いている。酸化シリコン層４の上に、酸化パラジウムの下部電極１２を設け、その上にSrTiO₃,(Sr,Ba)TiO3のペロブスカイト構造を有する高誘電率薄膜を誘電体層９０として形成した。この場合も、強誘電体の場合と同様、誘電性の改善が図られた。つまり、強誘電体層について述べたことが、高誘電率を有する誘電体層にも適用できることが明らかとなった。

図５に、この発明の他の実施例による強誘電体キャパシタの構造を示す。シリコン基板２の上に、酸化シリコン層４、下部電極１２、強誘電体膜（強誘電体層）８、上部電極１５が設けられている。下部電極１２は、パラジウム層１１とその上に形成された酸化パラジウム層によって形成されている。また、上部電極１５は、パラジウム層７とその上に形成された酸化パラジウム層９によって形成されている。

下部電極１２近傍の拡大図を、図７に示す。パラジウム層１１は、柱状の結晶であるため、強誘電体膜８中の酸素を透過してしまう。この実施例では、パラジウム層１１の上部表面に酸化パラジウム層１３を形成している。前述のように、この酸化パラジウム層１３によって強誘電体膜８の酸素の欠乏を防ぐことができる。上部電極１５についても同様である。

上記実施例では、下部電極１２、上部電極１５の双方に酸化パラジウム層を形成しているので、経年変化の少ない優れた特性の強誘電体キャパシタを得ることができる。なお、下部電極１２、上部電極１５の何れか一方を、上記の構造にしても、ある程度の効果は得られる。

図８に、この強誘電体キャパシタの製造工程を示す。シリコン基板２の表面を熱酸化し、酸化シリコン層４を形成する（図８Ａ）。ここでは、酸化シリコン層４の厚さを６００ｎｍとした。次に、パラジウムをターゲットとして用いて、パラジウム層１１を、酸化シリコン層４の上に形成する（図８Ｂ）。次に、Ｏ₂雰囲気中で８００度、１分の熱処理を行い、パラジウム層１１の表面に酸化パラジウム層１３を形成する。このパラジウム層１１と酸化パラジウム層１３を、下部電極１２とする。ここでは、下部電極を、２００ｎｍの厚さに形成した。

次に、この下部電極１２の上に、ゾルゲル法によって、強誘電体層８としてＰＺＴ膜を形成する（図８Ｃ）。出発原料として、Pb(CH₃COO)₂ 3H₂O,Zr(tーOC₄H₉)₄、Ti(i-OC₃H₇)₄の混合溶液を用いた。この混合溶液をスピンコートした後、１５０度（摂氏、以下同じ）で乾燥させ、ドライエアー雰囲気において４００度で３０秒の仮焼成を行った。これを５回繰り返した後、Ｏ2雰囲気中で、７００度以上の熱処理を施した。このようにして、２５０ｎｍの強誘電体層８を形成した。なお、ここでは、PbZr_XTi_1-XO₃において、ｘを０．５２として（以下ＰＺＴ（５２・４８）と表わす）、ＰＺＴ膜を形成している。

さらに、強誘電体層８の上に、スパッタリングによりパラジウム層７を形成する。次に、Ｏ2雰囲気中で８００度、１分の熱処理を行い、パラジウム層７の表面に酸化パラジウム層９を形成する（図８Ｄ）。このパラジウム層７と酸化パラジウム層９を、上部電極１５とする。ここでは、上部電極１５を、２００ｎｍの厚さに形成した。このようにして、強誘電体キャパシタを得ることができる。

なお、この実施例についても、図４で説明したような接合層３０を設けることが好ましい。

また、ここで説明したパラジウムの表面を酸化するという実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。

上記のように、パラジウム層の表面を酸化することにより強誘電体膜の酸素の抜け出しを防止できるが、表面に酸化パラジウムが形成されて、強誘電体膜の配向性が悪くなる。これは、既に述べたように、酸化パラジウム層１３の上に、W層、Ti層、Ta層、Ir層、Pt層、Ru層、Re層、Pd層、Os層等の導電体層を設けることにより解決できる。しかし、次のようにして、下部電極を形成しても解決できる。

まず、図９に示すように、パラジウム層１１の上に白金層８０（薄膜導電体）をごく薄く設ける。ここでは、３０ｎｍとした。次に、この状態で熱処理を行う。表面の白金層８０は酸素と反応しないので、酸化されない。また、白金層８０は、薄く形成されているので、その下のパラジウム層１１の結晶間が酸化され、酸化パラジウムが形成されて酸素の透過を防ぐ。したがって、表面は配向性に優れたままでありながら、酸素の透過を防ぐことのできる下部電極１２を形成することができる。

なお、このような薄膜白金層８０を形成したのち酸化したパラジウム層１１は、単独で下部電極１２として使用できる。しかし、スパッタリングで形成した酸化パラジウム層の上に配向性の良い導電層（パラジウム層、白金層等）を設けて配向性を改善した実施例においての、配向性の良い導電層として用いることもできる。

また、ここで説明した実施例は、強誘電体膜だけでなく前述の高誘電率を有する誘電体膜にも適用でき、同様の効果を得ることができる。

この発明の一実施例による強誘電体キャパシタの構図を示す図である。強誘電体キャパシタ２２を用いた不揮発性メモリを示す図である。強誘電体キャパシタの製造工程を示す図である。接合層３０を設けた実施例を示す図である。高誘電率を有する誘電体９０を用いた場合の実施例を示す図である。他の実施例による強誘電体キャパシタの構造を示す図である。酸化パラジウム層が酸素の抜け出しを防止するメカニズムを示す図である。図２２の強誘電体キャパシタの製造工程を示す図である。パラジウムの表面に薄膜白金を設けて酸化を行う実施例を示す図である。従来の強誘電体キャパシタの構造を示す図である。白金による下部電極６から酸素が抜け出す状態を示す図である。

符号の説明

２．．．シリコン基板
４．．．酸化シリコン層
８．．．強誘電体層
１２．．．下部電極
１５．．．上部電極
９０．．．高誘電率を有する誘電体層

Claims

下部電極と、前記下部電極の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層と、前記誘電体層の上に形成された上部電極と、を備え、前記下部電極はパラジウムの柱状結晶間にその酸化物である酸化パラジウムを有し、その上層に白金層を具備した誘電体キャパシタ。
下部電極を形成するステップと、前記下部電極の上に強誘電体または高誘電率を有する誘電体によって構成される誘電体層を形成するステップと、前記誘電体層の上に上部電極を形成するステップとを備える誘電体キャパシタの製造方法であって、前記下部電極を形成するステップは、柱状結晶構造を有するパラジウムの薄膜を形成する工程と、前記パラジウムの薄膜上に白金の薄膜を形成する工程と、前記パラジウムは酸化する一方前記白金は酸化しない条件の酸化雰囲気中で熱処理を行い、前記パラジウムの薄膜の柱状結晶間のみに酸化パラジウムを形成する工程とからなることを特徴とする誘電体キャパシタの製造方法。