JP3981142B2 - 強誘電体キャパシタおよびその製造方法 - Google Patents

強誘電体キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP3981142B2
JP3981142B2 JP2006194589A JP2006194589A JP3981142B2 JP 3981142 B2 JP3981142 B2 JP 3981142B2 JP 2006194589 A JP2006194589 A JP 2006194589A JP 2006194589 A JP2006194589 A JP 2006194589A JP 3981142 B2 JP3981142 B2 JP 3981142B2
Authority
JP
Japan
Prior art keywords
layer
iridium
lower electrode
platinum
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006194589A
Other languages
English (en)
Other versions
JP2006319358A (ja
Inventor
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006194589A priority Critical patent/JP3981142B2/ja
Publication of JP2006319358A publication Critical patent/JP2006319358A/ja
Application granted granted Critical
Publication of JP3981142B2 publication Critical patent/JP3981142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

この発明は誘電体キャパシタおよびその製造方法に関するものであり、特にその強誘電性の向上に関するものである。
従来の強誘電体キャパシタを、図13に示す。シリコン基板2の上に、酸化シリコン層4が形成されている。その上に、白金からなる下部電極6が設けられている。下部電極6の上には、強誘電体層であるPZT(PbZrXTi1-XO3)膜8が設けられ、さらにその上には、白金からなる上部電極10が設けられている。このようにして、下部電極6、PZT膜8、上部電極10により、強誘電体キャパシタが形成される。
なお、ここで、下部電極6として白金を用いているのは、次のような理由によるものである。PZT膜8は、配向膜の上に形成しなければならない。アモルファス膜の上に形成すると、配向しないため強誘電性が損なわれてしまうからである。一方、下部電極6は、シリコン基板2から絶縁した状態で形成しなければならない。このため、シリコン基板2上に酸化シリコン層4を形成している。この酸化シリコン層4はアモルファスである。一般に、アモルファスの上に形成した膜は無配向膜となるが、白金はアモルファスの上においても、配向膜となる性質を有している。このような理由から、下部電極として白金が用いられている。
しかしながら、上記のような従来の強誘電体キャパシタには、次のような問題点があった。
第一に、強誘電体の種類や組成によって、下部電極である白金との格子定数のミスマッチが大きくなり、強誘電性が劣化するおそれがあった。
第二に、白金は酸素を透過しやすいため、強誘電体(PZT)内の酸素の抜け出し、経年変化および分極反転の繰り返しによって強誘電性が低下するという問題があった。つまり、図14に示すように、白金の柱状結晶の間から、強誘電体中の酸素が抜け出すおそれがあった。
また、このような問題は高誘電率を有する誘電体を用いたキャパシタにおいても同様に生じていた。
この発明は、上記の問題点を解決して、優れた強誘電性、高誘電性を示すとともに、経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供することを目的とする。
本発明の誘電体キャパシタは、基板と、前記基板上に形成された酸化シリコン膜と、前記酸化シリコン膜上に形成された柱状多結晶からなるイリジウム層と前記柱状多結晶からなるイリジウム層の結晶間に形成された酸化イリジウムを有する下部電極と、前記下部電極上に形成された酸化物誘電体層と、前記酸化物誘電体層上に形成された上部電極と、を備え、前記下部電極の前記酸化物誘電体層に接する側白金とイリジウムの合金層が形成されていることを特徴とする。
また本発明の誘電体キャパシタの製造方法は、基板上に酸化シリコン膜を形成するステップと、前記酸化シリコン膜上に柱状多結晶からなるイリジウム層を形成し、前記柱状多結晶からなるイリジウム層の結晶間に酸化イリジウムを形成して下部電極を形成するステップと、前記下部電極の前記酸化物誘電体層に接する側に白金とイリジウムの合金層を形成するステップと、前記下部電極上に酸化物誘電体層を形成するステップと、前記酸化物誘電体層上に上部電極を形成するステップと、を備えたことを特徴とする。
また本発明は、上記誘電体キャパシタの製造方法において、前記下部電極を形成するステップは、少なくとも前記酸化物誘電体層に接する側イリジウムと白金の合金層を設けて熱処理することにより、前記柱状多結晶からなるイリジウム層の結晶間に酸化イリジウムを形成するステップであるものを含む。
なお、この発明において、「キャパシタ」とは絶縁体の両側に電極が設けられた構造を指すものであり、電気の蓄積に用いられるか否かにかかわらず、この構造を有するものを含む概念である。
なお、その他の態様として以下のようなものも考えられる。
すなわち、本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、白金とイリジウムとの合金層を有する下部電極、下部電極の上に、下部電極の前記合金層に接するように形成された誘電体層、誘電体層の上に形成された上部電極、を備えている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、イリジウム層を有する下部電極、下部電極の上に、下部電極の前記イリジウム層に接するように形成された誘電体層、誘電体層の上に形成された上部電極、を備えている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、前記下部電極は、基板の上に形成された酸化シリコン層の上に形成されており、前記下部電極は、前記酸化シリコン層に接する接合層を、前記合金層またはイリジウム層の下に有していることを特徴としている。
本発明の強誘電体キャパシタは、前記強誘電体層としてPbZrTiO3を用い、強誘電体層に接する下部電極の層としてPtYIr1-Yを用い、Yを0〜0.5の間としたことを特徴としている。
本発明の強誘電体キャパシタは、上記強誘電体キャパシタにおいて前記Yを0.2〜0.3の間としたことを特徴としている。
本発明の強誘電体キャパシタは、強誘電体層としてBi4Ti312を用い、強誘電体層に接する下部電極の層としてPtYIr1-Yを用い、Yを0.8の間としたことを特徴としている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、格子定数の異なる2以上の導電体の合金層を有する下部電極、下部電極の上に、下部電極の合金層に接するように形成された強誘電体層、強誘電体層の上に形成された上部電極、を備えている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、前記合金層は、少なくともイリジウムを含む合金層であることを特徴としている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、下部電極、下部電極の上に形成された強誘電体層、強誘電体層の上に形成され、白金とイリジウムの合金層を有する上部電極、を備えている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、下部電極、下部電極の上に形成された強誘電体層、強誘電体層の上に形成され、イリジウム層を有する上部電極、を備えている。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、基板上に、スパッタリングによって、白金とイリジウムとの合金層またはイリジウム層を下部電極として形成するステップ、前記合金層の上に接するように誘電体層を形成するステップ、誘電体層の上に上部電極を形成するステップ、を備えている。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、基板上に、酸化シリコン層を形成するステップ、前記酸化シリコン層の上に、接合層を形成するステップ、前記チタン層の上に、白金とイリジウムとの合金層またはイリジウム層を形成し、下部電極を形成するステップ、前記下部電極の上に誘電体層を形成するステップ、誘電体層の上に上部電極を形成するステップ、を備えている。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、下部電極を摂氏400度以上で熱処理するステップを備えたことを特徴としている。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、熱処理ステップは、誘電体層形成のための熱処理を兼ねるものであることを特徴としている。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、下部電極を格子定数の異なる2以上の種類の金属の合金とし、合金の構成比率を変えることにより、合金の格子定数を変えて、誘電体層の格子定数と合致させるようにしたことを特徴としている。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、白金とイリジウムとの合金層を有する下部電極を用いたことを特徴としている。したがって、強誘電体や高誘電率を有する誘電体の種類や組成に応じて、白金とイリジウムの混合比を変えて、格子定数をマッチングさせることができる。また、合金中に含まれるイリジウムは白金よりも酸化しやすく、酸化したイリジウムによって、強誘電体中の酸素のぬけ出しが防止できる。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、イリジウム層を有する下部電極を用いたことを特徴としている。したがって、酸化したイリジウムによって、強誘電体中の酸素の抜け出しを防止できる。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、酸化シリコン層に接する接合層を下部電極の下に有していることを特徴としている。したがって、強誘電体層および高誘電率を有する誘電体層の接着性を向上させることができる。
本発明の強誘電体キャパシタは、強誘電体層としてPbZrTiO3を用い、強誘電体層に接する下部電極の層としてPtYIr1-Yを用い、Yを0〜0.5の間としている。したがって、両者の格子定数がマッチングして、優れた強誘電性を得ることができる。
本発明の強誘電体キャパシタは、Yを0.2〜0.3の間としている。したがって、両者の格子定数がさらによくマッチングして、さらに優れた強誘電性を得ることができる。
本発明の強誘電体キャパシタは、強誘電体層としてBi4Ti312を用い、強誘電体層に接する下部電極の層としてPtYIr1-Yを用い、Yを0.8の間としている。したがって、両者の格子定数がマッチングして、優れた強誘電性を得ることができる。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、格子定数の異なる2以上の導電体の合金層を下部電極に有している。したがって、合金の比率を変えることにより、誘電体層との格子定数のマッチングをとることが容易である。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、さらに、前記合金層にイリジウムを含んでいる。したがって、酸化したイリジウムによって、誘電体層からの酸素の抜け出しを防止できる。
本発明の強誘電体キャパシタおよび高誘電率を有する誘電体キャパシタは、上部電極に白金とイリジウムの合金層またはイリジウム層を備えている。したがって、酸化したイリジウムによって、強誘電体中の酸素が上部電極を介して抜け出すのを防止できる。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、酸化シリコン層に接する接合層を下部電極の下に形成するステップを有している。したがって、強誘電体層、高誘電率を有する誘電体層の接着性を向上させることができる。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、白金とイリジウムとの合金層またはイリジウム層を下部電極として形成し、摂氏700以上で熱処理するステップを備えている。したがって、イリジウム層または合金層中のイリジウムが酸化され、酸素の抜け出しを防止することができる。
本発明の強誘電体キャパシタの製造方法および高誘電率を有する誘電体キャパシタの製造方法は、誘電体層形成のための熱処理によって、下部電極の熱処理をあわせて行うことを特徴としている。したがって、工程の簡素化を図って、効率良く製造を行うことができる。
すなわち、強誘電性、高誘電性の良好な誘電体キャパシタを提供することができる。
図1に、この発明の一実施例による強誘電体キャパシタの構造を示す。シリコン基板2の上に、酸化シリコン層4、下部電極12、強誘電体層8、上部電極10が設けられている。下部電極12は、白金とイリジウムの合金層によって形成されている。
図2に、白金とイリジウムの物性を比較して掲げる。この表からも明らかなように、イリジウムの物性は白金の物性とほぼ等しい。イリジウムの抵抗率は、白金よりも小さく、電極として好ましい材料である。また、白金の格子定数が3.923オングストロームであるのに対し、イリジウムの格子定数は3.839オングストロームである。したがって、混合比を変えることにより、白金とイリジウムの合金の格子定数を、3.923オングストローム〜3.839オングストロームの間に設定することができる。つまり、強誘電体の種類や組成に応じて、適切な格子定数とすることができる。
たとえば、強誘電体層8としてチタン酸ビスマスBi4Ti3O12(以下BITという)を用いる場合について説明する。BITの格子定数は、a=5.45、b=5.41、c=32.815である。一方、下部電極12である白金やイリジウムは、図3に示すように(111)方向に配向する。したがって、BITのc軸配向膜を得るためには、下部電極12の(111)面の原子間距離Lを、a=5.45、もしくはb=5.41と等しくする必要がある。この実施例では、白金とイリジウムの合金の組成比を、PtXIr1-Xにおいてx=0.8とすることにより、(111)面の原子間距離Lを5.43とすることができる。つまり、BITの格子定数とマッチングをとって、強誘電性の高いBIT膜を形成することができる。
また、イリジウムは白金に比べると酸化しやすい。図2の表に示すように、白金が酸素と反応しにくいのに対し、イリジウムは高温下で酸化する。この白金とイリジウムの合金を熱処理すれば、イリジウムがわずかに酸化する。この酸化イリジウム20が白金の柱状結晶の間に形成され、強誘電体8中の酸素の抜け出す通路を塞ぐので、酸素の欠乏を防止することができる(図4参照)。
上記のような強誘電体キャパシタは、たとえば、図5に示すように、トランジスタ24と組み合わせて、不揮発性メモリとして用いることができる。
図6に、この発明の一実施例による強誘電体キャパシタの製造工程を示す。シリコン基板2の表面を熱酸化し、酸化シリコン層4を形成する(図6A)。ここでは、酸化シリコン層4の厚さを600nmとした。次に、白金とイリジウムをターゲットとして用いて、白金とイリジウムの合金を、酸化シリコン層4の上に形成する(図6B)。これを下部電極12とする。ここでは、200nmの厚さに形成した。
次に、この下部電極12の上に、ゾルゲル法によって、強誘電体層8としてPZT膜を形成する(図6C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tーOC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶液をスピンコートした後、150度(摂氏、以下同じ)で乾燥させ、ドライエアー雰囲気において400度で30秒の仮焼成を行った。これを5回繰り返した後、O2雰囲気中で、700度以上の熱処理を施した。このようにして、250nmの強誘電体層8を形成した。なお、ここでは、PbZrXTi1-XO3において、xを0.52として(以下PZT(52・48)と表わす)、PZT膜を形成している。
さらに、強誘電体層8の上に、スパッタリングにより白金によって上部電極10を形成する(図6D)。このようにして、強誘電体キャパシタを得ることができる。
なお、上記実施例では、強誘電体層8を形成するための熱処理によって(700度以上)によって、下部電極12をあわせて熱処理し、イリジウムを酸化させるようにしている。しかし、下部電極12の形成時にこの熱処理を行ってもよい。後述の高誘電性の特性向上は、400度以上の熱処理を行うことにより顕著にあらわれることが判明した。もちろん、それ以下の温度であっても所定の効果は得られる。また、特別な熱処理を行わなくとも、経年変化によって、徐々にイリジウムの酸化が進行して効果が得えられる。
図7に、強誘電体層8としてPZT(52/48)を用い、下部電極12としてPtXIr1-Xを用いて、白金とイリジウムの組成比xを変化させた場合の、残留分極Prと抗電界Ecの変化をグラフで示す。この図からも明らかなように、下部電極12として、白金のみを用いた場合(x=1.0の場合)に比べて、イリジウムとの合金を用いた場合の方が、残留分極Prが高い値を示すことが明らかである。すなわち、強誘電性が向上しているといえる。白金0%〜50%の範囲において顕著な特性の改善が得られており、特に白金25%程度をピークとして、20%〜30%の混合比において、極めて優れた特性が得られている。
図8に、下部電極12として白金のみを用いた場合の、強誘電体キャパシタのヒステリシス特性を示す。また、図8Bに、下部電極12として白金25%、イリジウム75%の合金を用いた場合の、強誘電体キャパシタのヒステリシス特性を示す。なお、ここでは、酸化シリコン層を600nm、下部電極12を200nm、PZTを250nmとした。両グラフを比較すれば明らかなように、合金を用いた場合の方(図8Bの方)が、残留分極Prに優れた特性を示している。
さらに、図9に、下部電極12としてイリジウムのみを用いた場合の、強誘電体キャパシタのヒステリシス特性を示す。このように、イリジウムのみを用いた場合であっても、残留分極Pr、抗電界Ecが改善されている。これは、イリジウムも白金と同じく柱状結晶であるが、その表面もしくは結晶間が酸化して、柱状結晶でない酸化イリジウムに変化するためであると思われる。
なお、下部電極、上部電極に白金とイリジウムとの合金やイリジウムを用いると、誘電体の特性が向上する理由は必ずしも明らかではないが、上記で述べた理由等が複合的に影響していると思われる。
図10に、この発明の他の実施例による強誘電体キャパシタの構造を示す。この実施例では、下部電極12と酸化シリコン層4との間に、チタン層を接合層30として設けている。イリジウムと酸化シリコン層4との密着性はあまり良くない。このため、部分的に合金層がはがれ、強誘電特性を劣化させるおそれがある。特に、合金中のイリジウムの比率が高くなるほど、このことが顕著となる。そこで、この実施例では、酸化シリコン層4と密着性のよいチタン層を接合層30として設けている。これにより、強誘電特性を改善している。なお、チタン層は、スパッタリングによって形成すればよい。
図11に、イリジウムによる下部電極12の下に、チタン層を接合層30として設けた場合の、ヒステリシス特性を示す。ここでは、酸化シリコン層を6000オングストローム、接合層を5nm、下部電極12を200nm、PZTを250nmとした。図から明らかなように、図9の場合に比較して、残留分極Pr、抗電界Ecともに改善されている。
なお、上記実施例では、接合層30としてチタン層を用いたが、接合性を改善する材料であれば、どのようなものでもよい。例えば、白金層を用いてもよい。白金層(100nm)を接合層として用いた場合の、ヒステリシス特性を図11Bに示す。この場合も、図9と比べれば明らかなように、残留分極Pr、抗電界Ecが改善さている。
なお、上記の実施例では、白金とイリジウムの合金を用いることにより、格子定数のマッチングを図った。しかし、格子定数の異なる導電体を用いることにより、同様にして格子定数のマッチングを図ることができる。
また、上記各実施例では、下部電極12を1層の合金等で形成したが、2層以上の層で形成してもよい。この場合、強誘電体層8に接する層に、白金とイリジウムの合金層やイリジウム層を用いれば、格子定数のマッチングを図って、良好な強誘電体層8を得ることができる。また、イリジウムが酸化することによって、強誘電体層8中の酸素の抜け出しを防ぐ効果については、いずれかの層が上記の合金層やイリジウム層であれば得られる。しかし、強誘電体層8に接するように合金層やイリジウム層を設けたほうが、高い効果を得ることができる。
さらに、イリジウムの酸化による酸素の抜け出しによる効果は、上部電極10を上記合金層やイリジウム層にした場合も得られる。上下電極10、12ともに、合金層またはイリジウム層にすれば、さらに大きな効果を得ることができる。
この発明の他の実施例によるキャパシタを図12に示す。この実施例では、強誘電体層8に代えて、高誘電率を有する誘電体層90を用いている。酸化シリコン層4の上に、白金とイリジウムの合金(上述のようにイリジウムのみでもよい)からなる下部電極12を設け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト構造を有する高誘電率薄膜を誘電体層90として形成した。この場合も、強誘電体の場合と同様、誘電性の改善が図られた。つまり、強誘電体層について述べたことが、高誘電率を有する誘電体層にも適用できることが明らかとなった。
この発明の一実施例による強誘電体キャパシタの構図を示す図である。 白金とイリジウムの物性を表わす図である。 白金、イリジウムの結晶面を示す図である。 白金とイリジウムの合金において、酸化イリジウムが酸素の抜け出しを防止する構造を示す図である。 強誘電体キャパシタ22を用いた不揮発性メモリを示す図である。 強誘電体キャパシタの製造工程を示す図である。 下部電極12の白金とイリジウムの混合比を変えた場合の残留分極Prと抗電界Ecの変化を示す図である。 白金のみを下部電極として用いた場合と、白金とイリジウムの合金を下部電極として用いた場合のヒステリシス特性を比較する図である。 下部電極としてイリジウムのみを用いた場合のヒステリシス特性を示す図である。 下部電極12と酸化シリコン層4との間に、接合層30を設けた場合の実施例を示す図である。 接合層30としてイリジウム層、白金層を用いた場合のヒステリシス特性を示す図である。 高誘電率を有する誘電体キャパシタの実施例を示す図である。 従来の強誘電体キャパシタの構造を示す図である。 白金による下部電極6から酸素が抜け出す状態を示す図である。
符号の説明
2 シリコン基板
4 酸化シリコン層
8 強誘電体層
10 上部電極
12 下部電極
90 高誘電率を有する誘電体層

Claims (3)

  1. 基板と、
    前記基板上に形成された酸化シリコン膜と、
    前記酸化シリコン膜上に形成された柱状多結晶からなるイリジウム層と前記柱状多結晶からなるイリジウム層の結晶間に形成された酸化イリジウムを有する下部電極と、
    前記下部電極上に形成された酸化物誘電体層と、
    前記酸化物誘電体層上に形成された上部電極と、を備え
    前記下部電極の前記酸化物誘電体層に接する側白金とイリジウムの合金層が形成されている、
    誘電体キャパシタ。
  2. 基板上に酸化シリコン膜を形成するステップと、
    前記酸化シリコン膜上に柱状多結晶からなるイリジウム層を形成し、前記柱状多結晶からなるイリジウム層結晶間に酸化イリジウムを形成して下部電極を形成するステップと、
    前記下部電極の前記酸化物誘電体層に接する側に白金とイリジウムの合金層を形成するステップと、
    前記下部電極上に酸化物誘電体層を形成するステップと、
    前記酸化物誘電体層上に上部電極を形成するステップと、を備えた誘電体キャパシタの製造方法。
  3. 請求項2に記載の誘電体キャパシタの製造方法であって、
    前記下部電極を形成するステップは、少なくとも前記酸化物誘電体層に接する側イリジウムと白金の合金層を設けて熱処理することにより、前記柱状多結晶からなるイリジウム層の結晶間に酸化イリジウムを形成するステップである、
    誘電体キャパシタの製造方法。
JP2006194589A 1994-01-13 2006-07-14 強誘電体キャパシタおよびその製造方法 Expired - Fee Related JP3981142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006194589A JP3981142B2 (ja) 1994-01-13 2006-07-14 強誘電体キャパシタおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP224694 1994-01-13
JP2006194589A JP3981142B2 (ja) 1994-01-13 2006-07-14 強誘電体キャパシタおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002004682A Division JP3954390B2 (ja) 1994-01-13 2002-01-11 誘電体キャパシタ

Publications (2)

Publication Number Publication Date
JP2006319358A JP2006319358A (ja) 2006-11-24
JP3981142B2 true JP3981142B2 (ja) 2007-09-26

Family

ID=37539686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006194589A Expired - Fee Related JP3981142B2 (ja) 1994-01-13 2006-07-14 強誘電体キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3981142B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954339B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタ
JP3954635B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタの製造方法
JP4554631B2 (ja) * 1994-01-13 2010-09-29 ローム株式会社 誘電体キャパシタおよびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222616A (ja) * 1986-03-25 1987-09-30 宇部興産株式会社 耐熱性電極薄膜
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
JPH0712074B2 (ja) * 1990-03-01 1995-02-08 日本電気株式会社 薄膜コンデンサ及びその製造方法
JPH0687493B2 (ja) * 1990-03-07 1994-11-02 日本電気株式会社 薄膜コンデンサ
JPH0451407A (ja) * 1990-06-18 1992-02-19 Toshiba Corp 強誘電体薄膜の製造方法
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP3006053B2 (ja) * 1990-08-07 2000-02-07 セイコーエプソン株式会社 半導体装置
JP3483896B2 (ja) * 1991-07-19 2004-01-06 三菱電機株式会社 半導体メモリの記憶用キャパシタ
JPH0555514A (ja) * 1991-08-28 1993-03-05 Hitachi Ltd 半導体装置およびその製造方法
JP3125425B2 (ja) * 1992-03-05 2001-01-15 日本電気株式会社 薄膜コンデンサとその製造方法
JP3115715B2 (ja) * 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP3954390B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタ
JP3689702B2 (ja) * 1994-01-13 2005-08-31 ローム株式会社 誘電体キャパシタの製造方法
JP2005303324A (ja) * 1994-01-13 2005-10-27 Rohm Co Ltd 誘電体キャパシタ
JP3247023B2 (ja) * 1994-01-13 2002-01-15 ローム株式会社 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP3461398B2 (ja) * 1994-01-13 2003-10-27 ローム株式会社 誘電体キャパシタおよびその製造方法
JP3689674B2 (ja) * 1994-01-13 2005-08-31 ローム株式会社 誘電体キャパシタおよびその製造方法
JP3954635B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタの製造方法
JP3349612B2 (ja) * 1994-01-13 2002-11-25 ローム株式会社 誘電体キャパシタおよびその製造方法
JP3954339B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタ
JP3689703B2 (ja) * 1994-01-13 2005-08-31 ローム株式会社 誘電体キャパシタおよびその製造方法
JP3810391B2 (ja) * 1994-01-13 2006-08-16 ローム株式会社 誘電体キャパシタ

Also Published As

Publication number Publication date
JP2006319358A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP3929513B2 (ja) 誘電体キャパシタおよびその製造方法
JP3319994B2 (ja) 半導体記憶素子
KR100244933B1 (ko) 전극의 제조방법
JP3349612B2 (ja) 誘電体キャパシタおよびその製造方法
US6548342B1 (en) Method of producing oxide dielectric element, and memory and semiconductor device using the element
JP3247023B2 (ja) 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP3461398B2 (ja) 誘電体キャパシタおよびその製造方法
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JP3954390B2 (ja) 誘電体キャパシタ
JP3810391B2 (ja) 誘電体キャパシタ
JPH10214947A (ja) 薄膜誘電体素子
JP3954339B2 (ja) 誘電体キャパシタ
JP4554631B2 (ja) 誘電体キャパシタおよびその製造方法
JP3954635B2 (ja) 誘電体キャパシタの製造方法
JP3689702B2 (ja) 誘電体キャパシタの製造方法
JP3689703B2 (ja) 誘電体キャパシタおよびその製造方法
KR100288688B1 (ko) 반도체메모리소자의제조방법
JP4255495B2 (ja) 誘電体キャパシタ
JPH0621338A (ja) 半導体記憶装置
JP3427795B2 (ja) 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法
JP2000164818A (ja) 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
JP2004022554A (ja) 強誘電体メモリ装置およびその設計方法
JPH10229169A (ja) 強誘電体記憶素子及びその製造方法、並びに集積回路
JP2007184623A (ja) 誘電体キャパシタ
JPH10189887A (ja) 強誘電体用電極及びそれを使用した強誘電体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees