JP3483896B2 - 半導体メモリの記憶用キャパシタ - Google Patents
半導体メモリの記憶用キャパシタInfo
- Publication number
- JP3483896B2 JP3483896B2 JP17861491A JP17861491A JP3483896B2 JP 3483896 B2 JP3483896 B2 JP 3483896B2 JP 17861491 A JP17861491 A JP 17861491A JP 17861491 A JP17861491 A JP 17861491A JP 3483896 B2 JP3483896 B2 JP 3483896B2
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- electrode
- ferroelectric
- alloy
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 46
- 238000003860 storage Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 33
- 229910045601 alloy Inorganic materials 0.000 claims description 23
- 239000000956 alloy Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 229910052758 niobium Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910003114 SrVO Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001325 element alloy Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＤＲＡＭなどの半導体メ
モリの記憶用キャパシタおよびその製法に関する。 【０００２】 【従来の技術】図４はたとえば特開平3-21104号公報に
示された従来のＤＲＡＭのメモリ部を構成するトランジ
スタの断面図である。図中、１はｐ型基板、２はｎ+ 領
域、３は素子分離領域でＳｉＯ2である。４はＳｉＯ2、
５はワード線である。６は多結晶Ｓｉでキャパシタの下
部電極にあたる。７は記憶用キャパシタの誘電体層でＳ
ｉＯ2とＳｉＮからなるＯＮ膜である。８は多結晶Ｓｉ
で記憶用キャパシタの上部電極にあたる。９は層間絶縁
膜でＳｉＯ2からなり、10はビット線である。 【０００３】つぎに動作について説明する。ワード線５
に信号電圧が印加されるとトランジスタはオン状態とな
り、ビット線10に印加されているデータ信号「１」また
は「０」がトランジスタを介して記憶用キャパシタに書
き込まれる。こののちワード線５に信号電圧が印加され
なくなるとトランジスタはオフ状態となり、データ信号
が記憶用キャパシタに保存される。このようにデータは
記憶用キャパシタに保存されているが、パッケージング
材などからのα線により生じた電子−正孔対が記憶用キ
ャパシタに保存されているデータを変化させることがあ
る。このため記憶用キャパシタ容量をある程度大きくす
る必要がある。 【０００４】一方、ＤＲＡＭの高密度化に伴なってメモ
リセル面積は減少してきている。 【０００５】 【発明が解決しようとする課題】そこで、記憶用キャパ
シタ容量をある程度大きくし、かつメモリセル面積の減
少に対処するために、誘電体材料としてＰＬＺＴ、ＰＺ
Ｔなどの強誘電体やＴａ2Ｏ5などの高い誘電率を有する
材料を用いた記憶用キャパシタが検討されている。 【０００６】しかしながら、これらの誘電体材料からな
る膜は、酸素雰囲気下、 600℃以上のきわめて高い温度
で成膜されるため、成膜時に下部電極が酸化されて低誘
電率層が形成され、記憶用キャパシタ容量が低下してし
まうという問題がある。このため、従来から強誘電体を
成膜するばあいには下部電極としてＰｔが主に使われて
いるが、Ｐｔはドライエッチングによる加工が難しく、
微細なパターン形成が簡単にできない。 【０００７】本発明は前記のような問題を解消するため
になされたものであり、容量が大きく、その製造時に誘
電体が 600℃以上で成膜されても、下部電極が酸化され
て下部電極上に低誘電率層が形成されることがなく、し
たがって記憶用キャパシタ容量の低下がなく、さらにド
ライエッチングによる加工が容易な下部電極を有する記
憶用キャパシタをうることを目的とする。 【０００８】 【課題を解決するための手段】本発明の半導体メモリの
記憶用キャパシタは、データ書き込みのためのワード
線、ビット線およびデータ保存のためのキャパシタを有
するトランジスタの記憶用キャパシタであって、誘電体
層と前記誘電体層を挟む下部電極および上部電極とから
構成され、前記下部電極の材料として、ＰｂＴｉ合金な
どの強誘電体を構成する金属元素のみからなる合金より
なる電極が用いられ、前記誘電体層と電極とのあいだに
該合金の酸化物である強誘電体が設置されたことを特徴
とするものである。 【０００９】 【作用】本発明の記憶用キャパシタにおける下部電極材
料である強誘電体を構成する金属元素の合金は、酸化さ
れると強誘電体になるため、記憶用キャパシタ容量の低
下にはほとんど関係しない。 【００１０】 【００１１】 【実施例】まず本発明の記憶用キャパシタ(１)の一実施
例を図１を用いて説明する。図１はＤＲＡＭの記憶用キ
ャパシタ部分のみを示している。図中、１はｐ型基板、
２はｎ+領域、３はＳｉＯ2などからなる素子分離領域、
４はＳｉＯ2、５はワード線である。11はバリアメタル
であり、Ｓｉと電極材料間の相互拡散を防ぐためのもの
で、通常ＴｉＮなどが用いられる。12は金属電極であ
り、下部電極の低抵抗化のために設けられたもので、通
常Ｔｉ、Ｗ、Ｍｏ等の酸化によりＴｉＯ 2 、ＷＯ 2 、Ｍｏ
Ｏ 2 等の酸化物導電体を形成する金属材料が用いられ
る。13は酸化物導電体、14は誘電体、15は上部電極であ
る。金属電極を用いない場合、Ｓｉ上に酸化物導電体13
を直接形成すると、酸化物導電体形成時にＳｉ上にＳｉ
Ｏ2が形成されてしまい、コンタクトが取れなくなる等
の問題が生じるが、バリアメタル11を酸化物導電体13と
Ｓｉの間に挿入することにより、Ｓｉ上にＳｉＯ2が形
成されるのを防止することができ、コンタクト抵抗の上
昇を防止することができる。バリアメタル11として要求
される性質は、高温でＳｉや上部電極（金属、酸化物）
と反応しないこと、高温でＳｉ、上部電極材料の拡散を
防止できること、耐酸化性があること等が挙げられる。
ＴｉＮは、高温で安定であり、緻密な膜が形成されるの
で、高温でもＳｉや上部電極（金属、酸化物）と殆ど反
応せず、拡散防止能力も高い。また、酸化されるには、
窒素Ｎと金属の結合を切った後、金属と酸素が反応する
必要があるため、酸化するために必要なエネルギーは大
きく、金属に比べて酸化されにくいといった特徴を有す
るので、特に優れている。また、酸化物導電体13の比抵
抗は高いため、電極の横方向の抵抗が極めて高くなり、
一定時間内にキャパシタに電荷の蓄積ができないおそれ
があるが、低抵抗の金属電極12を設けることにより、電
極の抵抗を低減でき、上記のような問題を解決できる。 【００１２】図１に示す例では、記憶用キャパシタは酸
化物導電体13、バリアメタル11および金属電極12からな
る下部電極と、誘電体層14と、上部電極15とから構成さ
れている。バリアメタル11と金属電極12は、いずれか一
方、あるいは両方を設置しないばあいもある。 【００１３】前記酸化物導電体13の具体例としては、た
とえばＺｎＯ、ＳｎＯ2、ＳｒＶＯ3、ＲｅＯ3、ＷＯ2、
ＶＯ2、ＣｒＯ2、ＭｏＯ2、ＴｉＯ2などがあげられる。
酸化物導電体13は、たとえばＣＶＤ法、スパッタ法、蒸
着法、ＩＣＢ法、レーザーアブレージョン法、ＭＢＥ法
などにより形成される。 【００１４】前記誘電体層14としては、たとえばＰＬＺ
Ｔ、ＰＺＴなどの強誘電体やＴａ2Ｏ5などの高い誘電率
を有する材料からなるものが用いられる。とくに強誘電
体は誘電率が1000以上と極めて高いので好ましい。 【００１５】前記上部電極15は、通常、多結晶Ｓｉ、
Ｗ、Ｔｉ、ＴｉＮ、Ｍｏなどからなる。 【００１６】つぎに下部電極の材料として、強誘電体を
構成する金属の合金を用いた記憶用キャパシタ(2)の一
実施例を、図２のｃを用いて説明する。 【００１７】図中、16は強誘電体を構成する金属元素の
合金、17はその合金の一部が酸化されてできた酸化膜で
ある。１〜５、11、12、14および15は図１と同じものを
示す。図２全体は記憶用キャパシタ製造工程のフローを
示しており、ａは強誘電体を構成する金属元素の合金16
の層が形成された段階、ｂは誘電体層14が形成された段
階である。 【００１８】図２に示す例では、記憶用キャパシタは強
誘電体を構成する金属元素の合金16、バリアメタル11お
よび金属電極12からなる下部電極と、合金の一部が酸化
されてできた酸化膜（強誘電体）17および誘電体層14か
らなる誘電体層と、上部電極15とから構成されている。
バリアメタル11と金属電極12は図１に示す記憶用キャパ
シタと同様に設置しないばあいもある。 【００１９】前記強誘電体を構成する金属元素の合金と
してはＢａ、Ｎｄ、Ｇｄ、Ｌｉ、Ｃｓ、Ｋ、Ｎａ、Ｒ
ｂ、Ｔｌ、Ｓｒ、Ｃａ、Ｃｄ、Ｐｂ、Ｙ、Ｌａ、Ｂｉの
うちの１種以上の元素と、Ｇｅ、Ｍｇ、Ｃｄ、Ｃａ、Ｓ
ｃ、Ａｌ、Ｓｂ、Ｃｒ、Ｍｎ、Ｎｉ、Ｆｅ、Ｔｉ、Ｚ
ｒ、Ｈｆ、Ｓｎ、Ｎｂ、Ｔａ、Ｗ、Ｍｏのうちの１種以
上の元素との組合わせからなる合金があげられる。その
組合わせの具体例としては、たとえばＰｂ−Ｔａ、Ｂａ
-Ｔｉ、Ｓｒ-Ｂａ-Ｔｉ、Ｐｂ-Ｔｉ、Ｐｂ-Ｚｒ-Ｔｉ、
Ｐｂ-Ｌａ-Ｚｒ-Ｔｉ、Ｐｂ-Ｚｒ、Ｂｉ-Ｆｅ、Ｎａ-Ｎ
ｂ、Ｋ-Ｎｂ、Ｎａ-Ｔａ、Ｌｉ-Ｎｂ 、Ｌｉ-Ｔａ、Ｐ
ｂ-Ｎｂ、Ｓｒ-Ｎｂ、Ｌａ-Ｔｉ、Ｎｄ-Ｔｉ、Ｃａ-Ｎ
ｂ、Ｐｂ-Ｇｅ、Ｂｉ-Ｗ、Ｂｉ-Ｔｉ、Ｇｄ-Ｍｏなどが
あげられる。 【００２０】前記合金の酸化膜17は、誘電体層14を形成
するときに強誘電体を構成する金属元素からなる合金16
の一部が酸化されて生じるものである。酸化膜17の膜厚
は通常 100Ａ以下程度であり、誘電体層14の膜厚の１／
10以下である。なお、誘電体層14の膜厚は記憶用キャパ
シタの容量値を考慮して設定される。 【００２１】前記誘電体層14は図１に示す例と同様に、
たとえばＰＬＺＴ、ＰＺＴなどの強誘電体やＴａ2Ｏ5な
どの高い誘電率を有する材料からなるものが用いられ
る。とくに強誘電体は誘電率が1000以上と極めて高いの
で好ましい。 【００２２】また、図３のｃに示すように、下部電極と
なる強誘電体を構成する金属元素の合金16の一部を酸化
してできた酸化膜（強誘電体）17を誘電体層としてもよ
い。このばあい、酸化膜17の膜厚は酸化時間により決ま
り、記憶用キャパシタの容量値を考慮して設定される。 【００２３】つぎに本発明のキャパシタのうち、強誘電
体を構成する金属元素の合金が用いられた下部電極と、
強誘電体層と、上部電極とから構成されたキャパシタの
製法の一例を、図３を用いて説明する。 【００２４】まず、図３のａに示すように、強誘電体を
構成する金属元素の合金16の層をＣＶＤ法、スパッタ
法、蒸着法、ＩＣＢ法、ＭＢＥ法などにより形成する。 【００２５】つぎに図３のｂに示すように、前記合金16
の層の一部を酸化して酸化膜17（強誘電体層）を形成す
る。 【００２６】前記酸化法としては、合金16の層を、 800
℃以上の高温で酸化雰囲気（たとえばウェットＯ2 ）な
どにさらす方法、酸素プラズマにさらして酸素イオンを
打込む方法、酸素雰囲気中で紫外線（たとえば 200nm以
下）を照射する方法、電解液中で電圧を印加して陽極酸
化する方法などがあげられる。 【００２７】ついで図３のｃに示すように上部電極15を
形成することにより、キャパシタが製造される。 【００２８】［実施例１］下部電極の材料として酸化物
導電体を用いた記憶用キャパシタを製造した。記憶用キ
ャパシタの下部電極としてＳｒＶＯ3 を用い、誘電層と
してＰＺＴを成膜し、その上に上部電極としてＴｉを１
mm角で形成した。ＳｒＶＯ3 の膜厚は5000Ａ、ＰＺＴの
膜厚は4000Ａである。えられた記憶用キャパシタの容量
は35.4nFであり、多結晶Ｓｉを下部電極に用いたばあい
の容量4.6nFに比べ大きな値がえられていた。 【００２９】［実施例２］記憶用キャパシタの下部電極
としてＰｂＴｉ合金を２元スパッタにより形成し、その
上にＰＺＴを成膜し、さらに上部電極としてＴｉを１mm
角で形成した。ＰｂＴｉ合金の膜厚は5000Ａ、ＰＺＴの
膜厚は4000Ａである。えられた記憶用キャパシタ容量は
29.5nFであり、前記の多結晶Ｓｉを下部電極に用いたば
あいに比べ大きな値となっていた。 【００３０】 【発明の効果】本発明の半導体メモリの記憶用キャパシ
タにおいては、下部電極材料として強誘電体を構成する
金属元素のみからなる合金を用いることにより、その製
造時に誘電体が600℃以上で酸化されても、下部電極が
酸化されて下部電極上に低誘電率層が形成されることが
ないので、記憶用キャパシタ容量が低下することがな
い。また、下部電極のドライエッチング加工が容易とな
る。 【００３１】
モリの記憶用キャパシタおよびその製法に関する。 【０００２】 【従来の技術】図４はたとえば特開平3-21104号公報に
示された従来のＤＲＡＭのメモリ部を構成するトランジ
スタの断面図である。図中、１はｐ型基板、２はｎ+ 領
域、３は素子分離領域でＳｉＯ2である。４はＳｉＯ2、
５はワード線である。６は多結晶Ｓｉでキャパシタの下
部電極にあたる。７は記憶用キャパシタの誘電体層でＳ
ｉＯ2とＳｉＮからなるＯＮ膜である。８は多結晶Ｓｉ
で記憶用キャパシタの上部電極にあたる。９は層間絶縁
膜でＳｉＯ2からなり、10はビット線である。 【０００３】つぎに動作について説明する。ワード線５
に信号電圧が印加されるとトランジスタはオン状態とな
り、ビット線10に印加されているデータ信号「１」また
は「０」がトランジスタを介して記憶用キャパシタに書
き込まれる。こののちワード線５に信号電圧が印加され
なくなるとトランジスタはオフ状態となり、データ信号
が記憶用キャパシタに保存される。このようにデータは
記憶用キャパシタに保存されているが、パッケージング
材などからのα線により生じた電子−正孔対が記憶用キ
ャパシタに保存されているデータを変化させることがあ
る。このため記憶用キャパシタ容量をある程度大きくす
る必要がある。 【０００４】一方、ＤＲＡＭの高密度化に伴なってメモ
リセル面積は減少してきている。 【０００５】 【発明が解決しようとする課題】そこで、記憶用キャパ
シタ容量をある程度大きくし、かつメモリセル面積の減
少に対処するために、誘電体材料としてＰＬＺＴ、ＰＺ
Ｔなどの強誘電体やＴａ2Ｏ5などの高い誘電率を有する
材料を用いた記憶用キャパシタが検討されている。 【０００６】しかしながら、これらの誘電体材料からな
る膜は、酸素雰囲気下、 600℃以上のきわめて高い温度
で成膜されるため、成膜時に下部電極が酸化されて低誘
電率層が形成され、記憶用キャパシタ容量が低下してし
まうという問題がある。このため、従来から強誘電体を
成膜するばあいには下部電極としてＰｔが主に使われて
いるが、Ｐｔはドライエッチングによる加工が難しく、
微細なパターン形成が簡単にできない。 【０００７】本発明は前記のような問題を解消するため
になされたものであり、容量が大きく、その製造時に誘
電体が 600℃以上で成膜されても、下部電極が酸化され
て下部電極上に低誘電率層が形成されることがなく、し
たがって記憶用キャパシタ容量の低下がなく、さらにド
ライエッチングによる加工が容易な下部電極を有する記
憶用キャパシタをうることを目的とする。 【０００８】 【課題を解決するための手段】本発明の半導体メモリの
記憶用キャパシタは、データ書き込みのためのワード
線、ビット線およびデータ保存のためのキャパシタを有
するトランジスタの記憶用キャパシタであって、誘電体
層と前記誘電体層を挟む下部電極および上部電極とから
構成され、前記下部電極の材料として、ＰｂＴｉ合金な
どの強誘電体を構成する金属元素のみからなる合金より
なる電極が用いられ、前記誘電体層と電極とのあいだに
該合金の酸化物である強誘電体が設置されたことを特徴
とするものである。 【０００９】 【作用】本発明の記憶用キャパシタにおける下部電極材
料である強誘電体を構成する金属元素の合金は、酸化さ
れると強誘電体になるため、記憶用キャパシタ容量の低
下にはほとんど関係しない。 【００１０】 【００１１】 【実施例】まず本発明の記憶用キャパシタ(１)の一実施
例を図１を用いて説明する。図１はＤＲＡＭの記憶用キ
ャパシタ部分のみを示している。図中、１はｐ型基板、
２はｎ+領域、３はＳｉＯ2などからなる素子分離領域、
４はＳｉＯ2、５はワード線である。11はバリアメタル
であり、Ｓｉと電極材料間の相互拡散を防ぐためのもの
で、通常ＴｉＮなどが用いられる。12は金属電極であ
り、下部電極の低抵抗化のために設けられたもので、通
常Ｔｉ、Ｗ、Ｍｏ等の酸化によりＴｉＯ 2 、ＷＯ 2 、Ｍｏ
Ｏ 2 等の酸化物導電体を形成する金属材料が用いられ
る。13は酸化物導電体、14は誘電体、15は上部電極であ
る。金属電極を用いない場合、Ｓｉ上に酸化物導電体13
を直接形成すると、酸化物導電体形成時にＳｉ上にＳｉ
Ｏ2が形成されてしまい、コンタクトが取れなくなる等
の問題が生じるが、バリアメタル11を酸化物導電体13と
Ｓｉの間に挿入することにより、Ｓｉ上にＳｉＯ2が形
成されるのを防止することができ、コンタクト抵抗の上
昇を防止することができる。バリアメタル11として要求
される性質は、高温でＳｉや上部電極（金属、酸化物）
と反応しないこと、高温でＳｉ、上部電極材料の拡散を
防止できること、耐酸化性があること等が挙げられる。
ＴｉＮは、高温で安定であり、緻密な膜が形成されるの
で、高温でもＳｉや上部電極（金属、酸化物）と殆ど反
応せず、拡散防止能力も高い。また、酸化されるには、
窒素Ｎと金属の結合を切った後、金属と酸素が反応する
必要があるため、酸化するために必要なエネルギーは大
きく、金属に比べて酸化されにくいといった特徴を有す
るので、特に優れている。また、酸化物導電体13の比抵
抗は高いため、電極の横方向の抵抗が極めて高くなり、
一定時間内にキャパシタに電荷の蓄積ができないおそれ
があるが、低抵抗の金属電極12を設けることにより、電
極の抵抗を低減でき、上記のような問題を解決できる。 【００１２】図１に示す例では、記憶用キャパシタは酸
化物導電体13、バリアメタル11および金属電極12からな
る下部電極と、誘電体層14と、上部電極15とから構成さ
れている。バリアメタル11と金属電極12は、いずれか一
方、あるいは両方を設置しないばあいもある。 【００１３】前記酸化物導電体13の具体例としては、た
とえばＺｎＯ、ＳｎＯ2、ＳｒＶＯ3、ＲｅＯ3、ＷＯ2、
ＶＯ2、ＣｒＯ2、ＭｏＯ2、ＴｉＯ2などがあげられる。
酸化物導電体13は、たとえばＣＶＤ法、スパッタ法、蒸
着法、ＩＣＢ法、レーザーアブレージョン法、ＭＢＥ法
などにより形成される。 【００１４】前記誘電体層14としては、たとえばＰＬＺ
Ｔ、ＰＺＴなどの強誘電体やＴａ2Ｏ5などの高い誘電率
を有する材料からなるものが用いられる。とくに強誘電
体は誘電率が1000以上と極めて高いので好ましい。 【００１５】前記上部電極15は、通常、多結晶Ｓｉ、
Ｗ、Ｔｉ、ＴｉＮ、Ｍｏなどからなる。 【００１６】つぎに下部電極の材料として、強誘電体を
構成する金属の合金を用いた記憶用キャパシタ(2)の一
実施例を、図２のｃを用いて説明する。 【００１７】図中、16は強誘電体を構成する金属元素の
合金、17はその合金の一部が酸化されてできた酸化膜で
ある。１〜５、11、12、14および15は図１と同じものを
示す。図２全体は記憶用キャパシタ製造工程のフローを
示しており、ａは強誘電体を構成する金属元素の合金16
の層が形成された段階、ｂは誘電体層14が形成された段
階である。 【００１８】図２に示す例では、記憶用キャパシタは強
誘電体を構成する金属元素の合金16、バリアメタル11お
よび金属電極12からなる下部電極と、合金の一部が酸化
されてできた酸化膜（強誘電体）17および誘電体層14か
らなる誘電体層と、上部電極15とから構成されている。
バリアメタル11と金属電極12は図１に示す記憶用キャパ
シタと同様に設置しないばあいもある。 【００１９】前記強誘電体を構成する金属元素の合金と
してはＢａ、Ｎｄ、Ｇｄ、Ｌｉ、Ｃｓ、Ｋ、Ｎａ、Ｒ
ｂ、Ｔｌ、Ｓｒ、Ｃａ、Ｃｄ、Ｐｂ、Ｙ、Ｌａ、Ｂｉの
うちの１種以上の元素と、Ｇｅ、Ｍｇ、Ｃｄ、Ｃａ、Ｓ
ｃ、Ａｌ、Ｓｂ、Ｃｒ、Ｍｎ、Ｎｉ、Ｆｅ、Ｔｉ、Ｚ
ｒ、Ｈｆ、Ｓｎ、Ｎｂ、Ｔａ、Ｗ、Ｍｏのうちの１種以
上の元素との組合わせからなる合金があげられる。その
組合わせの具体例としては、たとえばＰｂ−Ｔａ、Ｂａ
-Ｔｉ、Ｓｒ-Ｂａ-Ｔｉ、Ｐｂ-Ｔｉ、Ｐｂ-Ｚｒ-Ｔｉ、
Ｐｂ-Ｌａ-Ｚｒ-Ｔｉ、Ｐｂ-Ｚｒ、Ｂｉ-Ｆｅ、Ｎａ-Ｎ
ｂ、Ｋ-Ｎｂ、Ｎａ-Ｔａ、Ｌｉ-Ｎｂ 、Ｌｉ-Ｔａ、Ｐ
ｂ-Ｎｂ、Ｓｒ-Ｎｂ、Ｌａ-Ｔｉ、Ｎｄ-Ｔｉ、Ｃａ-Ｎ
ｂ、Ｐｂ-Ｇｅ、Ｂｉ-Ｗ、Ｂｉ-Ｔｉ、Ｇｄ-Ｍｏなどが
あげられる。 【００２０】前記合金の酸化膜17は、誘電体層14を形成
するときに強誘電体を構成する金属元素からなる合金16
の一部が酸化されて生じるものである。酸化膜17の膜厚
は通常 100Ａ以下程度であり、誘電体層14の膜厚の１／
10以下である。なお、誘電体層14の膜厚は記憶用キャパ
シタの容量値を考慮して設定される。 【００２１】前記誘電体層14は図１に示す例と同様に、
たとえばＰＬＺＴ、ＰＺＴなどの強誘電体やＴａ2Ｏ5な
どの高い誘電率を有する材料からなるものが用いられ
る。とくに強誘電体は誘電率が1000以上と極めて高いの
で好ましい。 【００２２】また、図３のｃに示すように、下部電極と
なる強誘電体を構成する金属元素の合金16の一部を酸化
してできた酸化膜（強誘電体）17を誘電体層としてもよ
い。このばあい、酸化膜17の膜厚は酸化時間により決ま
り、記憶用キャパシタの容量値を考慮して設定される。 【００２３】つぎに本発明のキャパシタのうち、強誘電
体を構成する金属元素の合金が用いられた下部電極と、
強誘電体層と、上部電極とから構成されたキャパシタの
製法の一例を、図３を用いて説明する。 【００２４】まず、図３のａに示すように、強誘電体を
構成する金属元素の合金16の層をＣＶＤ法、スパッタ
法、蒸着法、ＩＣＢ法、ＭＢＥ法などにより形成する。 【００２５】つぎに図３のｂに示すように、前記合金16
の層の一部を酸化して酸化膜17（強誘電体層）を形成す
る。 【００２６】前記酸化法としては、合金16の層を、 800
℃以上の高温で酸化雰囲気（たとえばウェットＯ2 ）な
どにさらす方法、酸素プラズマにさらして酸素イオンを
打込む方法、酸素雰囲気中で紫外線（たとえば 200nm以
下）を照射する方法、電解液中で電圧を印加して陽極酸
化する方法などがあげられる。 【００２７】ついで図３のｃに示すように上部電極15を
形成することにより、キャパシタが製造される。 【００２８】［実施例１］下部電極の材料として酸化物
導電体を用いた記憶用キャパシタを製造した。記憶用キ
ャパシタの下部電極としてＳｒＶＯ3 を用い、誘電層と
してＰＺＴを成膜し、その上に上部電極としてＴｉを１
mm角で形成した。ＳｒＶＯ3 の膜厚は5000Ａ、ＰＺＴの
膜厚は4000Ａである。えられた記憶用キャパシタの容量
は35.4nFであり、多結晶Ｓｉを下部電極に用いたばあい
の容量4.6nFに比べ大きな値がえられていた。 【００２９】［実施例２］記憶用キャパシタの下部電極
としてＰｂＴｉ合金を２元スパッタにより形成し、その
上にＰＺＴを成膜し、さらに上部電極としてＴｉを１mm
角で形成した。ＰｂＴｉ合金の膜厚は5000Ａ、ＰＺＴの
膜厚は4000Ａである。えられた記憶用キャパシタ容量は
29.5nFであり、前記の多結晶Ｓｉを下部電極に用いたば
あいに比べ大きな値となっていた。 【００３０】 【発明の効果】本発明の半導体メモリの記憶用キャパシ
タにおいては、下部電極材料として強誘電体を構成する
金属元素のみからなる合金を用いることにより、その製
造時に誘電体が600℃以上で酸化されても、下部電極が
酸化されて下部電極上に低誘電率層が形成されることが
ないので、記憶用キャパシタ容量が低下することがな
い。また、下部電極のドライエッチング加工が容易とな
る。 【００３１】
【図面の簡単な説明】
【図１】本発明の記憶用キャパシタの一実施例を示す断
面図である。 【図２】本発明の記憶用キャパシタの製造工程を示す断
面図である。 【図３】本発明の記憶用キャパシタの製造工程を示す断
面図である。 【図４】従来の記憶用キャパシタの断面図である。 【符号の説明】 ５ ワード線 11 バリアメタル 12 金属電極 13 酸化物導電体 14 誘電体層 15 上部電極 16 強誘電体を構成する金属元素の合金 17 合金16の酸化膜
面図である。 【図２】本発明の記憶用キャパシタの製造工程を示す断
面図である。 【図３】本発明の記憶用キャパシタの製造工程を示す断
面図である。 【図４】従来の記憶用キャパシタの断面図である。 【符号の説明】 ５ ワード線 11 バリアメタル 12 金属電極 13 酸化物導電体 14 誘電体層 15 上部電極 16 強誘電体を構成する金属元素の合金 17 合金16の酸化膜
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 データ書き込みのためのワード線、ビッ
ト線およびデータ保存のためのキャパシタを有するトラ
ンジスタの記憶用キャパシタであって、誘電体層と前記
誘電体層を挟む下部電極および上部電極とから構成さ
れ、前記下部電極の材料として、強誘電体を構成する金
属元素のみからなる合金よりなる電極が用いられ、前記
誘電体層と電極とのあいだに該合金の酸化物である強誘
電体が設置されたことを特徴とする半導体メモリの記憶
用キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17861491A JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17861491A JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529567A JPH0529567A (ja) | 1993-02-05 |
| JP3483896B2 true JP3483896B2 (ja) | 2004-01-06 |
Family
ID=16051526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17861491A Expired - Fee Related JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3483896B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3954339B2 (ja) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | 誘電体キャパシタ |
| JP3981142B2 (ja) * | 1994-01-13 | 2007-09-26 | ローム株式会社 | 強誘電体キャパシタおよびその製造方法 |
| JP3954635B2 (ja) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | 誘電体キャパシタの製造方法 |
| JP3954390B2 (ja) * | 1994-01-13 | 2007-08-08 | ローム株式会社 | 誘電体キャパシタ |
| JP2755174B2 (ja) * | 1994-06-21 | 1998-05-20 | 日本電気株式会社 | 強誘電体容量及びメモリセル構造 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5622893A (en) * | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| KR100355803B1 (ko) * | 1995-08-01 | 2002-12-26 | 삼성전자 주식회사 | 강유전체캐패시터회로구조 |
| US8415731B2 (en) * | 2010-01-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor storage device with integrated capacitor and having transistor overlapping sections |
| US9431474B2 (en) * | 2011-12-20 | 2016-08-30 | Imec | Metal-insulator-metal stack and method for manufacturing the same |
-
1991
- 1991-07-19 JP JP17861491A patent/JP3483896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529567A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3162512B2 (ja) | 半導体キャパシタおよびその製造方法 | |
| US5693553A (en) | Semiconductor device and manufacturing method of the same | |
| US5187557A (en) | Semiconductor capacitor with a metal nitride film and metal oxide dielectric | |
| US20060180844A1 (en) | Integrated circuitry and method of forming a capacitor | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| JP3483896B2 (ja) | 半導体メモリの記憶用キャパシタ | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| US6194751B1 (en) | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation | |
| JPH04598B2 (ja) | ||
| US6144052A (en) | Semiconductor device and its manufacture | |
| EP0077200B1 (en) | Producing insulating layers in semiconductor devices | |
| US20040121566A1 (en) | Method to produce low leakage high K materials in thin film form | |
| JP2000260954A (ja) | 強誘電体キャパシタ、半導体装置およびその製造方法 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| US6822276B1 (en) | Memory structure with a ferroelectric capacitor | |
| JPH06204404A (ja) | 半導体装置、並びに容量素子およびその製造方法 | |
| US6297526B1 (en) | Process for producing barrier-free semiconductor memory configurations | |
| KR100399074B1 (ko) | 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법 | |
| JPH06338599A (ja) | 半導体装置およびその製造方法 | |
| KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| JPS6262472B2 (ja) | ||
| US20020047147A1 (en) | Semiconductor device and process for producing the semiconductor device | |
| JPH0714992A (ja) | 半導体装置及びその製造方法並びにそれを用いた応用システム | |
| JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ | |
| JP4074734B2 (ja) | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |