JPH0529567A - 半導体メモリの記憶用キヤパシタおよびその製法 - Google Patents
半導体メモリの記憶用キヤパシタおよびその製法Info
- Publication number
- JPH0529567A JPH0529567A JP3178614A JP17861491A JPH0529567A JP H0529567 A JPH0529567 A JP H0529567A JP 3178614 A JP3178614 A JP 3178614A JP 17861491 A JP17861491 A JP 17861491A JP H0529567 A JPH0529567 A JP H0529567A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- lower electrode
- storage capacitor
- dielectric layer
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000003860 storage Methods 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000000126 substance Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 27
- 239000000956 alloy Substances 0.000 claims description 27
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 abstract description 8
- 238000001312 dry etching Methods 0.000 abstract description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 16
- 229910052719 titanium Inorganic materials 0.000 description 14
- 229910052758 niobium Inorganic materials 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052793 cadmium Inorganic materials 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910003114 SrVO Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910006389 Li—N Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 半導体メモリの記憶用キャパシタ容量を大き
くする。 【構成】 記憶用キャパシタの下部電極の材料として、
酸化物導電体または強誘電体を構成する金属元素の合金
を用いた。
くする。 【構成】 記憶用キャパシタの下部電極の材料として、
酸化物導電体または強誘電体を構成する金属元素の合金
を用いた。
Description
【0001】
【産業上の利用分野】本発明はDRAMなどの半導体メ
モリの記憶用キャパシタおよびその製法に関する。
モリの記憶用キャパシタおよびその製法に関する。
【0002】
【従来の技術】図4はたとえば特開平3-21104号公報に
示された従来のDRAMのメモリ部を構成するトランジ
スタの断面図である。図中、1はp型基板、2はn+ 領
域、3は素子分離領域でSiO2である。4はSiO2、
5はワード線である。6は多結晶Siでキャパシタの下
部電極にあたる。7は記憶用キャパシタの誘電体層でS
iO2とSiNからなるON膜である。8は多結晶Si
で記憶用キャパシタの上部電極にあたる。9は層間絶縁
膜でSiO2からなり、10はビット線である。
示された従来のDRAMのメモリ部を構成するトランジ
スタの断面図である。図中、1はp型基板、2はn+ 領
域、3は素子分離領域でSiO2である。4はSiO2、
5はワード線である。6は多結晶Siでキャパシタの下
部電極にあたる。7は記憶用キャパシタの誘電体層でS
iO2とSiNからなるON膜である。8は多結晶Si
で記憶用キャパシタの上部電極にあたる。9は層間絶縁
膜でSiO2からなり、10はビット線である。
【0003】つぎに動作について説明する。ワード線5
に信号電圧が印加されるとトランジスタはオン状態とな
り、ビット線10に印加されているデータ信号「1」また
は「0」がトランジスタを介して記憶用キャパシタに書
き込まれる。こののちワード線5に信号電圧が印加され
なくなるとトランジスタはオフ状態となり、データ信号
が記憶用キャパシタに保存される。このようにデータは
記憶用キャパシタに保存されているが、パッケージング
材などからのα線により生じた電子−正孔対が記憶用キ
ャパシタに保存されているデータを変化させることがあ
る。このため記憶用キャパシタ容量をある程度大きくす
る必要がある。
に信号電圧が印加されるとトランジスタはオン状態とな
り、ビット線10に印加されているデータ信号「1」また
は「0」がトランジスタを介して記憶用キャパシタに書
き込まれる。こののちワード線5に信号電圧が印加され
なくなるとトランジスタはオフ状態となり、データ信号
が記憶用キャパシタに保存される。このようにデータは
記憶用キャパシタに保存されているが、パッケージング
材などからのα線により生じた電子−正孔対が記憶用キ
ャパシタに保存されているデータを変化させることがあ
る。このため記憶用キャパシタ容量をある程度大きくす
る必要がある。
【0004】一方、DRAMの高密度化に伴なってメモ
リセル面積は減少してきている。
リセル面積は減少してきている。
【0005】
【発明が解決しようとする課題】そこで、記憶用キャパ
シタ容量をある程度大きくし、かつメモリセル面積の減
少に対処するために、誘電体材料としてPLZT、PZ
Tなどの強誘電体やTa2O5などの高い誘電率を有する
材料を用いた記憶用キャパシタが検討されている。
シタ容量をある程度大きくし、かつメモリセル面積の減
少に対処するために、誘電体材料としてPLZT、PZ
Tなどの強誘電体やTa2O5などの高い誘電率を有する
材料を用いた記憶用キャパシタが検討されている。
【0006】しかしながら、これらの誘電体材料からな
る膜は、酸素雰囲気下、 600℃以上のきわめて高い温度
で成膜されるため、成膜時に下部電極が酸化されて低誘
電率層が形成され、記憶用キャパシタ容量が低下してし
まうという問題がある。このため、従来から強誘電体を
成膜するばあいには下部電極としてPtが主に使われて
いるが、Ptはドライエッチングによる加工が難しく、
微細なパターン形成が簡単にできない。
る膜は、酸素雰囲気下、 600℃以上のきわめて高い温度
で成膜されるため、成膜時に下部電極が酸化されて低誘
電率層が形成され、記憶用キャパシタ容量が低下してし
まうという問題がある。このため、従来から強誘電体を
成膜するばあいには下部電極としてPtが主に使われて
いるが、Ptはドライエッチングによる加工が難しく、
微細なパターン形成が簡単にできない。
【0007】本発明は前記のような問題を解消するため
になされたものであり、容量が大きく、その製造時に誘
電体が 600℃以上で成膜されても、下部電極が酸化され
て下部電極上に低誘電率層が形成されることがなく、し
たがって記憶用キャパシタ容量の低下がなく、さらにド
ライエッチングによる加工が容易な下部電極を有する記
憶用キャパシタをうることを目的とする。
になされたものであり、容量が大きく、その製造時に誘
電体が 600℃以上で成膜されても、下部電極が酸化され
て下部電極上に低誘電率層が形成されることがなく、し
たがって記憶用キャパシタ容量の低下がなく、さらにド
ライエッチングによる加工が容易な下部電極を有する記
憶用キャパシタをうることを目的とする。
【0008】
【課題を解決するための手段】本発明は、データ書き込
みのためのワード線、ビット線およびデータ保存のため
のキャパシタを有するトランジスタの記憶用キャパシタ
であって、誘電体層と前記誘電体層を挟む下部電極およ
び上部電極とから構成され、前記下部電極の材料として
酸化物導電体が用いられたことを特徴とする半導体メモ
リの記憶用キャパシタ(キャパシタ(1))、前記下部電
極の材料として強誘電体を構成する金属元素の合金が用
いられたことを特徴とする半導体メモリの記憶用キャパ
シタ(キャパシタ(2))および下部電極として強誘電体
を構成する金属元素の合金の層を形成し、前記合金の層
の一部を酸化して強誘電体層を形成することを特徴とす
る半導体メモリの記憶用キャパシタの製法に関する。
みのためのワード線、ビット線およびデータ保存のため
のキャパシタを有するトランジスタの記憶用キャパシタ
であって、誘電体層と前記誘電体層を挟む下部電極およ
び上部電極とから構成され、前記下部電極の材料として
酸化物導電体が用いられたことを特徴とする半導体メモ
リの記憶用キャパシタ(キャパシタ(1))、前記下部電
極の材料として強誘電体を構成する金属元素の合金が用
いられたことを特徴とする半導体メモリの記憶用キャパ
シタ(キャパシタ(2))および下部電極として強誘電体
を構成する金属元素の合金の層を形成し、前記合金の層
の一部を酸化して強誘電体層を形成することを特徴とす
る半導体メモリの記憶用キャパシタの製法に関する。
【0009】
【作用】本発明の記憶用キャパシタ(1)における下部電
極材料である酸化物導電体は、減圧下での酸素雰囲気で
は、 600℃以上の温度においても酸化されて誘電体とな
ることはないため、低誘電率層が形成されることがな
い。また、本発明の記憶用キャパシタ(2)における下部
電極材料である強誘電体を構成する金属元素の合金は、
酸化されると強誘電体になるため、記憶用キャパシタ容
量の低下にはほとんど関係しない。
極材料である酸化物導電体は、減圧下での酸素雰囲気で
は、 600℃以上の温度においても酸化されて誘電体とな
ることはないため、低誘電率層が形成されることがな
い。また、本発明の記憶用キャパシタ(2)における下部
電極材料である強誘電体を構成する金属元素の合金は、
酸化されると強誘電体になるため、記憶用キャパシタ容
量の低下にはほとんど関係しない。
【0010】以上のように、本発明の記憶用キャパシタ
では、製造時に強誘電体が 600℃以上で成膜されても下
部電極が酸化されて低誘電率層が形成されることがな
く、記憶用キャパシタ容量が低下しない。
では、製造時に強誘電体が 600℃以上で成膜されても下
部電極が酸化されて低誘電率層が形成されることがな
く、記憶用キャパシタ容量が低下しない。
【0011】
【実施例】まず本発明の記憶用キャパシタ(1)の一実施
例を図1を用いて説明する。図1はDRAMの記憶用キ
ャパシタ部分のみを示している。図中、1はp型基板、
2はn+ 領域、3はSiO2などからなる素子分離領
域、4はSiO2、5はワード線である。11はバリアメ
タルであり、Siと電極材料間の相互拡散を防ぐための
もので、通常TiNなどが用いられる。12は金属電極で
あり、下部電極の低抵抗化のために設けられたもので、
通常Ti、W、Moなどが用いられる。13は酸化物導電
体、14は誘電体層、15は上部電極である。
例を図1を用いて説明する。図1はDRAMの記憶用キ
ャパシタ部分のみを示している。図中、1はp型基板、
2はn+ 領域、3はSiO2などからなる素子分離領
域、4はSiO2、5はワード線である。11はバリアメ
タルであり、Siと電極材料間の相互拡散を防ぐための
もので、通常TiNなどが用いられる。12は金属電極で
あり、下部電極の低抵抗化のために設けられたもので、
通常Ti、W、Moなどが用いられる。13は酸化物導電
体、14は誘電体層、15は上部電極である。
【0012】図1に示す例では、記憶用キャパシタは酸
化物導電体13、バリアメタル11および金属電極12からな
る下部電極と、誘電体層14と、上部電極15とから構成さ
れている。バリアメタル11と金属電極12は設置しないば
あいもある。
化物導電体13、バリアメタル11および金属電極12からな
る下部電極と、誘電体層14と、上部電極15とから構成さ
れている。バリアメタル11と金属電極12は設置しないば
あいもある。
【0013】前記酸化物導電体13の具体例としては、た
とえばZnO、SnO2、SrVO3、ReO3、WO2、
VO2、CrO2、MoO2、TiO2などがあげられる。
酸化物導電体13は、たとえばCVD法、スパッタ法、蒸
着法、ICB法、レーザーアブレージョン法、MBE法
などにより形成される。
とえばZnO、SnO2、SrVO3、ReO3、WO2、
VO2、CrO2、MoO2、TiO2などがあげられる。
酸化物導電体13は、たとえばCVD法、スパッタ法、蒸
着法、ICB法、レーザーアブレージョン法、MBE法
などにより形成される。
【0014】前記誘電体層14としては、たとえばPLZ
T、PZTなどの強誘電体やTa2O5などの高い誘電率
を有する材料からなるものが用いられる。とくに強誘電
体は誘電率が1000以上と極めて高いので好ましい。
T、PZTなどの強誘電体やTa2O5などの高い誘電率
を有する材料からなるものが用いられる。とくに強誘電
体は誘電率が1000以上と極めて高いので好ましい。
【0015】前記上部電極15は、通常、多結晶Si、
W、Ti、TiN、Moなどからなる。
W、Ti、TiN、Moなどからなる。
【0016】つぎに下部電極の材料として、強誘電体を
構成する金属の合金を用いた記憶用キャパシタ(2)の一
実施例を、図2のcを用いて説明する。
構成する金属の合金を用いた記憶用キャパシタ(2)の一
実施例を、図2のcを用いて説明する。
【0017】図中、16は強誘電体を構成する金属元素の
合金、17はその合金の一部が酸化されてできた酸化膜で
ある。1〜5、11、12、14および15は図1と同じものを
示す。図2全体は記憶用キャパシタ製造工程のフローを
示しており、aは強誘電体を構成する金属元素の合金16
の層が形成された段階、bは誘電体層14が形成された段
階である。
合金、17はその合金の一部が酸化されてできた酸化膜で
ある。1〜5、11、12、14および15は図1と同じものを
示す。図2全体は記憶用キャパシタ製造工程のフローを
示しており、aは強誘電体を構成する金属元素の合金16
の層が形成された段階、bは誘電体層14が形成された段
階である。
【0018】図2に示す例では、記憶用キャパシタは強
誘電体を構成する金属元素の合金16、バリアメタル11お
よび金属電極12からなる下部電極と、合金の一部が酸化
されてできた酸化膜(強誘電体)17および誘電体層14か
らなる誘電体層と、上部電極15とから構成されている。
バリアメタル11と金属電極12は図1に示す記憶用キャパ
シタと同様に設置しないばあいもある。
誘電体を構成する金属元素の合金16、バリアメタル11お
よび金属電極12からなる下部電極と、合金の一部が酸化
されてできた酸化膜(強誘電体)17および誘電体層14か
らなる誘電体層と、上部電極15とから構成されている。
バリアメタル11と金属電極12は図1に示す記憶用キャパ
シタと同様に設置しないばあいもある。
【0019】前記強誘電体を構成する金属元素の合金と
してはLi、Cs、K、Na、Rb、Tl、Sr、C
a、Cd、Pb、Y、La、Biのうちの1種以上の元
素と、Mg、Cd、Ca、Sc、Al、Sb、Cr、M
n、Ni、Fe、Ti、Zr、Hf、Sn、Nb、T
a、W、Moのうちの1種以上の元素との組合わせから
なる合金があげられる。その組合わせの具体例として
は、たとえばBa-Ti、Sr-Ba-Ti、Pb-Ti、
Pb-Zr-Ti、Pb-La-Zr-Ti、Pb-Zr、B
i-Fe、Na-Nb、K-Nb、Na-Ta、Li-N
b 、Li-Ta、Pb-Nb、Sr-Nb、La-Ti、
Nd-Ti、Ca-Nb、Pb-Ge、Bi-W、Bi-T
i、Gd-Moなどがあげられる。
してはLi、Cs、K、Na、Rb、Tl、Sr、C
a、Cd、Pb、Y、La、Biのうちの1種以上の元
素と、Mg、Cd、Ca、Sc、Al、Sb、Cr、M
n、Ni、Fe、Ti、Zr、Hf、Sn、Nb、T
a、W、Moのうちの1種以上の元素との組合わせから
なる合金があげられる。その組合わせの具体例として
は、たとえばBa-Ti、Sr-Ba-Ti、Pb-Ti、
Pb-Zr-Ti、Pb-La-Zr-Ti、Pb-Zr、B
i-Fe、Na-Nb、K-Nb、Na-Ta、Li-N
b 、Li-Ta、Pb-Nb、Sr-Nb、La-Ti、
Nd-Ti、Ca-Nb、Pb-Ge、Bi-W、Bi-T
i、Gd-Moなどがあげられる。
【0020】前記合金の酸化膜17は、誘電体層14を形成
するときに強誘電体を構成する金属元素からなる合金16
の一部が酸化されて生じるものである。酸化膜17の膜厚
は通常 100A以下程度であり、誘電体層14の膜厚の1/
10以下である。なお、誘電体層14の膜厚は記憶用キャパ
シタの容量値を考慮して設定される。
するときに強誘電体を構成する金属元素からなる合金16
の一部が酸化されて生じるものである。酸化膜17の膜厚
は通常 100A以下程度であり、誘電体層14の膜厚の1/
10以下である。なお、誘電体層14の膜厚は記憶用キャパ
シタの容量値を考慮して設定される。
【0021】前記誘電体層14は図1に示す例と同様に、
たとえばPLZT、PZTなどの強誘電体やTa2O5な
どの高い誘電率を有する材料からなるものが用いられ
る。とくに強誘電体は誘電率が1000以上と極めて高いの
で好ましい。
たとえばPLZT、PZTなどの強誘電体やTa2O5な
どの高い誘電率を有する材料からなるものが用いられ
る。とくに強誘電体は誘電率が1000以上と極めて高いの
で好ましい。
【0022】また、図3のcに示すように、下部電極と
なる強誘電体を構成する金属元素の合金16の一部を酸化
してできた酸化膜(強誘電体)17を誘電体層としてもよ
い。このばあい、酸化膜17の膜厚は酸化時間により決ま
り、記憶用キャパシタの容量値を考慮して設定される。
なる強誘電体を構成する金属元素の合金16の一部を酸化
してできた酸化膜(強誘電体)17を誘電体層としてもよ
い。このばあい、酸化膜17の膜厚は酸化時間により決ま
り、記憶用キャパシタの容量値を考慮して設定される。
【0023】つぎに本発明のキャパシタのうち、強誘電
体を構成する金属元素の合金が用いられた下部電極と、
強誘電体層と、上部電極とから構成されたキャパシタの
製法の一例を、図3を用いて説明する。
体を構成する金属元素の合金が用いられた下部電極と、
強誘電体層と、上部電極とから構成されたキャパシタの
製法の一例を、図3を用いて説明する。
【0024】まず、図3のaに示すように、強誘電体を
構成する金属元素の合金16の層をCVD法、スパッタ
法、蒸着法、ICB法、MBE法などにより形成する。
構成する金属元素の合金16の層をCVD法、スパッタ
法、蒸着法、ICB法、MBE法などにより形成する。
【0025】つぎに図3のbに示すように、前記合金16
の層の一部を酸化して酸化膜17(強誘電体層)を形成す
る。
の層の一部を酸化して酸化膜17(強誘電体層)を形成す
る。
【0026】前記酸化法としては、合金16の層を、 800
℃以上の高温で酸化雰囲気(たとえばウェットO2 )な
どにさらす方法、酸素プラズマにさらして酸素イオンを
打込む方法、酸素雰囲気中で紫外線(たとえば 200nm以
下)を照射する方法、電解液中で電圧を印加して陽極酸
化する方法などがあげられる。
℃以上の高温で酸化雰囲気(たとえばウェットO2 )な
どにさらす方法、酸素プラズマにさらして酸素イオンを
打込む方法、酸素雰囲気中で紫外線(たとえば 200nm以
下)を照射する方法、電解液中で電圧を印加して陽極酸
化する方法などがあげられる。
【0027】ついで図3のcに示すように上部電極15を
形成することにより、キャパシタが製造される。
形成することにより、キャパシタが製造される。
【0028】[実施例1]下部電極の材料として酸化物
導電体を用いた記憶用キャパシタを製造した。記憶用キ
ャパシタの下部電極としてSrVO3 を用い、誘電層と
してPZTを成膜し、その上に上部電極としてTiを1
mm角で形成した。SrVO3 の膜厚は5000A、PZTの
膜厚は4000Aである。えられた記憶用キャパシタの容量
は35.4nFであり、多結晶Siを下部電極に用いたばあい
の容量4.6nFに比べ大きな値がえられていた。
導電体を用いた記憶用キャパシタを製造した。記憶用キ
ャパシタの下部電極としてSrVO3 を用い、誘電層と
してPZTを成膜し、その上に上部電極としてTiを1
mm角で形成した。SrVO3 の膜厚は5000A、PZTの
膜厚は4000Aである。えられた記憶用キャパシタの容量
は35.4nFであり、多結晶Siを下部電極に用いたばあい
の容量4.6nFに比べ大きな値がえられていた。
【0029】[実施例2]記憶用キャパシタの下部電極
としてPbTi合金を2元スパッタにより形成し、その
上にPZTを成膜し、さらに上部電極としてTiを1mm
角で形成した。PbTi合金の膜厚は5000A、PZTの
膜厚は4000Aである。えられた記憶用キャパシタ容量は
29.5nFであり、前記の多結晶Siを下部電極に用いたば
あいに比べ大きな値となっていた。
としてPbTi合金を2元スパッタにより形成し、その
上にPZTを成膜し、さらに上部電極としてTiを1mm
角で形成した。PbTi合金の膜厚は5000A、PZTの
膜厚は4000Aである。えられた記憶用キャパシタ容量は
29.5nFであり、前記の多結晶Siを下部電極に用いたば
あいに比べ大きな値となっていた。
【0030】
【発明の効果】本発明の半導体メモリの記憶用キャパシ
タは、容量が大きく、ドライエッチング加工が容易な下
部電極を有する。
タは、容量が大きく、ドライエッチング加工が容易な下
部電極を有する。
【0031】また本発明の製法によれば、下部電極のド
ライエッチング加工が容易で、キャパシタ容量の低下を
防ぐことができるため、DRAMなどの記憶用キャパシ
タを精度よく低コストで作製できる。
ライエッチング加工が容易で、キャパシタ容量の低下を
防ぐことができるため、DRAMなどの記憶用キャパシ
タを精度よく低コストで作製できる。
【図1】本発明の記憶用キャパシタの一実施例を示す断
面図である。
面図である。
【図2】本発明の記憶用キャパシタの製造工程を示す断
面図である。
面図である。
【図3】本発明の記憶用キャパシタの製造工程を示す断
面図である。
面図である。
【図4】従来の記憶用キャパシタの断面図である。
5 ワード線
11 バリアメタル
12 金属電極
13 酸化物導電体
14 誘電体層
15 上部電極
16 強誘電体を構成する金属元素の合金
17 合金16の酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成3年12月19日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】前記強誘電体を構成する金属元素の合金と
してはBa、Nd、Gd、Li、Cs、K、Na、R
b、Tl、Sr、Ca、Cd、Pb、Y、La、Biの
うちの1種以上の元素と、Ge、Mg、Cd、Ca、S
c、Al、Sb、Cr、Mn、Ni、Fe、Ti、Z
r、Hf、Sn、Nb、Ta、W、Moのうちの1種以
上の元素との組合わせからなる合金があげられる。その
組合わせの具体例としては、たとえばPb−Ta、Ba
-Ti、Sr-Ba-Ti、Pb-Ti、Pb-Zr-Ti、
Pb-La-Zr-Ti、Pb-Zr、Bi-Fe、Na-N
b、K-Nb、Na-Ta、Li-Nb 、Li-Ta、P
b-Nb、Sr-Nb、La-Ti、Nd-Ti、Ca-N
b、Pb-Ge、Bi-W、Bi-Ti、Gd-Moなどが
あげられる。
してはBa、Nd、Gd、Li、Cs、K、Na、R
b、Tl、Sr、Ca、Cd、Pb、Y、La、Biの
うちの1種以上の元素と、Ge、Mg、Cd、Ca、S
c、Al、Sb、Cr、Mn、Ni、Fe、Ti、Z
r、Hf、Sn、Nb、Ta、W、Moのうちの1種以
上の元素との組合わせからなる合金があげられる。その
組合わせの具体例としては、たとえばPb−Ta、Ba
-Ti、Sr-Ba-Ti、Pb-Ti、Pb-Zr-Ti、
Pb-La-Zr-Ti、Pb-Zr、Bi-Fe、Na-N
b、K-Nb、Na-Ta、Li-Nb 、Li-Ta、P
b-Nb、Sr-Nb、La-Ti、Nd-Ti、Ca-N
b、Pb-Ge、Bi-W、Bi-Ti、Gd-Moなどが
あげられる。
Claims (3)
- 【請求項1】 データ書き込みのためのワード線、ビッ
ト線およびデータ保存のためのキャパシタを有するトラ
ンジスタの記憶用キャパシタであって、誘電体層と前記
誘電体層を挟む下部電極および上部電極とから構成さ
れ、前記下部電極の材料として酸化物導電体が用いられ
たことを特徴とする半導体メモリの記憶用キャパシタ。 - 【請求項2】 請求項1記載の記憶用キャパシタの下部
電極の材料として、強誘電体を構成する金属元素の合金
が用いられたことを特徴とする半導体メモリの記憶用キ
ャパシタ。 - 【請求項3】 データ書き込みのためのワード線、ビッ
ト線およびデータ保存のためのキャパシタを有するトラ
ンジスタの記憶用キャパシタの製法であって、下部電極
として強誘電体を構成する金属元素の合金の層を形成
し、前記合金の層の一部を酸化して強誘電体層を形成す
ることを特徴とする半導体メモリの記憶用キャパシタの
製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17861491A JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17861491A JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0529567A true JPH0529567A (ja) | 1993-02-05 |
JP3483896B2 JP3483896B2 (ja) | 2004-01-06 |
Family
ID=16051526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17861491A Expired - Fee Related JP3483896B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体メモリの記憶用キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3483896B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088407A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | 強誘電体容量とその製造方法及びメモリセル |
JPH0864786A (ja) * | 1994-08-01 | 1996-03-08 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JP2002134710A (ja) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | 誘電体キャパシタ |
JP2002261252A (ja) * | 1994-01-13 | 2002-09-13 | Rohm Co Ltd | 強誘電体キャパシタ |
KR100355803B1 (ko) * | 1995-08-01 | 2002-12-26 | 삼성전자 주식회사 | 강유전체캐패시터회로구조 |
JP2006319358A (ja) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | 強誘電体キャパシタおよびその製造方法 |
JP2006319357A (ja) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | 誘電体キャパシタの製造方法 |
JP2013131749A (ja) * | 2011-12-20 | 2013-07-04 | Imec | 金属−絶縁体−金属スタックおよびその製造方法 |
JP2016131260A (ja) * | 2010-01-20 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-07-19 JP JP17861491A patent/JP3483896B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134710A (ja) * | 1994-01-13 | 2002-05-10 | Rohm Co Ltd | 誘電体キャパシタ |
JP2002261252A (ja) * | 1994-01-13 | 2002-09-13 | Rohm Co Ltd | 強誘電体キャパシタ |
JP2006319358A (ja) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | 強誘電体キャパシタおよびその製造方法 |
JP2006319357A (ja) * | 1994-01-13 | 2006-11-24 | Rohm Co Ltd | 誘電体キャパシタの製造方法 |
JPH088407A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | 強誘電体容量とその製造方法及びメモリセル |
JPH0864786A (ja) * | 1994-08-01 | 1996-03-08 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JPH08191137A (ja) * | 1994-08-01 | 1996-07-23 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
KR100355803B1 (ko) * | 1995-08-01 | 2002-12-26 | 삼성전자 주식회사 | 강유전체캐패시터회로구조 |
JP2016131260A (ja) * | 2010-01-20 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017157846A (ja) * | 2010-01-20 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2013131749A (ja) * | 2011-12-20 | 2013-07-04 | Imec | 金属−絶縁体−金属スタックおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3483896B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3162512B2 (ja) | 半導体キャパシタおよびその製造方法 | |
US5206788A (en) | Series ferroelectric capacitor structure for monolithic integrated circuits and method | |
US4959745A (en) | Capacitor and method for producing the same | |
US5187557A (en) | Semiconductor capacitor with a metal nitride film and metal oxide dielectric | |
US4937650A (en) | Semiconductor capacitor device with dual dielectric | |
JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
US20020074601A1 (en) | Process for producing high quality PZT films for ferroelectric memory integrated circuits | |
US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
US7968969B2 (en) | Electrical components for microelectronic devices | |
US5293075A (en) | Semiconductor device with PZT/PLZT film and lead-containing electrode | |
JPH0529567A (ja) | 半導体メモリの記憶用キヤパシタおよびその製法 | |
US6576482B1 (en) | One step deposition process for the top electrode and hardmask in a ferroelectric memory cell | |
JP2000349245A (ja) | 誘電体キャパシタおよびメモリならびにそれらの製造方法 | |
US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
JP2002524850A (ja) | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 | |
JPH06204404A (ja) | 半導体装置、並びに容量素子およびその製造方法 | |
US6833605B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
JPS6235562A (ja) | 半導体装置 | |
US20050074936A1 (en) | Method of fabricating a semiconductor device including a reaction barrier film, a diffusion barrier film and a ferroelectric film | |
JPH06338599A (ja) | 半導体装置およびその製造方法 | |
JPH07263572A (ja) | 半導体メモリ装置の製造方法及び半導体メモリ装置並びにそれを用いた応用システム | |
KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
JPS6262472B2 (ja) | ||
US6238932B1 (en) | Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors | |
JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |