JPS6235562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6235562A JPS6235562A JP60175118A JP17511885A JPS6235562A JP S6235562 A JPS6235562 A JP S6235562A JP 60175118 A JP60175118 A JP 60175118A JP 17511885 A JP17511885 A JP 17511885A JP S6235562 A JPS6235562 A JP S6235562A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio2
- dielectric
- dielectric film
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 claims abstract 2
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 5
- 238000001947 vapour-phase growth Methods 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Chemical compound O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000012808 vapor phase Substances 0.000 abstract 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 40
- 239000012528 membrane Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体素子と容量金倉
む半導体装置に関する０ 〔従来の技術〕 ダイナミックＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）のような、構成要素として容ｇｋヲ
具備した半導体装置において、その集積度は年々高くな
っている。
む半導体装置に関する０ 〔従来の技術〕 ダイナミックＲＡ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）のような、構成要素として容ｇｋヲ
具備した半導体装置において、その集積度は年々高くな
っている。
従来、高集積化は回路素子のパターンを微細化すること
で行なわｎてきた。しかし、パターンの微細化は、信号
に対応した蓄ａｔ荷量を少なくするることになり、α線
などの放射線によるメモリーの誤動作（ソフトエラー）
を防止する上で好ましくない。又、容量膜の薄膜化で上
記の問題を解決してきた。しかし、容量膜の薄膜化が進
むと１例えば６０ＡのＳ ｉ Ｏを膜に５Ｖの電圧を印
加すると膜全通してトンネル電流が流ｆるため、原理的
に絶縁膜として使用できないという問題がある０そこで
、容量の占める面積が小さく、かつ大きい容量値を得る
ために、誘電材料として比誘電率の高いＴａ＊ Ｏｓ
＋ ’ｒｉｂ、 、 Ｎｂ２ ｏＨなどの誘電体膜が
試みられている。このことは１例えば、アイイーイーイ
ー・トランザクションズ−オン・エレクトロン・デバイ
シズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅａ ）第ＥＤ−２９巻
、１９８２年、第３号、３６８〜３７６頁に記載されて
いる。
で行なわｎてきた。しかし、パターンの微細化は、信号
に対応した蓄ａｔ荷量を少なくするることになり、α線
などの放射線によるメモリーの誤動作（ソフトエラー）
を防止する上で好ましくない。又、容量膜の薄膜化で上
記の問題を解決してきた。しかし、容量膜の薄膜化が進
むと１例えば６０ＡのＳ ｉ Ｏを膜に５Ｖの電圧を印
加すると膜全通してトンネル電流が流ｆるため、原理的
に絶縁膜として使用できないという問題がある０そこで
、容量の占める面積が小さく、かつ大きい容量値を得る
ために、誘電材料として比誘電率の高いＴａ＊ Ｏｓ
＋ ’ｒｉｂ、 、 Ｎｂ２ ｏＨなどの誘電体膜が
試みられている。このことは１例えば、アイイーイーイ
ー・トランザクションズ−オン・エレクトロン・デバイ
シズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅａ ）第ＥＤ−２９巻
、１９８２年、第３号、３６８〜３７６頁に記載されて
いる。
上記した従来のＴａ２Ｏ５、ＴｉＯ２、Ｎｂ２Ｏ１ ｅ
ＴｉＯ２＊ＮｂｔＯａなどの誘電体？用いた容量膜は
、リーク１１流が太きいという欠点？有し、実用化に到
っていない０この原因は、誘電体膜が熱処理により多結
晶構造化したり、また誘電体膜と半導体基板としてのシ
リコンもしくは多結晶シリコン層との間に反応が起きた
りするためであると推定さｎる。従って、誘電体膜の多
結晶構造化？防止し、また誘電体膜と半導体基板として
のシリコンもしくは多結晶シリコン層との間の反応を防
止丁ｎば良好な電気特性を有する容量膜ができると考え
らｎる０上記問題点のうち、誘電体膜とシリコンとの反
応？防止するためには、Ｓｉｎ、などの第２の誘電体膜
？挾むことにより解決できる。しかし、誘電体膜内部で
生ずる多結晶化？防止できないという問題点がある。
ＴｉＯ２＊ＮｂｔＯａなどの誘電体？用いた容量膜は
、リーク１１流が太きいという欠点？有し、実用化に到
っていない０この原因は、誘電体膜が熱処理により多結
晶構造化したり、また誘電体膜と半導体基板としてのシ
リコンもしくは多結晶シリコン層との間に反応が起きた
りするためであると推定さｎる。従って、誘電体膜の多
結晶構造化？防止し、また誘電体膜と半導体基板として
のシリコンもしくは多結晶シリコン層との間の反応を防
止丁ｎば良好な電気特性を有する容量膜ができると考え
らｎる０上記問題点のうち、誘電体膜とシリコンとの反
応？防止するためには、Ｓｉｎ、などの第２の誘電体膜
？挾むことにより解決できる。しかし、誘電体膜内部で
生ずる多結晶化？防止できないという問題点がある。
本発明の目的は半導体素子と単位面積当りの容量が大き
く、リーク電流の小さい容量と金含む半導体装置を提供
することにある０ 〔問題点を解決するための手段〕 本発明の半導体装置は、半導体基板に半導体素子と容）
とが形成されてなる半導体装置において、前記容量の誘
電体が非晶質の５ｉｎ２． ＡＩ、０３ ＊Ｓｉ、Ｎ
、からなる群から選ばれた少くとも１種の第１の誘電体
膜と、Ｔａ、Ｏ，ｒ Ｔｉ０１ ｐ Ｎｂ、Ｏ。
く、リーク電流の小さい容量と金含む半導体装置を提供
することにある０ 〔問題点を解決するための手段〕 本発明の半導体装置は、半導体基板に半導体素子と容）
とが形成されてなる半導体装置において、前記容量の誘
電体が非晶質の５ｉｎ２． ＡＩ、０３ ＊Ｓｉ、Ｎ
、からなる群から選ばれた少くとも１種の第１の誘電体
膜と、Ｔａ、Ｏ，ｒ Ｔｉ０１ ｐ Ｎｂ、Ｏ。
からなる群から選ばれた少なくとも１種の第２の誘電体
膜と金交互に積層して成るようにして構成される。
膜と金交互に積層して成るようにして構成される。
次に本発明の実施例について図面？用いて説明する０
第１図は本発明の一実施例の断面図である。
シリコン基板１の表面に非晶質の第１の誘電体膜として
のＳｉｎ、膜２１と、第２の誘電体膜としてのＴａ、Ｏ
，膜３１勿交互に２回積層し、その上に電極４に形成す
ることによって容址勿形成する０８ｉｏ、膜２１ ’（
ｉ−設けることに：す、熱処理によるＴａ、 Ｏ，膜３
１の多結晶化全防止する。また、本構造はＳｉｎ、膜全
薄く設けることで容量の低下量全極力防止することも可
能である。
のＳｉｎ、膜２１と、第２の誘電体膜としてのＴａ、Ｏ
，膜３１勿交互に２回積層し、その上に電極４に形成す
ることによって容址勿形成する０８ｉｏ、膜２１ ’（
ｉ−設けることに：す、熱処理によるＴａ、 Ｏ，膜３
１の多結晶化全防止する。また、本構造はＳｉｎ、膜全
薄く設けることで容量の低下量全極力防止することも可
能である。
上述した実施例は、次のようにして製造することができ
る。まず、シリコン基板１の表面にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法
やその他の気相成長法もしくは熱酸化法などの手段でＳ
ｉＯ，膜２１を薄く形成する。さらに、Ｓｉｎ！膜２１
の表面にＴａ全真空蒸着あるいは気相成長などの手段ケ
用いて被着させ′Ｉ′ｃ後、４００〜６００’Ｃの熱酸
化処理を行うことにより、もしくはＣＶＤ法、その他の
気相成長法、スパッタ法などの手段により、Ｔａ、Ｏ。
る。まず、シリコン基板１の表面にＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法
やその他の気相成長法もしくは熱酸化法などの手段でＳ
ｉＯ，膜２１を薄く形成する。さらに、Ｓｉｎ！膜２１
の表面にＴａ全真空蒸着あるいは気相成長などの手段ケ
用いて被着させ′Ｉ′ｃ後、４００〜６００’Ｃの熱酸
化処理を行うことにより、もしくはＣＶＤ法、その他の
気相成長法、スパッタ法などの手段により、Ｔａ、Ｏ。
膜３１全形成−ｒる。そのＴａ２Ｏ５、ＴｉＯ２、Ｎｂ
２Ｏｙ膜３１の表面に、ＣＶＤ法その他の気相成長法ス
パッタ法などの手段を用いて直接ＳｉＯ＊ｙｊ！：被着
させる。さらに、そのＳｉｎ、膜２２の表面に上記の手
段でＴａｚ０５ｉ被着させ、Ｔａ２Ｏ，膜３２ ｉ形成
する□ ＳｉＯ，［２１＋２２の好しい膜厚は３０〜１
００Ａである。Ｔａ、Ｏｓ膜３２の上に電極４ｔ−ＣＶ
Ｄ法、蒸着法又はスパッタ法により形成する。
２Ｏｙ膜３１の表面に、ＣＶＤ法その他の気相成長法ス
パッタ法などの手段を用いて直接ＳｉＯ＊ｙｊ！：被着
させる。さらに、そのＳｉｎ、膜２２の表面に上記の手
段でＴａｚ０５ｉ被着させ、Ｔａ２Ｏ，膜３２ ｉ形成
する□ ＳｉＯ，［２１＋２２の好しい膜厚は３０〜１
００Ａである。Ｔａ、Ｏｓ膜３２の上に電極４ｔ−ＣＶ
Ｄ法、蒸着法又はスパッタ法により形成する。
なお、本実施例では積１−回数を４回としたが必要に応
じて積Ｊ―の回数ｋＫえるのも自由である。
じて積Ｊ―の回数ｋＫえるのも自由である。
また、本実施例の場合、１をシリコン基板、２１゜２２
ｋ Ｓｉｎ、膜、３１ ＊ ３２ｋ ＴａｔＯｓ膜と
して説明したが、１を多結晶シリコン層や高融点金属な
どの電極もしくは他の半導体基板、２１．２２全非晶質
のＳ １ ｓ Ｎａ ｅ Ａｌ ｔ Ｏｓなどの誘電体
膜３１゜３２ ｆ Ｔｉ１ｔ ＊ Ｍｂ２Ｏ５、ＴｉＯ
２、Ｎｂ２Ｏｍなどの比誘電率の高い誘電体膜を用いる
場合にも本発明は適用できる。
ｋ Ｓｉｎ、膜、３１ ＊ ３２ｋ ＴａｔＯｓ膜と
して説明したが、１を多結晶シリコン層や高融点金属な
どの電極もしくは他の半導体基板、２１．２２全非晶質
のＳ １ ｓ Ｎａ ｅ Ａｌ ｔ Ｏｓなどの誘電体
膜３１゜３２ ｆ Ｔｉ１ｔ ＊ Ｍｂ２Ｏ５、ＴｉＯ
２、Ｎｂ２Ｏｍなどの比誘電率の高い誘電体膜を用いる
場合にも本発明は適用できる。
第２図は本発明をダイナミックＲＡＭに適用した第１の
応用例の断面図である。
応用例の断面図である。
本応用例はシリコン基板に設けらｎた不純物領域１１．
１２’にソース・ドレインとし絶縁膜７を介して設けら
れた電極６をゲート電極とするトランジスタと、その左
側に第１の誘電体膜としてのＳｉｎ、膜２１．２２と第
２の誘電体膜としてのＴａｇ Ｏｇ膜３１．３２と全誘
電体とし電極４に一方の電極、ソース金他方の電極とす
る容量とで１トランジスタ１１１容量のダイナミックＲ
ＡＭ ｋ構成している。
１２’にソース・ドレインとし絶縁膜７を介して設けら
れた電極６をゲート電極とするトランジスタと、その左
側に第１の誘電体膜としてのＳｉｎ、膜２１．２２と第
２の誘電体膜としてのＴａｇ Ｏｇ膜３１．３２と全誘
電体とし電極４に一方の電極、ソース金他方の電極とす
る容量とで１トランジスタ１１１容量のダイナミックＲ
ＡＭ ｋ構成している。
本応用例でＩｃｅ、 Ｔａ、０５膜とＳｉｎ、膜の積層
で容量ケ形成することで、リーク電流全減少させたＭＯ
Ｓメモリ全実現することができる。本応用例の場合、電
極に７ｖの電圧を印加した時の電流密度ｌｄ １０−Ｑ
Ａ ／ ｃｍ’ になり、Ｔａ、０．膜のみで形成さｔ
′した場合に比較してリーク電流を２桁以上減少させる
効果がある。
で容量ケ形成することで、リーク電流全減少させたＭＯ
Ｓメモリ全実現することができる。本応用例の場合、電
極に７ｖの電圧を印加した時の電流密度ｌｄ １０−Ｑ
Ａ ／ ｃｍ’ になり、Ｔａ、０．膜のみで形成さｔ
′した場合に比較してリーク電流を２桁以上減少させる
効果がある。
第３図は本発明のダイナミックＲＡＭのメモリセルに応
用した第２の応用例の断面図である。
用した第２の応用例の断面図である。
本応用例では、容量部がシリコン基板に設けらｎた凹部
に形成さｎている。以外は第１の応用例と同じ構成にな
っている。このように形成した本応用例のダイナミック
ＲＡＭｆｌ、第２の誘電体であるＴ ａ、 Ｏ，の比誘
電車が大きいため、大きな容量値金得、かつＴａ、Ｏ，
と５ｉＣ）２との積層構造のためリーク電流が少なくな
る。本応用例は５通常の如＜ Ｓｉｎ、 ２誘電体膜に
用いた場合に比較して容量に占める面積を極めて小さく
することができ。
に形成さｎている。以外は第１の応用例と同じ構成にな
っている。このように形成した本応用例のダイナミック
ＲＡＭｆｌ、第２の誘電体であるＴ ａ、 Ｏ，の比誘
電車が大きいため、大きな容量値金得、かつＴａ、Ｏ，
と５ｉＣ）２との積層構造のためリーク電流が少なくな
る。本応用例は５通常の如＜ Ｓｉｎ、 ２誘電体膜に
用いた場合に比較して容量に占める面積を極めて小さく
することができ。
従って半導体装直音よシ高密度化することが可能である
。
。
以上説明したように、本発明は、非晶質構造を有する５
ｉＯｚ 、 ５ｔｓＮ４ｐ Ａｌｔｏｓなどの第１の
誘電体膜と、Ｔａｔ ｏ、 ｊ ＴＩＯｔ ｅ Ｎｂ
ｔ ０５などの比誘電率の高い第２の誘電体膜とを複数
回、交互に積層して、リーク電流が小さく、かつ大きな
容量ができるようにしたので、半導体装置を高密度化で
きるという効果がある。
ｉＯｚ 、 ５ｔｓＮ４ｐ Ａｌｔｏｓなどの第１の
誘電体膜と、Ｔａｔ ｏ、 ｊ ＴＩＯｔ ｅ Ｎｂ
ｔ ０５などの比誘電率の高い第２の誘電体膜とを複数
回、交互に積層して、リーク電流が小さく、かつ大きな
容量ができるようにしたので、半導体装置を高密度化で
きるという効果がある。
第１図は本発明の一実施例の断面図、第２図は本発明の
第１の応用例の断面図、第３図は本発明の第２の応用例
の断面図である。 １・・・・・・シリコン基板、４・・・・・・電極、５
・・・・・・フィールド酸化膜、６・・・・・・電極、
７・・・・・・絶縁ｊ漢、１１゜１２・・・・・・不純
物領域、２１．２２・・・・・・５ｉ０２膜、３１．３
２・・・・・・’ｐｉ２Ｏ５、ＴｉＯ２、Ｎｂ２Ｏ５を
漠。 代理人 弁理士 内 原 音＞／ ＞ｌ’：
Ｊア綽 鳴２図
第１の応用例の断面図、第３図は本発明の第２の応用例
の断面図である。 １・・・・・・シリコン基板、４・・・・・・電極、５
・・・・・・フィールド酸化膜、６・・・・・・電極、
７・・・・・・絶縁ｊ漢、１１゜１２・・・・・・不純
物領域、２１．２２・・・・・・５ｉ０２膜、３１．３
２・・・・・・’ｐｉ２Ｏ５、ＴｉＯ２、Ｎｂ２Ｏ５を
漠。 代理人 弁理士 内 原 音＞／ ＞ｌ’：
Ｊア綽 鳴２図
Claims (1)
- 半導体基板に半導体素子と容量とが形成されてなる半導
体装置において、前記容量の誘電体が非晶質のＳｉＯ＿
２、Ａｌ＿２Ｏ＿３、Ｓｉ＿３Ｎ＿４からなる群から選
ばれた少なくとも１種の第１の誘電体膜と、Ｔａ＿２Ｏ
＿５、ＴｉＯ＿２、Ｎｂ＿２Ｏ＿５からなる群から選ば
れた少なくとも１種の第２の誘電体膜とを交互に積層し
て成ることを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175118A JPS6235562A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175118A JPS6235562A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235562A true JPS6235562A (ja) | 1987-02-16 |
Family
ID=15990586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175118A Pending JPS6235562A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235562A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883107A (ja) * | 1982-09-24 | 1983-05-18 | Sharp Corp | 石油スト−ブのバ−ナ |
| JPS6450428A (en) * | 1987-08-20 | 1989-02-27 | Tokyo Noukou Univ | Oxide thin film having high permittivity and formation thereof |
| JPH0379007U (ja) * | 1989-11-22 | 1991-08-12 | ||
| JPH03227052A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Materials Corp | 高誘電体薄膜を形成した単結晶ウエハ |
| US5316982A (en) * | 1991-10-18 | 1994-05-31 | Sharp Kabushiki Kaisha | Semiconductor device and method for preparing the same |
| EP0851473A2 (en) * | 1996-12-23 | 1998-07-01 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
| US6211096B1 (en) * | 1997-03-21 | 2001-04-03 | Lsi Logic Corporation | Tunable dielectric constant oxide and method of manufacture |
| US6548854B1 (en) | 1997-12-22 | 2003-04-15 | Agere Systems Inc. | Compound, high-K, gate and capacitor insulator layer |
| KR100624927B1 (ko) * | 1999-08-09 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
-
1985
- 1985-08-08 JP JP60175118A patent/JPS6235562A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883107A (ja) * | 1982-09-24 | 1983-05-18 | Sharp Corp | 石油スト−ブのバ−ナ |
| JPS6235562B2 (ja) * | 1982-09-24 | 1987-08-03 | Sharp Kk | |
| JPS6450428A (en) * | 1987-08-20 | 1989-02-27 | Tokyo Noukou Univ | Oxide thin film having high permittivity and formation thereof |
| JPH0379007U (ja) * | 1989-11-22 | 1991-08-12 | ||
| JPH03227052A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Materials Corp | 高誘電体薄膜を形成した単結晶ウエハ |
| US5316982A (en) * | 1991-10-18 | 1994-05-31 | Sharp Kabushiki Kaisha | Semiconductor device and method for preparing the same |
| EP0851473A2 (en) * | 1996-12-23 | 1998-07-01 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
| EP0851473A3 (en) * | 1996-12-23 | 1998-07-22 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
| US6211096B1 (en) * | 1997-03-21 | 2001-04-03 | Lsi Logic Corporation | Tunable dielectric constant oxide and method of manufacture |
| US6548854B1 (en) | 1997-12-22 | 2003-04-15 | Agere Systems Inc. | Compound, high-K, gate and capacitor insulator layer |
| KR100624927B1 (ko) * | 1999-08-09 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| JP3162512B2 (ja) | 半導体キャパシタおよびその製造方法 | |
| US20010052608A1 (en) | Multilayer electrode for a ferroelectric capacitor | |
| JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
| JPH01222469A (ja) | 半導体記憶装置とその製造方法 | |
| JPS6235562A (ja) | 半導体装置 | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| JP3483896B2 (ja) | 半導体メモリの記憶用キャパシタ | |
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| KR100247474B1 (ko) | 피지티 강유전체 캐패시터 제조 방법 | |
| JPS61156865A (ja) | 半導体装置 | |
| JPH0513676A (ja) | 半導体装置 | |
| KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR100321709B1 (ko) | 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법 | |
| JPH07183165A (ja) | 薄膜キャパシタ | |
| JPH0367346B2 (ja) | ||
| KR0179804B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| JPH0665223B2 (ja) | キャパシタおよびその製造方法 | |
| JP3229960B2 (ja) | 薄膜コンデンサ | |
| JPH01280347A (ja) | 半導体装置 | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH11126728A (ja) | 薄膜コンデンサ及びそれらを製造するプロセス | |
| JPH06112082A (ja) | 薄膜容量素子 |