JP3229960B2 - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JP3229960B2 JP3229960B2 JP13713899A JP13713899A JP3229960B2 JP 3229960 B2 JP3229960 B2 JP 3229960B2 JP 13713899 A JP13713899 A JP 13713899A JP 13713899 A JP13713899 A JP 13713899A JP 3229960 B2 JP3229960 B2 JP 3229960B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- titanium oxide
- capacitor
- oxygen
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、DRAMにおける
電荷保持用のコンデンサや、MMICのコンデンサ等と
して利用される薄膜コンデンサに関する。さらに詳しく
は、前記薄膜コンデンサに用いられる誘電体材料の高誘
電率化に関する。
電荷保持用のコンデンサや、MMICのコンデンサ等と
して利用される薄膜コンデンサに関する。さらに詳しく
は、前記薄膜コンデンサに用いられる誘電体材料の高誘
電率化に関する。
【0002】
【従来の技術】半導体集積回路のDRAM(dynamic ran
dom access memory)は、その集積度が年々増加するとと
もにデバイスサイズも縮小されてきている。そのDRA
Mにおいては、センスアンプの感度やビット線の容量等
の観点から、電荷を蓄積する容量絶縁体薄膜(以下、
「薄膜コンデンサ」という)の静電容量は概ね30pF
以上を確保する必要があるので、DRAMにおいては、
この静電容量を確保したうえで、そのコンデンサの体積
を小型化する検討を行なわなければならない。
dom access memory)は、その集積度が年々増加するとと
もにデバイスサイズも縮小されてきている。そのDRA
Mにおいては、センスアンプの感度やビット線の容量等
の観点から、電荷を蓄積する容量絶縁体薄膜(以下、
「薄膜コンデンサ」という)の静電容量は概ね30pF
以上を確保する必要があるので、DRAMにおいては、
この静電容量を確保したうえで、そのコンデンサの体積
を小型化する検討を行なわなければならない。
【0003】一般によく知られたように、薄膜コンデン
サの静電容量Cは、εrを誘電体の比誘電率、Sを電極
の有効面積、tを誘電体の厚さ、ε0を真空の誘電率と
するとき、C=εrε0St-1と表される。
サの静電容量Cは、εrを誘電体の比誘電率、Sを電極
の有効面積、tを誘電体の厚さ、ε0を真空の誘電率と
するとき、C=εrε0St-1と表される。
【0004】そして、DRAM等の薄膜コンデンサを小
型化する手法は、通常のコンデンサの場合と同様に、前
記有効面積Sを増加させるとともに、その厚さtを小さ
くするか、又は、比誘電率の大きい誘電体材料を用いる
かの何れかとすることに尽きる。そして、現在、DRA
Mのコンデンサの誘電体材料としては、主としてSiO
2が用いられている。
型化する手法は、通常のコンデンサの場合と同様に、前
記有効面積Sを増加させるとともに、その厚さtを小さ
くするか、又は、比誘電率の大きい誘電体材料を用いる
かの何れかとすることに尽きる。そして、現在、DRA
Mのコンデンサの誘電体材料としては、主としてSiO
2が用いられている。
【0005】そこで、有効面積Sを増加させるととも
に、厚さtを減少させる試みとして、例えば、フィン型
スタック構造が提案されている。しかしながら、DRA
Mの集積度が256Mビット以上になってくると、かか
るフィン型スタック構造によっても所要の静電容量値を
得るのが困難であり、DRAMのコンデンサの小型化に
好適な誘電体材料は見当たらないという問題がある。
に、厚さtを減少させる試みとして、例えば、フィン型
スタック構造が提案されている。しかしながら、DRA
Mの集積度が256Mビット以上になってくると、かか
るフィン型スタック構造によっても所要の静電容量値を
得るのが困難であり、DRAMのコンデンサの小型化に
好適な誘電体材料は見当たらないという問題がある。
【0006】また、かかるDRAMの場合とは別に、携
帯電話等においてL帯までの準マイクロ波対応のGaA
sMMIC(monolithic microwave integrated circui
t)を利用する場合に100pF以上の静電容量のコンデ
ンサが必要になるが、GaAsMMICのチップに誘電
体としてSiNを使用したコンデンサでは大型になって
オンチップ化が困難であった。
帯電話等においてL帯までの準マイクロ波対応のGaA
sMMIC(monolithic microwave integrated circui
t)を利用する場合に100pF以上の静電容量のコンデ
ンサが必要になるが、GaAsMMICのチップに誘電
体としてSiNを使用したコンデンサでは大型になって
オンチップ化が困難であった。
【0007】このため、GaAsMMICを使う場合、
パッケージには外付けのコンデンサに接続するピンが必
要になり、従ってパッケージが大型になり、外付けのコ
ンデンサと大型のパッケージが必要となって、GaAs
MMICを小型化することができない。このようなバイ
パスコンデンサの小型化に好適な誘電体材料も見当たら
ないという問題もある。
パッケージには外付けのコンデンサに接続するピンが必
要になり、従ってパッケージが大型になり、外付けのコ
ンデンサと大型のパッケージが必要となって、GaAs
MMICを小型化することができない。このようなバイ
パスコンデンサの小型化に好適な誘電体材料も見当たら
ないという問題もある。
【0008】一般に、コンデンサに用いられる誘電体材
料としては、常誘電体無機酸化物として、SiO2、S
i3N4、Ta2O5、SrTiO3、(Ba,Sr)TiO3
等が知られている。これらの比誘電率は、順に、SiO
2:3.9〜4.0、Si3N 4:8〜9、Ta2O5:2
0〜25、SrTiO3:90〜240、(Ba,Sr)
TiO3:160〜600である。
料としては、常誘電体無機酸化物として、SiO2、S
i3N4、Ta2O5、SrTiO3、(Ba,Sr)TiO3
等が知られている。これらの比誘電率は、順に、SiO
2:3.9〜4.0、Si3N 4:8〜9、Ta2O5:2
0〜25、SrTiO3:90〜240、(Ba,Sr)
TiO3:160〜600である。
【0009】尚、これらの比誘電率のデータのうち、S
iO2、Si3N4、Ta2O5については、前田和夫「V
LSIとCVD−半導体デバイスへのCVD技術の応用
−」、1997年7月31日、槙書房、182頁、21
1頁、211〜213頁による。また、SrTiO3、
(Ba,Sr)TiO3については、吉丸「21世紀へ向
けた半導体技術問題研究委員会資料「サブハーフミクロ
ンコンタクト配線技術へのアプローチ」」1991年3
月、17頁による。
iO2、Si3N4、Ta2O5については、前田和夫「V
LSIとCVD−半導体デバイスへのCVD技術の応用
−」、1997年7月31日、槙書房、182頁、21
1頁、211〜213頁による。また、SrTiO3、
(Ba,Sr)TiO3については、吉丸「21世紀へ向
けた半導体技術問題研究委員会資料「サブハーフミクロ
ンコンタクト配線技術へのアプローチ」」1991年3
月、17頁による。
【0010】このうち、SiO2は化学的にも電気的に
も非常に安定であるので、シリコン集積回路で最も多く
使われている。しかしながら、その比誘電率は3.9〜
4.0と小さいので、SiO2は、DRAM集積回路の
集積度を高くする場合のコンデンサの小型化等には適し
ていない。
も非常に安定であるので、シリコン集積回路で最も多く
使われている。しかしながら、その比誘電率は3.9〜
4.0と小さいので、SiO2は、DRAM集積回路の
集積度を高くする場合のコンデンサの小型化等には適し
ていない。
【0011】即ち、所要の静電容量を得るのに必要なS
iO2薄膜の膜厚は、100オングストロームにもなっ
てきており、もはや、薄さの限界に近づいている。そこ
で、DRAMにおいては、SiO2よりも誘電率の少し
高いSi3N4を用いてトレンチ型キャパシタ等の構造的
な改良も含めてコンデンサとしての静電容量を得ること
も行われている。
iO2薄膜の膜厚は、100オングストロームにもなっ
てきており、もはや、薄さの限界に近づいている。そこ
で、DRAMにおいては、SiO2よりも誘電率の少し
高いSi3N4を用いてトレンチ型キャパシタ等の構造的
な改良も含めてコンデンサとしての静電容量を得ること
も行われている。
【0012】しかしながら、コンデンサ材料としてみた
場合、Si3N4は、SiO2で作製したコンデンサの半
分の大きさにしか縮小できない。
場合、Si3N4は、SiO2で作製したコンデンサの半
分の大きさにしか縮小できない。
【0013】従って、集積回路の集積度を上げるために
は、根本的には、新しい材料の開発が要望される。この
新しいコンデンサ材料の要件は、当然ながら、(a)誘電
率が高いこと、が要求されるとともに、種々の使用環境
条件下での信頼性を確保するため、(b)蓄積電荷の損失
が小さい(低抵抗率)こと、(c)耐圧が大きく、過渡的
な過電圧にも耐える(破壊電界が大きい)こと、が必要
であると考えられる。
は、根本的には、新しい材料の開発が要望される。この
新しいコンデンサ材料の要件は、当然ながら、(a)誘電
率が高いこと、が要求されるとともに、種々の使用環境
条件下での信頼性を確保するため、(b)蓄積電荷の損失
が小さい(低抵抗率)こと、(c)耐圧が大きく、過渡的
な過電圧にも耐える(破壊電界が大きい)こと、が必要
であると考えられる。
【0014】特に、(b)及び(c)の条件が充分でない
と、新しい材料の比誘電率が高いものであっても、(b)
及び(c)のハンディを克服するため薄膜の厚さを厚くし
たりしてしまうことで、コンデンサとしては、コンデン
サSiO2やSi3N4を用いて作製したものよりも結果
的に大きくなってしまうこともある。
と、新しい材料の比誘電率が高いものであっても、(b)
及び(c)のハンディを克服するため薄膜の厚さを厚くし
たりしてしまうことで、コンデンサとしては、コンデン
サSiO2やSi3N4を用いて作製したものよりも結果
的に大きくなってしまうこともある。
【0015】このように(a)〜(c)の3点の条件をバラ
ンスよく成立させるという意味で、前述したようなコン
デンサ材料を検討すると、SiO2やSi3N4は、高抵
抗率であり耐圧も大きい点では好ましいが、比誘電率が
小さい。
ンスよく成立させるという意味で、前述したようなコン
デンサ材料を検討すると、SiO2やSi3N4は、高抵
抗率であり耐圧も大きい点では好ましいが、比誘電率が
小さい。
【0016】これに対し、Ta2O5、SrTiO3、(B
a,Sr)TiO3等は、比誘電率は充分大きいといえる
が、抵抗率及び破壊電界はSiO2やSi3N4よりも2
桁以上低い。また、これらのうち、SrTiO3、(B
a,Sr)TiO3等は1000℃程度の高温では不安定
であり、半導体製造工程では、このような温度環境が頻
繁に存在することを考慮すると、これらは使用しにくい
ことがわかる。
a,Sr)TiO3等は、比誘電率は充分大きいといえる
が、抵抗率及び破壊電界はSiO2やSi3N4よりも2
桁以上低い。また、これらのうち、SrTiO3、(B
a,Sr)TiO3等は1000℃程度の高温では不安定
であり、半導体製造工程では、このような温度環境が頻
繁に存在することを考慮すると、これらは使用しにくい
ことがわかる。
【0017】そこで、本発明者は、以上説明したような
問題点を解決すべく鋭意研究し、このようなDRAM等
における高誘電率材料として、通常は、誘電率が20〜
80である酸化チタン薄膜を利用することを企図した。
問題点を解決すべく鋭意研究し、このようなDRAM等
における高誘電率材料として、通常は、誘電率が20〜
80である酸化チタン薄膜を利用することを企図した。
【0018】従来、酸化チタン薄膜をDRAMに用いる
ことに関しては、特開平9−167831号公報におい
て、上部容量絶縁膜及び下部容量絶縁膜が酸化チタンに
よって構成されることが開示されている。該公報記載の
技術は、窒化チタン膜を形成したのち酸化して酸化チタ
ン膜とするものであるが、この酸化チタン膜の比誘電率
を改善して小型化することは認識されておらず、従っ
て、そのような試みは何らなされていない。
ことに関しては、特開平9−167831号公報におい
て、上部容量絶縁膜及び下部容量絶縁膜が酸化チタンに
よって構成されることが開示されている。該公報記載の
技術は、窒化チタン膜を形成したのち酸化して酸化チタ
ン膜とするものであるが、この酸化チタン膜の比誘電率
を改善して小型化することは認識されておらず、従っ
て、そのような試みは何らなされていない。
【0019】本発明者らは、以下に詳細に説明するよう
に、本発明特有の構成により、高誘電率化した酸化チタ
ン薄膜を提供することを実現した。
に、本発明特有の構成により、高誘電率化した酸化チタ
ン薄膜を提供することを実現した。
【0020】
【発明が解決しようとする課題】従って、本発明は、以
上説明した問題点に鑑みてなされたものであり、DRA
Mの高集積化や準マイクロ波のGaAsMMICへのオ
ンチップ化等を可能とする高誘電率コンデンサ材料を提
供し、抵抗率の小さい、耐電圧の大きい点から特にDR
AM用コンデンサ材料に最適となるものである高誘電率
コンデンサ材料を提供することを課題とする。
上説明した問題点に鑑みてなされたものであり、DRA
Mの高集積化や準マイクロ波のGaAsMMICへのオ
ンチップ化等を可能とする高誘電率コンデンサ材料を提
供し、抵抗率の小さい、耐電圧の大きい点から特にDR
AM用コンデンサ材料に最適となるものである高誘電率
コンデンサ材料を提供することを課題とする。
【0021】
【課題を解決するための手段】前述した課題を解決すべ
く、本発明においては、コンデンサ材料として酸化チタ
ンを用い、この酸化チタンの酸素を、非化学量論的に2
モルよりも多く含有(以下、「酸素過剰チタンオキサイ
ド」という)させて比誘電率を向上させるとともに抵抗
率と破壊電界とをバランスよく成立させる。また、比誘
電率のさらなる向上のために前記酸素過剰チタンオキサ
イドに、さらに、窒素を添加する。
く、本発明においては、コンデンサ材料として酸化チタ
ンを用い、この酸化チタンの酸素を、非化学量論的に2
モルよりも多く含有(以下、「酸素過剰チタンオキサイ
ド」という)させて比誘電率を向上させるとともに抵抗
率と破壊電界とをバランスよく成立させる。また、比誘
電率のさらなる向上のために前記酸素過剰チタンオキサ
イドに、さらに、窒素を添加する。
【0022】即ち、本発明に係る薄膜コンデンサは、酸
化チタンの薄膜からなる誘電体を具備してなる薄膜コン
デンサにおいて、酸素の含有量Xの範囲が2.05≦X
≦2.3である過剰酸素含有の酸化チタンTiOxの薄
膜に、窒素Nが添加されてなることを特徴とするもので
ある。この構成により、酸化チタンTiOxの薄膜から
なる誘電体の比誘電率は120〜170になり、さらに
該薄膜に窒素Nが添加されると、比誘電率がさらに向上
する。酸化チタンに窒素が添加されてなる薄膜をTiO
x+Nyと表すとき、窒素Nの添加量yの範囲が0.0
05≦y≦0.3であるので、窒素Nの量が少ない範囲
で比誘電率を向上できる。
化チタンの薄膜からなる誘電体を具備してなる薄膜コン
デンサにおいて、酸素の含有量Xの範囲が2.05≦X
≦2.3である過剰酸素含有の酸化チタンTiOxの薄
膜に、窒素Nが添加されてなることを特徴とするもので
ある。この構成により、酸化チタンTiOxの薄膜から
なる誘電体の比誘電率は120〜170になり、さらに
該薄膜に窒素Nが添加されると、比誘電率がさらに向上
する。酸化チタンに窒素が添加されてなる薄膜をTiO
x+Nyと表すとき、窒素Nの添加量yの範囲が0.0
05≦y≦0.3であるので、窒素Nの量が少ない範囲
で比誘電率を向上できる。
【0023】
【0024】
【0025】
【0026】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明の実施の形態について説明する。
発明の実施の形態について説明する。
【0027】実施の形態1 図1は、本発明の一実施の形態に係わる薄膜コンデンサ
の構造を概略的に示す断面図であり、図2は、かかる薄
膜コンデンサの製造方法を工程順に示した断面図であ
る。図1及び図2において、符号10はシリコン等からな
る半導体基板(以下、単に「基板」ということがあ
る)、11はアルミニウム等からなる金属の電極、12は該
半導体基板上に形成されたTiO2薄膜、13は酸素過剰
チタンオキサイド膜、14はアルミニウム等からなる金属
の電極である。
の構造を概略的に示す断面図であり、図2は、かかる薄
膜コンデンサの製造方法を工程順に示した断面図であ
る。図1及び図2において、符号10はシリコン等からな
る半導体基板(以下、単に「基板」ということがあ
る)、11はアルミニウム等からなる金属の電極、12は該
半導体基板上に形成されたTiO2薄膜、13は酸素過剰
チタンオキサイド膜、14はアルミニウム等からなる金属
の電極である。
【0028】尚、本実施の形態においては、半導体基板
10上に酸素過剰チタンオキサイド薄膜13を形成するが、
他の種類の基板上に形成した半導体薄膜上に、同様に酸
素過剰チタンオキサイド薄膜13を形成することもでき
る。以下、工程順に製造方法を説明する。
10上に酸素過剰チタンオキサイド薄膜13を形成するが、
他の種類の基板上に形成した半導体薄膜上に、同様に酸
素過剰チタンオキサイド薄膜13を形成することもでき
る。以下、工程順に製造方法を説明する。
【0029】まず、半導体基板10上に電極11膜を形成す
る。次に、酸素過剰チタンオキサイド膜13の主原料であ
るチタンを電子ビーム蒸着法等により1時間当たり厚さ
0.1μm程度で蒸発させ、加熱している半導体基板上
の所定の箇所に堆積させてTiO2薄膜12を形成しなが
ら、酸素ガスを毎分30ccでECRイオン源に流し、
0.5keVで加速して照射(図2の(a)の符号20)
し、TiO2薄膜12を酸化して酸素過剰チタンオキサイ
ド薄膜を作製(図2の(b))した。このとき、ECR装置
としては、酸素ガスを2.45GHzのマイクロ波と8
7.5mTの磁場を用いて電子共鳴状態にして電離(イ
オン化)の効果を高めたものを用いた。
る。次に、酸素過剰チタンオキサイド膜13の主原料であ
るチタンを電子ビーム蒸着法等により1時間当たり厚さ
0.1μm程度で蒸発させ、加熱している半導体基板上
の所定の箇所に堆積させてTiO2薄膜12を形成しなが
ら、酸素ガスを毎分30ccでECRイオン源に流し、
0.5keVで加速して照射(図2の(a)の符号20)
し、TiO2薄膜12を酸化して酸素過剰チタンオキサイ
ド薄膜を作製(図2の(b))した。このとき、ECR装置
としては、酸素ガスを2.45GHzのマイクロ波と8
7.5mTの磁場を用いて電子共鳴状態にして電離(イ
オン化)の効果を高めたものを用いた。
【0030】このとき、基板10の加熱温度の最適温度を
決定するため、基板温度を500℃〜800℃の間で、
100℃毎にそれぞれ設定し、その他の条件は同一条件
とした。
決定するため、基板温度を500℃〜800℃の間で、
100℃毎にそれぞれ設定し、その他の条件は同一条件
とした。
【0031】こののち、電極14を形成(図2の(c))し、
この電極14に対応して酸素過剰チタンオキサイド薄膜13
の不要な部分をエッチング等により除去(図2の(d))し
て酸素過剰チタンオキサイド薄膜素子を作製した。
この電極14に対応して酸素過剰チタンオキサイド薄膜13
の不要な部分をエッチング等により除去(図2の(d))し
て酸素過剰チタンオキサイド薄膜素子を作製した。
【0032】そして、電極11及び電極14間で静電容量を
計測し、その比誘電率を算定した結果、酸素過剰チタン
オキサイド薄膜13の比誘電率は、図3に示すように、前
述の500℃〜800℃の基板温度の範囲に対して、1
20〜170であった。さらに、抵抗率及び破壊電界
も、前述したSiO2やSi3N4をわずか下回るだけな
ことが判明し、前記(b)及び(c)の条件を従来並みに満
たしていることがわかった。
計測し、その比誘電率を算定した結果、酸素過剰チタン
オキサイド薄膜13の比誘電率は、図3に示すように、前
述の500℃〜800℃の基板温度の範囲に対して、1
20〜170であった。さらに、抵抗率及び破壊電界
も、前述したSiO2やSi3N4をわずか下回るだけな
ことが判明し、前記(b)及び(c)の条件を従来並みに満
たしていることがわかった。
【0033】ここで、通常のTiO2の比誘電率は20
〜80であるから、少なくとも約2倍の比誘電率が得ら
れたことがわかる。従って、種々の半導体装置等に適用
可能な好適なコンデンサ材料を低コスト(原材料及び製
法とも)で得ることができるという画期的な効果を奏す
る。
〜80であるから、少なくとも約2倍の比誘電率が得ら
れたことがわかる。従って、種々の半導体装置等に適用
可能な好適なコンデンサ材料を低コスト(原材料及び製
法とも)で得ることができるという画期的な効果を奏す
る。
【0034】このようにして作製した酸素過剰チタンオ
キサイド薄膜13に関して、過剰に含有させた酸素の比
と、比誘電率との関係を調べたところ、酸素の含有量
を、TiOxによって表すとき前記xの範囲が 2.05≦x≦2.3 であれば、比誘電率が120以上であることが判明し
た。そして、このとき、過剰の酸素は通常のルチル構造
のTiO2の結晶格子間に入っており、結晶格子の非対
称性を大きくしていることがX線回折装置を用いて結晶
の格子定数を測定することにより観察された。
キサイド薄膜13に関して、過剰に含有させた酸素の比
と、比誘電率との関係を調べたところ、酸素の含有量
を、TiOxによって表すとき前記xの範囲が 2.05≦x≦2.3 であれば、比誘電率が120以上であることが判明し
た。そして、このとき、過剰の酸素は通常のルチル構造
のTiO2の結晶格子間に入っており、結晶格子の非対
称性を大きくしていることがX線回折装置を用いて結晶
の格子定数を測定することにより観察された。
【0035】また、この過剰チタンオキサイド薄膜の表
面状態を原子間力顕微鏡で観察したところ、0.05μ
m程度の凹凸を生じているが、本実施の形態により容易
に平滑な膜を得ることが判明した。
面状態を原子間力顕微鏡で観察したところ、0.05μ
m程度の凹凸を生じているが、本実施の形態により容易
に平滑な膜を得ることが判明した。
【0036】以上のようにして得られた過剰チタンオキ
サイド薄膜13をDRAM等に適用することにより、Si
O2やSi3N4の1/30よりも小さい、Ta2O5の1
/5よりも小さいコンデンサを得ることができ、DRA
Mの高集積化において、種々の形態(トレンチ型やスタ
ック型のような)で任意に設計できるという優れた効果
を奏する。
サイド薄膜13をDRAM等に適用することにより、Si
O2やSi3N4の1/30よりも小さい、Ta2O5の1
/5よりも小さいコンデンサを得ることができ、DRA
Mの高集積化において、種々の形態(トレンチ型やスタ
ック型のような)で任意に設計できるという優れた効果
を奏する。
【0037】尚、チタンの蒸発及び堆積の方法は、本実
施の形態において採用した電子ビーム蒸着法の他、高周
波スパッタ法、化学蒸気堆積法、物理蒸着法、プラズマ
援助化学蒸気堆積法等のうちの何れかの方法により行う
ことができ、また、前記イオン化ガスの移送は、高周波
スパッタ法、又はプラズマ援助化学蒸気堆積法によって
も、その作動ガスとすることにより実施できる。
施の形態において採用した電子ビーム蒸着法の他、高周
波スパッタ法、化学蒸気堆積法、物理蒸着法、プラズマ
援助化学蒸気堆積法等のうちの何れかの方法により行う
ことができ、また、前記イオン化ガスの移送は、高周波
スパッタ法、又はプラズマ援助化学蒸気堆積法によって
も、その作動ガスとすることにより実施できる。
【0038】実施の形態2 本実施の形態に係わる過剰酸素含有酸化チタン薄膜は、
実施の形態1による過剰チタンオキサイド薄膜にさらに
窒素を微量添加した構成である。この構成以外は、実施
の形態1と同一の構成であり、以下、実施の形態1と異
なる構成のみ説明する。
実施の形態1による過剰チタンオキサイド薄膜にさらに
窒素を微量添加した構成である。この構成以外は、実施
の形態1と同一の構成であり、以下、実施の形態1と異
なる構成のみ説明する。
【0039】このとき、窒素の添加方法については、通
常のイオン注入法と同様に、過剰酸素チタンオキサイド
薄膜を作成する際に、その酸素ガスとわずかな量の窒素
ガスを一緒に作製装置に供給する、あるいは、笑気ガス
で過剰酸素チタンオキサイド薄膜を作成する。
常のイオン注入法と同様に、過剰酸素チタンオキサイド
薄膜を作成する際に、その酸素ガスとわずかな量の窒素
ガスを一緒に作製装置に供給する、あるいは、笑気ガス
で過剰酸素チタンオキサイド薄膜を作成する。
【0040】このようにして作製した酸素過剰チタンオ
キサイド薄膜において、添加した窒素の比率と、比誘電
率との関係を調べたところ、前記窒素Nの添加量yが、 TiOx+Ny と表すとき、0.05≦y≦0.3で比誘電率が100
〜200であり、実施の形態1よりもさらに向上したこ
とが判明した。
キサイド薄膜において、添加した窒素の比率と、比誘電
率との関係を調べたところ、前記窒素Nの添加量yが、 TiOx+Ny と表すとき、0.05≦y≦0.3で比誘電率が100
〜200であり、実施の形態1よりもさらに向上したこ
とが判明した。
【0041】このように、比誘電率をさらに向上できる
ので、DRAM等にさらに有利に適用でき、窒素の添加
が前述の範囲であれば、酸素過剰チタンオキサイド薄膜
の結晶構造における欠陥等の発生が殆ど生じないので、
コンデンサの長期的信頼性に関して電荷の蓄積に支障が
生じることがない。
ので、DRAM等にさらに有利に適用でき、窒素の添加
が前述の範囲であれば、酸素過剰チタンオキサイド薄膜
の結晶構造における欠陥等の発生が殆ど生じないので、
コンデンサの長期的信頼性に関して電荷の蓄積に支障が
生じることがない。
【0042】実施の形態3 以上、実施の形態1及び2においては、半導体基板上に
酸素過剰チタンオキサイド薄膜を形成してDRAM等に
適用する例によって本発明を説明したが、本発明に係わ
る薄膜コンデンサは、単独で薄膜コンデンサとしても利
用でき、また、他の薄膜センサ等のいわゆる薄膜デバイ
スにも利用でき、同様の効果を奏する。
酸素過剰チタンオキサイド薄膜を形成してDRAM等に
適用する例によって本発明を説明したが、本発明に係わ
る薄膜コンデンサは、単独で薄膜コンデンサとしても利
用でき、また、他の薄膜センサ等のいわゆる薄膜デバイ
スにも利用でき、同様の効果を奏する。
【0043】以下、実施の形態1及び2の場合以外の適
用例を説明する。図4及び図5は、実際の集積回路や薄
膜デバイスにおける実施の形態を概略的に示す断面説明
図であり、符号15はシリコン等による半導体薄膜を示す
他、図1及び図2に示した要素と同一の要素には同一の
符号を付して示した。また、符号13で示した酸素過剰チ
タンオキサイド薄膜の代わりに、実施の形態2の如く窒
素を添加した酸素過剰チタンオキサイド薄膜を用いても
よい。
用例を説明する。図4及び図5は、実際の集積回路や薄
膜デバイスにおける実施の形態を概略的に示す断面説明
図であり、符号15はシリコン等による半導体薄膜を示す
他、図1及び図2に示した要素と同一の要素には同一の
符号を付して示した。また、符号13で示した酸素過剰チ
タンオキサイド薄膜の代わりに、実施の形態2の如く窒
素を添加した酸素過剰チタンオキサイド薄膜を用いても
よい。
【0044】
【発明の効果】本発明に係わる薄膜コンデンサは、酸素
を過剰に含有する酸素過剰チタンオキサイド(TiOx、
2.05≦x≦2.3)からなる構成により、比誘電率
120〜170を達成でき、抵抗率及び耐圧が従来並み
であるので、種々の半導体装置等に適用可能な、原材料
及び製法とも好適なコンデンサ材料を得る。
を過剰に含有する酸素過剰チタンオキサイド(TiOx、
2.05≦x≦2.3)からなる構成により、比誘電率
120〜170を達成でき、抵抗率及び耐圧が従来並み
であるので、種々の半導体装置等に適用可能な、原材料
及び製法とも好適なコンデンサ材料を得る。
【0045】そして、前記薄膜の層をDRAMの容量絶
縁膜に適用でき、DRAMを小型化して高集積化でき
る。
縁膜に適用でき、DRAMを小型化して高集積化でき
る。
【0046】また、前記TiOx薄膜に、さらに窒素N
を添加して、さらに比誘電率を向上できるので、DRA
M等にさらに有利に適用でき、前記窒素Nの添加量y
が、TiOx+Ny、0.005≦y≦0.3であると、
窒素Nの少ない範囲で比誘電率を向上でき、膜層中に欠
陥等を生じない。
を添加して、さらに比誘電率を向上できるので、DRA
M等にさらに有利に適用でき、前記窒素Nの添加量y
が、TiOx+Ny、0.005≦y≦0.3であると、
窒素Nの少ない範囲で比誘電率を向上でき、膜層中に欠
陥等を生じない。
【図1】本発明の一実施の形態に係わる酸素過剰チタン
オキサイド薄膜素子の断面図。
オキサイド薄膜素子の断面図。
【図2】(a)〜(d)は本発明の一実施の形態に係わる酸
素過剰チタンオキサイド薄膜素子の製造方法を工程順に
示した断面図。
素過剰チタンオキサイド薄膜素子の製造方法を工程順に
示した断面図。
【図3】本発明において、基板の加熱温度と比誘電率と
の関係を示すグラフ。
の関係を示すグラフ。
【図4】本発明の他の実施の形態に係わる酸素過剰チタ
ンオキサイド薄膜素子の断面図。
ンオキサイド薄膜素子の断面図。
【図5】本発明の他の実施の形態に係わる酸素過剰チタ
ンオキサイド薄膜素子の断面図。
ンオキサイド薄膜素子の断面図。
10…半導体基板、13…酸素過剰チタンオキサイド薄膜
Claims (2)
- 【請求項1】 酸化チタンの薄膜からなる誘電体を具備
してなる薄膜コンデンサにおいて、酸素の含有量Xの範
囲が2.05≦X≦2.3である過剰酸素含有の酸化チ
タンTiOxの薄膜に、窒素Nが添加されてなることを
特徴とする薄膜コンデンサ。 - 【請求項2】 前記酸化チタンTiOxに窒素Nyが添
加されてなる薄膜をTiOx+Nyと表すとき、窒素N
の添加量yの範囲が0.005≦y≦0.3であること
を特徴とする請求項1に記載の薄膜コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713899A JP3229960B2 (ja) | 1999-05-18 | 1999-05-18 | 薄膜コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13713899A JP3229960B2 (ja) | 1999-05-18 | 1999-05-18 | 薄膜コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332204A JP2000332204A (ja) | 2000-11-30 |
JP3229960B2 true JP3229960B2 (ja) | 2001-11-19 |
Family
ID=15191718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13713899A Expired - Fee Related JP3229960B2 (ja) | 1999-05-18 | 1999-05-18 | 薄膜コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3229960B2 (ja) |
-
1999
- 1999-05-18 JP JP13713899A patent/JP3229960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000332204A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5882946A (en) | High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof | |
JP3207110B2 (ja) | コンデンサとその形成方法 | |
US6911402B2 (en) | Deposition method of a dielectric layer | |
US7235448B2 (en) | Dielectric layer forming method and devices formed therewith | |
US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
US7227209B2 (en) | Method of improved high K dielectric—polysilicon interface for CMOS devices | |
US4603059A (en) | Method of manufacturing MIS capacitors for semiconductor IC devices | |
KR20010082118A (ko) | 다층 유전체 스택 및 그의 제조방법 | |
JPH01225149A (ja) | キャパシタ及びその製造方法 | |
JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
US7112819B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20020040541A (ko) | 반도체장치 및 그 제조방법 | |
US7335550B2 (en) | Methods for forming semiconductor devices including thermal processing | |
US5811344A (en) | Method of forming a capacitor of a dram cell | |
US6548854B1 (en) | Compound, high-K, gate and capacitor insulator layer | |
EP0851473A2 (en) | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device | |
JP3229960B2 (ja) | 薄膜コンデンサ | |
WO2010082605A1 (ja) | キャパシタ及びキャパシタの製造方法 | |
JPH06204404A (ja) | 半導体装置、並びに容量素子およびその製造方法 | |
JP2000196035A (ja) | メモリ素子のキャパシタ製造方法 | |
JP2006173175A (ja) | 半導体集積回路装置および製造方法 | |
KR100224656B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
KR100602289B1 (ko) | 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법 | |
JPH0145746B2 (ja) | ||
JPH0513706A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |