JPH11126728A - 薄膜コンデンサ及びそれらを製造するプロセス - Google Patents

薄膜コンデンサ及びそれらを製造するプロセス

Info

Publication number
JPH11126728A
JPH11126728A JP10237881A JP23788198A JPH11126728A JP H11126728 A JPH11126728 A JP H11126728A JP 10237881 A JP10237881 A JP 10237881A JP 23788198 A JP23788198 A JP 23788198A JP H11126728 A JPH11126728 A JP H11126728A
Authority
JP
Japan
Prior art keywords
layer
electrode
capacitor
tantalum
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10237881A
Other languages
English (en)
Inventor
Dunas Salvdoa
デューナス サルヴドア
Ratnaji Rao Kola
ラオ コーラ ラトナジ
Y Kumagai Henry
ワイ. クマガイ ヘンリー
E Rau Maureen
イー. ラウ マウレーン
A Sullivan Paul
エー. サリヴァン ポール
King L Tai
リエン タイ キング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/918,174 external-priority patent/US6075691A/en
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11126728A publication Critical patent/JPH11126728A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 薄膜コンデンサと、それらを製造するプロ
セスを提供することにある。 【解決手段】 アナログ回路、rf回路、動的ランダ
ム・アクセス・メモリ(DRAMs)のような半導体集
積回路デバイスにおける使用に適した薄膜コンデンサ
と、その製作のための方法とが開示されている。コンデ
ンサは、約50nm未満の誘電部の厚みと、少なくとも
約15fF/μm2 の容量密度と、少なくとも約1MV
/cmの降伏電界とを備えている。誘電材料は、チタ
ン、ニオビウム、又はタンタルの金属酸化物である。金
属酸化物はシリコン又は窒素も含有できる。誘電材料
は、金属要素を基質に、又は基質上に形成した第1の電
極に蒸着して、第1の電極の全体にわたって形成され
る。次に、この金属要素は陽極酸化されて、希望した厚
みの誘電材料を形成する。そこで、最上部の電極が誘電
体層の全体にわたって形成される。最上部の電極は、誘
電体層の電気特性(例えば、漏洩電流又は降伏電圧)を
変質させない金属要素である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜コンデンサ及びそ
れらを製造する方法、特に、集積回路とマルチチップ・
モジュールとにおける薄膜コンデンサに関する。
【0002】
【従来技術】本発明は、ここに引例を用いて包含されて
いる1997年3月9日提出の米国出願番号08/81
4051の一部継続出願である。薄膜コンデンサは、ア
ナログ回路やrf回路や動的ランダム・アクセス・メモ
リ(DRAMs)のような多種多様な半導体集積回路デ
バイスに用いられている。シノハラなどの米国特許第
5,177,670号に記載されているように、このよ
うなコンデンサの誘電体層は、できるだけ薄くされてい
る。シノハラなどは、誘電体層の厚みが100nm以下
になると、優れたコンデンサを得ることができないとみ
ている。誘電体層の厚みに下限がある1つの理由とし
て、薄い層の誘電材料をもつコンデンサの降伏電界(す
なわち、漏洩電流が急に大きくなる電圧)が一般的に余
りにも低いためである。
【0003】
【発明が解決しようとする課題】アオヤマなどは、“化
学蒸着で成長した非結晶質と多結晶のTa25膜の漏洩
電流のメカニズム”J.Electrochem.So
c.,Vol.143、No.3、977〜983頁
(1996年3月)において、ゲートが正にバイアスす
る時に2ボルト以下の降伏電圧をもち、コンデンサが負
にバイアスする時に約3ボルトの降伏電圧をもつ薄膜
(すなわち、Ta25膜の厚みが85nm)コンデンサ
について述べている。アオヤマなどの場合、コンデンサ
は、Ta25膜を蒸着し、それを酸化することによっ
て、膜を介する漏洩電流を小さくして形成されている。
しかし、Ta25膜の酸化中における下方シリコンの酸
化を防止するために、Ta25の下に位置するシリコン
電極の一部が窒化されている。最終的な誘電体層は、T
25と窒化珪素(Si34)の二重層になり、好まし
い誘電率をもち、この値は単層のTa25より低い。
【0004】アオヤマなどは、Ta25膜を酸化して漏
洩を低減する時に、下方シリコンの酸化を防止するため
に、それを窒化していた。Kim、Iなどの“電子サイ
クロトロン共鳴プラズマ拡大化学蒸着を用いて製造した
酸化タンタル薄膜の微細な構造と電気特性”Jpn.
J.Appl.Phys.,Vol.33:1:12
A、6691〜6698頁(1994年)から分かるよ
うに、Ta25/SiO2層の優れた誘電率は、Ta2
5の誘電率より小さい。コンデンサの容量密度は、次の
式から決まる。 C/A = ε0εr/t ここで、C/Aは容量密度であり、ε0は絶対誘電率で
あり、εrはコンデンサの誘電体層の相対誘電率であ
り、tは誘電体層の厚みである。従って、ある誘電体の
厚みについて、誘電率が低い誘電材料を有するコンデン
サは、誘電率が高い誘電材料を有するコンデンサと比べ
ると、低い容量密度をもつことになる。また、容量密度
と誘電体の厚みとの関係が逆になると、あるコンデンサ
の誘電材料が薄ければ薄いほど、その容量密度が高くな
る。
【0005】そこで、厚みが100nm以下で、高誘電
率の材料から成る層をもつとともに、好ましい漏洩電流
と降伏電圧とをもつ、コンデンサが望ましいことにな
る。
【0006】
【課題を解決するための手段】本発明は、厚みが少なく
とも約7nmであるが約50nmより薄いとともに、類
似する厚みの誘電体層を有する周知のコンデンサより優
れた電流−電圧特性を備えた、酸化チタン、酸化タンタ
ル、又は酸化ニオブ誘電体層から成るコンデンサを意図
している(すなわち、本発明のコンデンサでは、容量密
度が少なくとも約15fF/μm2 であり、降伏電界が
少なくとも約1メガボルト(MV/cm)である)。本
発明は、薄い(すなわち、厚みが50nm以下の)金属
酸化物製の誘電体層を有するコンデンサを製造するプロ
セスも意図している。ある実施例では、これらの金属酸
化物(例えば、酸化チタン、酸化タンタル、又は酸化ニ
オブ)も窒素又はシリコンを含んでいる。
【0007】このプロセスでは、金属要素含有層は、絶
縁又は半絶縁基質(すなわち、従来の基質、例えば、シ
リコン基質、ガラス、セラミック、カプトン、又は当業
者には周知の他の好適な基質の酸化面)又はこのような
基質上に形成されるとともに陽極酸化された第1の電極
の上に蒸着されている。陽極酸化では、材料(例えば金
属要素)が溶液中に置かれる。電極がこの溶液に接触す
る。電圧が溶液に印加されて、溶液の金属要素が陽極と
して作動する。溶液の金属要素は、そこで、酸化され
る。陽極酸化に適した材料と条件は、当業者には周知の
ことと思われる。
【0008】陽極酸化は低温(すなわち、一般的に約2
00℃以下)で行われるので、本発明のプロセスは、デ
バイス製造のための低温プロセスと両立する。そこで、
誘電材料がシリコン含有電極上に形成される本発明の実
施例では(あるDRAMデバイスでは、底部の電極はド
ープ処理したシリコン電極である)、下方シリコンは、
上方の金属要素の陽極酸化中に実質的に酸化されない。
誘電材料がアルミニウム(Al)のような金属製の電極
(集積回路デバイスとマルチチップ・モジュールでは、
底部電極は一般的に金属製である)上に形作られると、
アルミニウムは、陽極酸化が低温で行われるので、その
影響を受けない。従来技術のプロセスでは、アルミニウ
ム電極は、誘電材料がそれらの漏洩特性を改善するため
に焼き鈍す際の高温条件に晒される時に溶解するか変形
していた。
【0009】本発明のある実施例では、第1の電極が、
シリコン基質の酸化面のような絶縁又は半絶縁基質上に
形成されている。第1の電極は、金属のように適度に導
電性の任意の従来の金属製の電極である。コンデンサが
DRAMデバイスに用いられている本発明の実施例で
は、第1の電極は、ドープ処理したシリコン電極又は金
属製の電極である。
【0010】誘電体層は、従来の蒸着技術を用いたコン
デンサの第1の電極上に、チタン(Ti)、窒化チタン
(TiNx)、珪化チタン(TiSx)、タンタル(T
a)、窒化タンタル(TaNx)、珪化タンタル(Ta
Six)、ニオビウム(Nb)、又は窒化ニオブ(Nb
Nx)のような金属要素を最初に蒸着して、第1の電極
上に形成される。金属層の厚みは、希望した誘電体層の
厚みと少なくとも同じか、それよりも厚い。チタンを含
有、タンタルを含有、又はニオビウムを含有する層は、
次に、陽極酸化されて、二酸化チタン(TiO2 )又は
チタン・オキシニトライドの層、五酸化ニオブ(Nb2
5)又はニオブ・オキシニトライドの層、五酸化タン
タル(Ta25)層、タンタル・シリコン酸化物又は窒
化ドープ処理したタンタル五酸化物(Ta25y )の
層を形成する。他の容易に陽極化できる高い絶対誘電率
をもつ誘電材料も必要におうじて考えることができる
(例えばハフニウム)。陽極酸化した部分の厚みは約5
0nm以下である。この厚みが少なくとも約7nmであ
ると、非常に効果的になる。層の非酸化部は(任意の場
合に)、コンデンサの第1の電極の一部として機能す
る。従って、金属層の厚みは、最終的な誘電体層の厚み
と少なくとも同じであるか、又はそれより厚い。
【0011】コンデンサの第2の(相対する)電極が、
次に誘電体層上に形成される。任意の従来の金属要素も
相対する電極(例えば、タングステン、窒化チタン、窒
化タンタル、クロム)に適したものとして考えることが
できる。あるプロセスでは、デバイスは、相対する電極
が誘電体層上に形成された後に高温の焼き鈍し工程に晒
される。これらのプロセスでは、これらの高温焼き鈍し
条件のもとで隣接する誘電体層と反応する金属要素(例
えばアルミニウム)は、第2の電極として適していな
い。しかし、アルミニウムのような金属要素は、障壁金
属層が誘電体層上に最初に形成され且つ障壁金属要素が
誘電体層と反応しないならば、このようなプロセスを用
いて形成したデバイスに用いられる。そこで、反応金属
層が、障壁金属層に形成される。2層の金属要素が誘電
体層上に形成されているコンデンサは、ある応用事例の
場合に特に効果的になる。例えば、アルミニウム層がタ
ングステン(W)層上に形成されているコンデンサは、
相対する電極上にアルミニウム層を有していないコンデ
ンサよりも、高周波特性が優れている。
【0012】最終的なコンデンサは、その容量密度が少
なくとも約15fF/μm2 で、その降伏電界が少なく
とも約1MV/cmになる。コンデンサの降伏電界が少
なくとも約3MV/cmの時に、特に効果的になる。
【0013】本発明のある実施例では、本発明のコンデ
ンサは、第1の電極を形成するために、酸化シリコン基
質にアルミニウムをスパッタ蒸着して形成される。約1
00nm〜約600nmの厚みを有する窒化タンタル
(TaNx)が、次に、従来技術(例えばrfスパッタ
リング)によってアルミニウムに蒸着される。TaNx
が陽極酸化されて、約50nm以下の厚みを有するTa
25y の誘電領域が形成される。コンデンサの相対す
る電極が、次に、誘電材料の全体にわたって金属層を蒸
着して形成される。
【0014】本発明のコンデンサは、順方向バイアス又
は逆方向バイアスになる時でも実質的に同じ特性を備え
ている。また、本発明のコンデンサの漏洩電流密度が小
さいので(欠陥密度が小さいことを示す)、従来技術の
コンデンサより広い面積をもつコンデンサが可能にな
る。更に、金属要素の陽極酸化が比較的低温で行われる
ので、本発明のプロセスは、誘電材料の漏洩電流密度を
減少するために従来技術で必要だった高温焼き鈍し工程
に晒すことができなかった基質上にコンデンサを形成す
る時に、特に効果的になる。
【0015】
【実施例】ここで図面を見ると、図1は、本発明の典型
的な薄膜コンデンサの製法を示す流れ図である。図2は
この典型的な薄膜コンデンサを示す。第1のステップ1
0では、シリコン基質105の一部を酸化して(図
2)、そこにSiO2 110の絶縁層を形成する。シリ
コンは、当業者には周知の従来の方式を用いて酸化され
る(例えば、シリコン基質を少なくとも約1000℃の
温度に酸素含有雰囲気で加熱する)。この条件が約0.
1μmから約5μmの厚みをもつSiO2 を呈するよう
に制御される場合に、特に効果的になる。
【0016】代替実施例では、窒化シリコンのような絶
縁材料の層がシリコン基質上に形成されている。窒化シ
リコン層をシリコン基質に蒸着する方法は、当業者には
周知の技術である。例えば、窒化シリコン膜は、しばし
ば化学蒸着(CVD)のプロセスによって蒸着される。
【0017】ステップ20では、金属要素120の層が
SiO2 層の全体にわたって形成される。金属層120
がコンデンサ100の第1の電極になる。好適な金属要
素の例としては、Al、Ta、Ti、TaNx、TiN
x、TiSx、Ta2 Si、Nbがある。第1の電極1
20の厚みは、約0.1μmから約1μmである。第1
の電極120がスパッタ蒸着によって形成される場合
に、特に効果的になる。金属要素のスパッタ蒸着に適し
た条件は、当業者には周知のことである。アルミニウム
に適した典型的なスパッタ条件は、10kWの電力と2
0sccmのアルゴンである。アルミニウム層に適した
典型的な厚みは、約0.1μmから約1μmである。
【0018】本発明のある実施例では、第1の電極が、
その厚みの部分だけを介して陽極にされて、誘電体層が
形成される。これらの実施例では、陽極にならない金属
要素は、第1の電極の一部(その場合、誘電体層の金属
要素そのものが第1の電極上に形成される)又は全体的
な第1の電極(その場合、誘電体層の金属要素そのもの
が基質上に直接形成される)として機能する。ここで及
び図1とで示す実施例では、誘電体層の金属要素そのも
のが、第1の電極120上に形成されている。
【0019】ステップ30では、ニオビウムを含有、チ
タンを含有、又はタンタルを含有する材料130の層が
コンデンサ100の第1の電極120全体にわたって形
成される。この層は、Nb、NbNx、Ti、TiN
x、TiSx、Ta、TaNx、又はTa2 Siをコン
デンサの第1の電極にスパッタ蒸着して形成される。例
えば、TaNxの層は、4kWの電力と、20sccm
のアルゴンのガス流と、約2〜約10sccmのN2
用いるマグネトロン反応スパッタリングによって形成さ
れる。TaNx膜の窒素濃度は、約8〜約33原子百分
率の範囲にあり、蒸着中にアルゴンとN2 の流量を調節
して実現する。類似の条件を用いて、他の材料を蒸着す
る(窒素が最終的な誘電体膜において望まれない時に、
窒素流は削除される)。本発明のプロセスで蒸着したニ
オビウムを含有、チタンを含有、又はタンタルを含有す
る材料の厚みは、希望した厚み(約50nm以下)の誘
電体層を十分に呈することができる。誘電体層が約7n
mの最小限の厚みを備えている場合に特に効果的にな
る。蒸着した金属層の厚みが希望した誘電体の厚みより
厚い場合、ある金属層の部分だけ次に酸化され、希望し
た厚みの誘電体層が形成される。図2に示した実施例で
は、層130の非酸化部が、下方の金属層120をもつ
複合の第1のコンデンサ電極を形成している。
【0020】ステップ40では、ニオビウムを含有、チ
タンを含有、又はタンタルを含有する層130が陽極酸
化されて、誘電材料140が形成される。陽極化は当業
者には周知の技術であり、陽極化のための従来の材料と
条件は、適切に考慮される。例えば、金属要素の陽極化
は、プラチナ電極を用いて、0.01重量パーセントの
クエン酸溶液で行われる。タンタルを含有する金属要素
に適した陽極化電圧は、約1時間の浸漬時間で、3〜3
0Vの範囲にある。陽極化して形成した誘電体膜の厚み
は、1ボルトあたり約1.6〜約2nmの範囲にある。
他の誘電体材料に適した電圧と厚みは、当業者には容易
に確認できるものと思われる。前述のように、層130
は、完全に酸化される必要はない。しかし、層130を
十分に酸化して、希望した厚みを有する誘電体層を呈し
なければならない。
【0021】金属要素を蒸着し、陽極酸化を用いて本来
の誘電材料に変換するうえで、更に好ましいことは、誘
電材料の厚みが均一であることである。本発明の誘電体
層は、厚みが均一であり、約1%の範囲にある。誘電材
料がCVDのような従来の蒸着技術を用いて蒸着される
場合、最終的な誘電体層には、5%の単位で厚みにバラ
ツキが生じる。
【0022】ステップ50では、コンデンサ100の第
2の電極150が陽極層上に形成される。第2の電極
は、タングステン、窒化チタン、窒化タンタル、又はク
ロムのような従来の材料である。第2の電極150は、
スパッタ蒸着のような従来の方式を用いて形成される。
コンデンサの第1電極の形成に用いたスパッタ条件は、
コンデンサの第2電極の形成にも効果的である。
【0023】本発明の第2の実施例では、コンデンサが
DRAMデバイスに組み込まれている。前述のように、
DRAMデバイスでは、第1の電極は、従来の金属製の
電極に加えて、オプションでドープ処理したシリコン電
極になる。このようなデバイスの一例が図3に図示して
あり、コンデンサ200が従来のシリコン基質205の
酸化面210上に形成されている。ドープ処理したシリ
コン電極220が、酸化面210上に形成されている。
金属層230が、ドープ処理したシリコン電極220上
に形成されている。この金属層230の少なくとも一部
が陽極酸化されて、誘電体層240が形成される。次
に、第2の金属製の電極250が誘電体層240上に形
成されて、コンデンサ200が完成する。この実施例で
は、本発明のプロセスが、シリコン電極220を酸化し
ないという更なる長所を呈する。前述のように、シリコ
ン電極が酸化されると、最終的なコンデンサの容量密度
が低下することになる。
【0024】前述のように、コンデンサの容量密度は、
その誘電率と、その厚みで除算した絶対誘電率との積に
等しい。誘電材料の厚みには現実に下限があり、それを
下回る場合に材料の漏洩特性が好ましくないほど大きく
なるので、好ましい大きさの容量密度を呈するとともに
適度に高い誘電率をもつ誘電材料が要求される。
【0025】例えば、Ta25Nx誘電体層をもつコン
デンサが少なくとも指定の静電容量15fF/μm2
有するために、誘電体層の厚みは、せいぜい約12nm
でなければならない。次の表1は、希望した容量密度を
もつコンデンサとするために必要な誘電体層の厚みを示
している。表1に示すように、容量密度は、誘電体層の
厚みとその誘電率との関数になる。
【表1】 TiO2 とNb25との層をもつコンデンサの誘電体層
の厚みの範囲は、これらの材料の誘電率について考えら
れる範囲に基づいている(約40〜約100)。例え
ば、Nb25の誘電率が約40である場合に、15fF
/μm2 の容量密度をもつコンデンサを呈する層の最大
厚みは23.6mmになる。Nb25の誘電率が約10
0である場合、希望した容量密度をもつコンデンサを呈
する層の最大厚みは約59nmになる。TiO2 とNb
25との誘電率は、金属要素のスパッタ蒸着に用いたプ
ロセス条件と、金属要素の陽極酸化に用いた後の条件と
に基づいて変わる。特定の材料の誘電率は、当業者には
容易に確認できるものと思われる。
【0026】図4は、9nmの厚みのTa25Nxの層
が形成されている2つのコンデンサの特性を示す。各々
コンデンサは、シリコン基質上に形成したSiO2 の絶
縁領域上に形成されていた。SiO2 絶縁層は1μmの
厚みを備えていた。コンデンサの第1電極は0.25μ
mの厚みをもつアルミニウム層であり、0.4μmの厚
みのTaNxの層がそこに形成されていた。この層は9
nmの厚みのTa25Nxの層を生成するように陽極化
されていた。コンデンサの第2電極は約100nmの厚
みのタングステン層だった。約1μmの厚みのアルミニ
ウム層がタングステン電極の全体にわたって形成されて
いた。1つのコンデンサが0.04mm2 の面積をも
ち、第2の電極は0.4mm2 の面積だった。
【0027】コンデンサの容量密度と降伏電界は、種々
の電圧においてコンデンサを流れる電流を測定して測定
した。図4は、−5〜5ボルトの範囲において種々の電
圧でコンデンサを流れた電流を示す。コンデンサは、従
って順方向(正の電圧を印加)と逆方向(負の電圧を印
加)の両方にバイアスされていた。約0.04mm2
面積をもつコンデンサの場合に、コンデンサを流れた電
流は、約−4ボルト〜約3ボルトの範囲の電圧をコンデ
ンサに印加した時に10-7A/cmより小さかった。約
0.4mm2 の面積をもつコンデンサの場合に、コンデ
ンサを流れた電流は、約−4ボルト〜約2.9ボルトの
範囲の電圧をコンデンサに印加した時に10-7A/cm
より小さかった。−4ボルトより低い(すなわち、更に
負の)電圧をデバイスに印加した時に、漏洩電流がデバ
イスを流れた。約3ボルトを越える電圧(広い面積のコ
ンデンサの場合、2.9ボルトより高い)をコンデンサ
に印加した時に、漏洩電流がコンデンサを流れることが
観察された。
【0028】
【発明の効果】図4は、本発明のコンデンサは、誘電材
料に漏洩電流が流れる前に、非常に高いスレッショルド
電圧を有していたことを示している。更に、図4は、コ
ンデンサが、コンデンサの面積と関係なしに、同じ降伏
電界4.4MV/cmを有していたことを示している。
これは、本発明の誘電材料の欠陥密度が十分に小さいの
で、広い面積のコンデンサの製造が可能になることを示
唆している。
【図面の簡単な説明】
【図1】本発明の薄膜コンデンサを製造するステップを
示す流れ図である。
【図2】図1に示した方法に準じる薄膜コンデンサの第
1の実施例の略断面図である。
【図3】DRAMデバイスにおける使用に適した本発明
のコンデンサの略断面図である。
【図4】9nmの厚みを有するTa25y誘電体層を
共に具備する、異なる領域を有する2つのコンデンサの
DCI−V特性を示す。
【符号の説明】
100 コンデンサ 105 シリコン基質 110 SiO2の絶縁層 120 第1の電極 130 ニオビウム、チタン、又はタンタルを含有する
層 140 誘電材料 150 第2の電極 205 従来のシリコン基質 210 酸化面 220 シリコン電極 230 金属層 240 誘電体層 250 第2の電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラトナジ ラオ コーラ アメリカ合衆国 07922 ニュージャーシ ィ,バークレイ ハイツ,ブリストル コ ート 22 (72)発明者 ヘンリー ワイ. クマガイ アメリカ合衆国 18069 ペンシルヴァニ ア,オレフィールド,イアーハート コー ト 2726 (72)発明者 マウレーン イー. ラウ アメリカ合衆国 07059 ニュージャーシ ィ,ウォーレン,スネイダー ロード 3 (72)発明者 ポール エー. サリヴァン アメリカ合衆国 07901 ニュージャーシ ィ,サミット,クラブ ドライヴ 11 (72)発明者 キング リエン タイ アメリカ合衆国 07922 ニュージャーシ ィ,バークレイ ハイツ,ハイランド サ ークル 95

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 第1の電極と、前記の第1の電極の全体
    にわたって形成された約50nm以下の厚みをもつ誘電
    材料の層と、前記の誘電体層の全体にわたって形成され
    た第2の電極とを具備するコンデンサであって、前記の
    コンデンサが少なくとも約15fF/μm2 の容量密度
    と少なくとも約1MV/cmの降伏電界とをもち、前記
    のコンデンサが基質上に形成されている、前記のコンデ
    ンサ。
  2. 【請求項2】 前記の誘電材料が、二酸化チタン、窒素
    を含有する二酸化チタンと、珪化チタンと、五酸化ニオ
    ブと、窒素を含有する五酸化ニオブと、五酸化タンタル
    と、窒素を含有する五酸化タンタルと、タンタル・シリ
    コン酸化物と、窒素を含有するタンタル・シリコン酸化
    物とから成るグループから選択される、特許請求の範囲
    第1項に記載のコンデンサ。
  3. 【請求項3】 前記の誘電材料が、チタンと、窒化チタ
    ンと、ニオブと、窒化ニオブと、タンタルと、珪化タン
    タルと、窒化タンタルとから成るグループから選択され
    た金属要素の層を、前記の第1の電極上に蒸着し、前記
    の金属要素を陽極酸化して形成される、特許請求の範囲
    第2項に記載のコンデンサ。
  4. 【請求項4】 前記の第1の電極がシリコンを含有し、
    酸化シリコンは前記の第1の電極と前記の誘電材料の層
    との間には基本的に挿入されていない、特許請求の範囲
    第1項に記載のコンデンサ。
  5. 【請求項5】 前記の第1の電極が金属製の電極であ
    り、前記の第1の電極と前記の基質との間に形成された
    二酸化珪素の絶縁層が存在する、特許請求の範囲第1項
    に記載のコンデンサ。
  6. 【請求項6】 前記の誘電材料が五酸化タンタル又は窒
    素でドープ処理された五酸化タンタルであり、前記の誘
    電材料の厚みが約7nm〜約12nmである、特許請求
    の範囲第2項に記載のコンデンサ。
  7. 【請求項7】 前記の降伏電界が少なくとも約3MV/
    cmである、特許請求の範囲第1項に記載のコンデン
    サ。
  8. 【請求項8】 前記の第2の電極が少なくとも金属要素
    の第1の層を具備し、前記の金属要素がタングステンと
    クロムとから成るグループから選択される、特許請求の
    範囲第1項に記載のコンデンサ。
  9. 【請求項9】 前記の第2の電極が前記の第1の層の全
    体にわたって形成された金属要素の第2の層を更に具備
    し、前記の第2の金属層がアルミニウムである、特許請
    求の範囲第8項に記載のコンデンサ。
  10. 【請求項10】 薄膜コンデンサを形成するプロセスで
    あって、 絶縁又は半絶縁基質上に金属要素の層を形成し、 前記の金属要素の層をその厚み部分の少なくとも一部を
    介して陽極酸化して、約50nm以下の厚みを有する誘
    電材料の層を形成し、 前記の誘電材料の全体にわたって最上部の電極を形成す
    る工程を備えている、前記のプロセス。
  11. 【請求項11】 前記の金属要素が、チタンと、窒化チ
    タンと、珪化チタンと、ニオブと、窒化ニオブと、タン
    タルと、珪化タンタルと、窒化タンタルとから成るグル
    ープから選択される、特許請求の範囲第10項に記載の
    プロセス。
  12. 【請求項12】 前記の誘電材料が、二酸化チタンと、
    チタン・オキシニトリドと、チタン・シリコン酸化物
    と、五酸化ニオブと、ニオブ・オキシニトリドと、五酸
    化タンタルと、タンタル・シリコン酸化物と、窒素でド
    ープ処理した五酸化タンタルとから成るグループから選
    択される、特許請求の範囲第11項に記載のプロセス。
  13. 【請求項13】 前記の誘電材料の厚みが、少なくとも
    約15fF/μm2の容量密度を呈するように選択され
    る、特許請求の範囲第12項に記載のプロセス。
  14. 【請求項14】 前記の基質上に底部電極を形成し、前
    記の底部電極上に前記の金属要素の層を形成する工程を
    更に具備し、前記の底部電極はシリコンを含んでいて、
    そこに前記の誘電体層が形成される時に実質的に非酸化
    状態を維持する、特許請求の範囲第12項に記載のプロ
    セス。
  15. 【請求項15】 前記の基質上に二酸化珪素の絶縁層を
    形成し、その全体にわたって前記の底部電極を形成する
    工程を更に具備し、前記の底部電極が金属製の電極であ
    る、特許請求の範囲第14項に記載のプロセス。
  16. 【請求項16】 前記の誘電材料が五酸化タンタル又は
    窒素でドープ処理した五酸化タンタルであり、その厚み
    が約7nm〜約12nmである、特許請求の範囲第14
    項に記載のプロセス。
  17. 【請求項17】 前記の最上部の電極が金属要素の少な
    くとも第1の層を備えていて、前記の金属要素がタング
    ステンとクロムとから成るグループから選択されてい
    て、前記の金属要素の第1の層が前記の誘電体層と接触
    している、特許請求の範囲第10項に記載のプロセス。
  18. 【請求項18】 前記の最上部の電極が前記の第1の層
    の全体にわたって形成された金属要素の第2の層を更に
    備えていて、前記の第2の金属層がアルミニウムであ
    る、特許請求の範囲第17項に記載のプロセス。
JP10237881A 1997-08-25 1998-08-25 薄膜コンデンサ及びそれらを製造するプロセス Pending JPH11126728A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/918,174 US6075691A (en) 1997-03-06 1997-08-25 Thin film capacitors and process for making them
US08/918174 1997-08-25

Publications (1)

Publication Number Publication Date
JPH11126728A true JPH11126728A (ja) 1999-05-11

Family

ID=25439920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10237881A Pending JPH11126728A (ja) 1997-08-25 1998-08-25 薄膜コンデンサ及びそれらを製造するプロセス

Country Status (2)

Country Link
JP (1) JPH11126728A (ja)
KR (1) KR100373819B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013500589A (ja) * 2009-07-23 2013-01-07 プロテウス デジタル ヘルス, インコーポレイテッド 固体薄膜コンデンサ
CN103219153A (zh) * 2013-03-26 2013-07-24 欧阳俊 一种耐高压高储能密度电容器及其制备方法
CN110349749A (zh) * 2019-06-17 2019-10-18 华南师范大学 一种基于氧化铝介质的微波/射频薄膜电容器的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270311A (ja) * 1989-04-11 1990-11-05 Mitsui Petrochem Ind Ltd 薄膜コンデンサ
JP3323607B2 (ja) * 1993-11-12 2002-09-09 株式会社日立製作所 半導体記憶装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013500589A (ja) * 2009-07-23 2013-01-07 プロテウス デジタル ヘルス, インコーポレイテッド 固体薄膜コンデンサ
CN103219153A (zh) * 2013-03-26 2013-07-24 欧阳俊 一种耐高压高储能密度电容器及其制备方法
CN110349749A (zh) * 2019-06-17 2019-10-18 华南师范大学 一种基于氧化铝介质的微波/射频薄膜电容器的制备方法
CN110349749B (zh) * 2019-06-17 2021-10-08 华南师范大学 一种基于氧化铝介质的微波/射频薄膜电容器的制备方法

Also Published As

Publication number Publication date
KR19990023842A (ko) 1999-03-25
KR100373819B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
US6075691A (en) Thin film capacitors and process for making them
KR100200060B1 (ko) 높은 캐패시턴스 값을 지니는 탄탈 산화물 캐패시터
US5936831A (en) Thin film tantalum oxide capacitors and resulting product
US4432035A (en) Method of making high dielectric constant insulators and capacitors using same
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
KR930010089B1 (ko) 반도체장치 및 그 제조방법
US4959745A (en) Capacitor and method for producing the same
JP5650185B2 (ja) 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス
EP0046868A2 (en) Capacitor structure with dual dielectrics
EP1020901B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
US20030096473A1 (en) Method for making metal capacitors with low leakage currents for mixed-signal devices
JPH08274256A (ja) 半導体装置及びその製造方法
KR940012608A (ko) 반도체 메모리 장치의 캐패시터 제조방법
US20020177273A1 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US6894335B2 (en) Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
JPH098246A (ja) 半導体装置およびその製造方法
JPH11126728A (ja) 薄膜コンデンサ及びそれらを製造するプロセス
KR100406092B1 (ko) 캐패시터 및 그 제조 방법
KR20030085822A (ko) 반도체 소자용 커패시터 제조방법
JP3106620B2 (ja) 誘電体薄膜の製造方法及び容量素子の製造方法
JPH04223335A (ja) 誘電体薄膜の製造方法
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
JP3172665B2 (ja) 誘電体薄膜キャパシタ素子及びその製造方法
KR940008893B1 (ko) 캐패시터의 제조방법