JP2014216559A - 多層基板およびこれを用いた電子装置 - Google Patents

多層基板およびこれを用いた電子装置 Download PDF

Info

Publication number
JP2014216559A
JP2014216559A JP2013094370A JP2013094370A JP2014216559A JP 2014216559 A JP2014216559 A JP 2014216559A JP 2013094370 A JP2013094370 A JP 2013094370A JP 2013094370 A JP2013094370 A JP 2013094370A JP 2014216559 A JP2014216559 A JP 2014216559A
Authority
JP
Japan
Prior art keywords
land
layer
metal
solder
metal plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013094370A
Other languages
English (en)
Inventor
英二 藪田
Eiji Yabuta
英二 藪田
俊浩 中村
Toshihiro Nakamura
俊浩 中村
今田 真嗣
Shinji Imada
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013094370A priority Critical patent/JP2014216559A/ja
Publication of JP2014216559A publication Critical patent/JP2014216559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ビルドアップ層にクラックが発生することを抑制する。
【解決手段】ランド61を板状とし、ビルドアップ層30側と反対側の一面61aの少なくとも一部のはんだ濡れ性を側面61cのはんだ濡れ性より高くする。これによれば、ランド61の一面61aにはんだ130を介して電子部品121〜123を搭載し、ランド61および電子部品121〜123をモールド樹脂150で封止した電子装置を構成した場合、ランド61の側面61cにはんだ130が濡れ広がることを抑制できる。そして、モールド樹脂150は、ランド61の側面61cに密着した状態で配置される。したがって、ビルドアップ層30にクラックが発生することを抑制できる。
【選択図】図2

Description

本発明は、電子部品がはんだを介して搭載されるランドを有する多層基板およびこれを用いた電子装置に関するものである。
従来より、この種の電子装置として、次のものが提案されている(例えば、特許文献1参照)。
具体的には、この電子装置は、樹脂等で構成されるコア層とビルドアップ層とが積層され、コア層とビルドアップ層との間に内層配線が形成されていると共にビルドアップ層のうちコア層と反対側の一面にランドが形成された多層基板を備えている。ランドは、板状とされた金属膜と、金属膜よりはんだ濡れ性が高く、金属膜のうちビルドアップ層と反対側の一面および側面に形成された金属メッキとを有する構成とされている。そして、このランド上に、はんだを介してパワー素子や制御素子等の電子部品が搭載されて電子装置が構成されている。
また、使用環境によっては、耐環境(耐腐食)性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われることによって電子装置が構成されている。
特開平7−283515号公報
しかしながら、図11に示されるように、モールド樹脂J1によって電子部品J2が覆われる上記電子装置では、金属膜J3の一面J3aおよび側面J3bに金属メッキJ4が形成されており、はんだJ6がランドJ5の側面まで濡れ広がる。また、モールド樹脂J1とはんだJ6との密着力は、通常モールド樹脂J1とランドJ5(金属)との密着力より弱い。このため、上記電子装置では、モールド樹脂J1がはんだJ6との界面から剥離し易く、モールド樹脂J1がはんだJ6から剥離するとビルドアップ層J7にクラックJ8が発生するという問題がある。
すなわち、モールド樹脂J1がはんだJ6から剥離することによって生じる応力がビルドアップ層J7に伝播してビルドアップ層J7にクラックJ8が発生する。
また、モールド樹脂J1が剥離することにより、モールド樹脂J1にてランドJ5の変位を抑制できなくなるため、使用環境に応じてランドJ5の膨張および収縮が可能となる。そして、ランドJ5とビルドアップ層J7とは熱膨張係数が異なるため、ビルドアップ層J7に応力が印加される。特に、低温使用環境では、ランドJ5が収縮することにより、ビルドアップ層J7のうちランドJ5との界面の端部に多大な引張応力が印加され、ビルドアップ層J7にクラックJ8が発生する。
そして、ビルドアップ層J7に発生したクラックJ8が内層配線に到達すると、当該クラックJ8に水等の異物が浸入した場合、ランドJ5と内層配線とがショートするという新たな問題が発生する。
本発明は上記点に鑑みて、ビルドアップ層にクラックが発生することを抑制できる多層基板およびこれを用いた電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、表面(20a)を有するコア層(20)と、コア層の表面に形成された内層配線(51)と、コア層の表面に内層配線を覆う状態で配置されたビルドアップ層(30)と、ビルドアップ層のうちコア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)とを備え、ランドは、板状とされており、ビルドアップ層側と反対側の一面(61a)の少なくとも一部のはんだ濡れ性が側面(61c)のはんだ濡れ性より高くされていることを特徴としている。
これによれば、ランドの一面にはんだを介して電子部品を搭載し、ランドおよび電子部品をモールド樹脂で封止した電子装置を構成した場合、ランドの側面のはんだ濡れ性が一面のはんだ濡れ性より低くされているため、ランドの側面にはんだが濡れ広がることを抑制できる。そして、モールド樹脂は、ランドの側面に密着した状態で配置される。
このため、モールド樹脂とはんだとの界面から剥離が発生したとしても、モールド樹脂はランドの側面と密着しているため、剥離による応力がビルドアップ層に伝播されることを抑制できる。また、モールド樹脂はランドの側面と密着しているため、ランドの変位をモールド樹脂にて抑制でき、使用環境によってランドが膨張および収縮することを抑制できる。したがって、ビルドアップ層にクラックが発生することを抑制できる。
例えば、請求項2に記載の発明のように、ランドは、板状とされた金属膜(64)と、金属膜のうちビルドアップ層側と反対側の一面(64a)に形成され、金属膜よりはんだ濡れ性が高い金属で構成された第1金属メッキ(65)とを有しているものとすることができる。
この場合、請求項3に記載の発明のように、ランドは、側面に凹凸が形成されて粗化領域(61d)とされているものとすることができる。
これによれば、アンカー効果により、ランドの側面とモールド樹脂との接着力を高くすることができ、ランドからモールド樹脂が剥離することを抑制できる。つまり、さらにビルドアップ層にクラックが発生することを抑制できる。
また、請求項6に記載の発明では、請求項1ないし5のいずれか1つに記載の多層基板と、ランドのうち側面のはんだ濡れ性よりはんだ濡れ性が高くされた領域にのみ配置されたはんだと、はんだを介してランドに搭載された電子部品と、電子部品およびランドを封止し、ランドの側面と密着するモールド樹脂(150)とを備える電子装置であることを特徴としている。
これによれば、モールド樹脂とランドの側面とが密着しているため、剥離による応力がビルドアップ層に伝播されることを抑制でき、ランドの変位をモールド樹脂にて抑制できる。このため、ビルドアップ層にクラックが発生することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子装置の断面図である。 図1中の領域Aの拡大図である。 図1に示す多層基板の製造工程を示す断面図である。 図3に続く多層基板の製造工程を示す断面図である。 図4に続く多層基板の製造工程を示す断面図である。 本発明の第2実施形態における電子装置の拡大図である。 本発明の第3実施形態における電子装置の拡大図である。 本発明の第4実施形態における電子装置の拡大図である。 本発明の他の実施形態における電子装置の拡大図である。 本発明の他の実施形態における電子装置の拡大図である。 多層基板にクラックが発生した様子を示す電子装置の拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
図1に示されるように、電子装置は、一面10aおよび他面10bを有する多層基板10と、多層基板10の一面10a上に搭載された電子部品121〜123と、を備えている。そして、多層基板10の一面10a側を電子部品121〜123と共にモールド樹脂150で封止することにより、電子装置が構成されている。
多層基板10は、絶縁樹脂層としてのコア層20と、コア層20の表面20aに配置された表面20a側のビルドアップ層30と、コア層20の裏面20b側に配置された裏面20b側のビルドアップ層40とを備える積層基板である。
なお、コア層20およびビルドアップ層30、40は、ガラスクロスの両面を樹脂で封止してなるプリプレグ等で構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。
そして、コア層20とビルドアップ層30との界面には、パターニングされた表面側内層配線51(以下では、単に内層配線51という)が形成されている。同様に、コア層20とビルドアップ層40との界面には、パターニングされた裏面側内層配線52(以下では、単に内層配線52という)が形成されている。
また、ビルドアップ層30の表面30aには、パターニングされた表面側表層配線61〜63(以下では、単に表層配線61〜63という)が形成されている。本実施形態では、表層配線61〜63は、電子部品121〜123が搭載される搭載用のランド61、電子部品121、122とボンディングワイヤ141、142を介して電気的に接続されるボンディング用のランド62、外部回路と電気的に接続される表面パターン63とされている。
同様に、ビルドアップ層40の表面40aには、パターニングされた裏面側表層配線71、72(以下では、単に表層配線71、72という)が形成されている。本実施形態では、表層配線71、72は、後述するフィルドビアを介して内層配線52と接続される裏面パターン71、放熱用のヒートシンクが備えられるヒートシンク用パターン72(以下では、単にHS用パターン72という)とされている。
なお、ビルドアップ層30の表面30aとは、ビルドアップ層30のうちコア層20と反対側の一面のことであり、多層基板10の一面10aとなる面のことである。また、ビルドアップ層40の表面40aとは、ビルドアップ層40のうちコア層20と反対側の一面のことであり、多層基板10の他面10bとなる面のことである。そして、内層配線51、52、表層配線61〜63、表層配線71、72は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。
内層配線51と内層配線52とは、コア層20を貫通して設けられた貫通ビア81を介して電気的および熱的に接続されている。具体的には、貫通ビア81は、コア層20を厚さ方向に貫通する貫通孔81aの壁面に銅等の貫通電極81bが形成され、貫通孔81aの内部に充填材81cが充填されて構成されている。
また、内層配線51と表層配線61〜63、および内層配線52と表層配線71、72とは、適宜各ビルドアップ層30、40を厚さ方向に貫通して設けられたフィルドビア91、101を介して電気的および熱的に接続されている。具体的には、フィルドビア91、101は、各ビルドアップ層30、40を厚さ方向に貫通する貫通孔91a、101aが銅等の貫通電極91b、101bにて充填された構成とされている。
なお、充填材81cは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極81b、91b、101bは、銅等の金属メッキにて構成されている。
そして、各ビルドアップ層30、40の表面30a、40aには、表面パターン63および裏面パターン71を覆うソルダーレジスト110が形成されている。なお、表面パターン63を覆うソルダーレジスト110には、図1とは別断面において、表面パターン63のうち外部回路と接続される部分を露出させる開口部が形成されている。
電子部品121〜123は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の発熱が大きいパワー素子121、マイコン等の制御素子122、チップコンデンサや抵抗等の受動素子123である。そして、各電子部品121〜123は、はんだ130を介してランド61上に搭載されてランド61と電気的、機械的に接続されている。また、パワー素子121および制御素子122は、周囲に形成されているランド62ともアルミニウムや金等のボンディングワイヤ141、142を介して電気的に接続されている。
なお、ここでは、電子部品121〜123としてパワー素子121、制御素子122、受動素子123を例に挙げて説明したが、電子部品121〜123はこれらに限定されるものではない。
モールド樹脂150は、ランド61、62および電子部品121〜123を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂150は、多層基板10の一面10aのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板10の他面10b側には、特に図示していないが、HS用パターン72に放熱グリス等を介してヒートシンクが備えられている。
以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点であるランド61の構造について説明する。
ランド61は、図1および図2に示されるように、ビルドアップ層30側と反対側の一面61a、ビルドアップ層30側の他面61b、これら一面61aと他面61bとを繋ぐ側面61cを有する板状とされ、金属膜64および金属メッキ65にて構成されている。具体的には、金属膜64は、銅等で構成され、ビルドアップ層30側と反対側の一面64a、ビルドアップ層30側の他面64b、これら一面64aと他面64bとを繋ぐ側面64cを有する板状とされている。そして、金属メッキ65は、金属膜64よりはんだ濡れ性が高い金等で構成され、金属膜64の一面64aの全面のみに形成されている。
つまり、本実施形態の場合、ランド61は、一面61aが金属メッキ65の表面で構成されると共に側面61cが金属膜64の側面64cで構成され、他面61bが金属膜64の他面64bにて構成されている。そして、金属メッキ65で構成された一面61aのはんだ濡れ性が側面61cのはんだ濡れ性より高くされている。
また、モールド樹脂150は、ランド61の側面61cと密着した状態で形成されている。
なお、本実施形態では、金属メッキ65が本発明の第1金属メッキに相当している。また、ランド62は、特に詳細な図を示していないが、銅等の金属膜の全面に金属メッキが形成されて構成されている。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図3〜図5を参照しつつ説明する。なお、図3〜図5は、多層基板10のうちパワー素子121が搭載される部分近傍の断面図である。
まず、図3(a)に示されるように、コア層20の表面20aおよび裏面20bに銅箔等の金属箔161、162が配置されたものを用意する。そして、図3(b)に示されるように、ドリル等によって金属箔161、コア層20、金属箔162を貫通する貫通孔81aを形成する。
その後、図3(c)に示されるように、無電解メッキや電気メッキを行い、貫通孔81aの壁面および金属箔161、162上に銅等の金属メッキ163を形成する。これにより、貫通孔81aの壁面に、金属メッキ163にて構成される貫通電極81bが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図3(d)に示されるように、金属メッキ163で囲まれる空間に充填材81cを配置する。これにより、貫通孔81a、貫通電極81b、充填材81cを有する上記貫通ビア81が形成される。
その後、図4(a)に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ163および充填材81c上に銅等の金属メッキ164、165を形成する。
次に、図4(b)に示されるように、金属メッキ164、165上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ164、金属メッキ163、金属箔161を適宜パターニングして内層配線51を形成すると共に、金属メッキ165、金属メッキ163、金属箔162を適宜パターニングして内層配線52を形成する。つまり、本実施形態では、内層配線51は、金属箔161、金属メッキ163、金属メッキ164が積層されて構成され、内層配線52は、金属箔162、金属メッキ163、金属メッキ165が積層されて構成されている。
なお、次の図4(c)以降では、金属箔161、金属メッキ163、金属メッキ164、および金属箔162、金属メッキ163、金属メッキ165をまとめて1層として示してある。
その後、図4(c)に示されるように、コア層20における表面20a側において、内層配線51上にビルドアップ層30および銅等の金属板166を積層する。また、コア層20における裏面20b側において、内層配線52上にビルドアップ層40および銅等の金属板167を積層する。このようにして、上から順に、金属板166、ビルドアップ層30、内層配線51、コア層20、内層配線52、ビルドアップ層30および金属板167が順に積層された積層体168を構成する。
続いて、図4(d)に示されるように、積層体168の積層方向から加圧しつつ加熱することにより積層体168を一体化する。具体的には、積層体168を加圧することにより、ビルドアップ層30を構成する樹脂を流動させて内層配線51の間を埋め込むと共に、ビルドアップ層40を構成する樹脂を流動させて内層配線52の間を埋め込む。そして、積層体168を加熱することにより、ビルドアップ層30、40を硬化して積層体168を一体化する。
次に、図5(a)に示されるように、レーザ等により、金属板166、ビルドアップ層30を貫通して内層配線51に達する貫通孔91aを形成する。同様に、図5(a)とは別断面において、図1に示されるように、金属板167、ビルドアップ層40を貫通して内層配線52に達する貫通孔101aを形成する。
そして、図5(b)に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔91a、101aを金属メッキ169で埋め込む。これにより、ビルドアップ層30、40に形成された貫通孔91a、101aに埋め込まれた金属メッキ169にて貫通電極91bおよび図1に示した貫通電極101bが構成される。また、貫通孔91a、101aに貫通電極91b、101bが埋め込まれたフィルドビア91、101が形成される。なお、次の図5(c)以降では、金属板166および金属メッキ169をまとめて1層として示してある。
続いて、図5(c)に示されるように、金属板166、167上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板166、167をパターニングすると共に、適宜金属メッキを形成することにより、表層配線61〜63および表層配線71、72を形成する。つまり、本実施形態では、表層配線61〜63は、金属板166および金属メッキ169を有する構成とされ、表層配線71、72は、金属板167および金属メッキ169を有する構成とされている。
なお、表層配線61〜63のうちのランド61を形成する場合には、例えば、金属膜64となる金属板166の側面64cをマスクで覆った状態で無電解メッキや電気メッキを行うことにより、金属膜64の一面64aのみに金属メッキ65を形成する。
次に、図5(d)に示されるように、ビルドアップ層30、40の表面30a、40aにそれぞれソルダーレジスト110を配置して適宜パターニングすることにより、上記多層基板10が製造される。なお、図5(d)に示される範囲内において、表面30a上のソルダーレジスト110がすべて除去されているが、図1に示すように他の領域においてソルダーレジスト110が残された状態になっている。
その後は、特に図示しないが、はんだ130を介して電子部品121〜123をランド61に搭載する。このとき、本実施形態では、ランド61は、側面61cのはんだ濡れ性が一面61aのはんだ濡れ性より低くされているため、はんだ130が側面まで濡れ広がることを抑制できる。
そして、パワー素子121および制御素子122とランド62との間でワイヤボンディングを行い、パワー素子121および制御素子122とランド62とを電気的に接続する。続いて、ランド61、62および電子部品121〜123が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂150を形成する。これにより、モールド樹脂150がランド61の側面61cに密着した上記電子装置が製造される。
以上説明したように、本実施形態では、ランド61は、側面61cのはんだ濡れ性が一面61aのはんだ濡れ性より低くされている。このため、はんだ130がランド61の側面61cまで濡れ広がることを抑制できる。そして、モールド樹脂150は、ランド61の側面61cと密着して配置されている。
したがって、モールド樹脂150とはんだ130との界面から剥離が発生したとしても、モールド樹脂150はランド61の側面61cと密着しているため、剥離による応力がビルドアップ層30に伝播されることを抑制できる。
また、モールド樹脂150はランド61の側面61cと密着しているため、ランド61の変位をモールド樹脂150にて抑制でき、使用環境によってランド61が膨張および収縮することを抑制できる。このため、ビルドアップ層30にクラックが発生することを抑制できる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してランド61の側面61cに粗化領域を形成したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図6に示されるように、本実施形態では、ランド61の側面61cは、微細な凹凸が形成された粗化領域61dとされている。なお、このような粗化領域61dは、例えば、金属膜64の側面64cをスクラブ研磨したり薬液処理したりすることで形成される。また、図6は、図1中の領域Aの拡大図に相当している。
これによれば、アンカー効果により、ランド61とモールド樹脂150との接着力を高くすることができ、ランド61からモールド樹脂150が剥離することを抑制できる。つまり、さらにビルドアップ層30にクラックが発生することを抑制できる。
なお、特に図示しないが、ランド62も同様に、ワイヤ141、142と接続される部分と異なる部分に粗化領域が形成されていてもよい。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して粗化領域61dの構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図7に示されるように、本実施形態では、金属膜64の側面64cに、金属メッキ65よりはんだ濡れ性が低いニッケル等の金属で構成された金属メッキ66が形成されている。そして、粗化領域61dは、金属メッキ66に微細な凹凸が形成されることによって構成されている。
なお、本実施形態では、金属メッキ66が本発明の第2金属メッキに相当している。また、粗化領域61dは、例えば、電気メッキによる粗化ニッケルメッキを行い、金属メッキ66を不均一に形成することで構成される。そして、図7は、図1中の領域Aの拡大図に相当している。
このような多層基板10を用いた電子装置としても、ランド61の側面61cに粗化領域61dが形成されているため、上記第2実施形態と同様の効果を得ることができる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して金属メッキ65の形状を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図8に示されるように、本実施形態では、金属メッキ65は、金属膜64の一面64aのうち内縁側に形成されている。言い換えると、金属膜64の一面64aのうち外縁側はメッキ65から露出している。なお、図8は、図1中の領域Aの拡大図に相当している。
このような多層基板10を用いた電子装置としても、ランド61の側面61cにはんだ130が濡れ広がり難く、モールド樹脂150はランド61の側面61と密着して形成されるため、上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第1実施形態において、金属膜64の側面64cに金属膜64よりはんだ濡れ性の低い酸化膜や金属膜を形成してもよい。
また、上記各実施形態において、コア層20およびビルドアップ層30、40として、プリプレグの単層から構成されるものを図示しているが、コア層20およびビルドアップ層30、40をプリプレグの多層から構成されるものとしてもよい。
さらに、上記各実施形態を適宜組み合わせることもできる。例えば、図9に示されるように、上記第2、第4実施形態を組み合わせ、金属膜64の一面64aのうち外縁側を金属メッキ65から露出させつつ、金属膜64の側面64cに粗化領域61dを形成してもよい。また、図10に示されるように、上記第3、第4実施形態を組み合わせ、金属膜64の一面64aのうち外縁側を金属メッキ65から露出させつつ、金属膜64の側面64cおよび金属膜64の一面64aのうち金属メッキ65から露出する部分に粗化領域61dを構成する金属メッキ66を形成してもよい。
10 多層基板
20 コア層
20a 表面
30 ビルドアップ層
30a 一面
51 内層配線
61 ランド
61a 一面
61c 側面
121〜123 電子部品
130 はんだ

Claims (6)

  1. 表面(20a)を有するコア層(20)と、
    前記コア層の表面に形成された内層配線(51)と、
    前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
    前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
    前記ランドは、板状とされており、前記ビルドアップ層側と反対側の一面(61a)の少なくとも一部のはんだ濡れ性が側面(61c)のはんだ濡れ性より高くされていることを特徴とする多層基板。
  2. 前記ランドは、板状とされた金属膜(64)と、前記金属膜のうち前記ビルドアップ層側と反対側の一面(64a)に形成され、前記金属膜よりはんだ濡れ性が高い金属で構成された第1金属メッキ(65)とを有していることを特徴とする請求項1に記載の多層基板。
  3. 前記ランドは、前記側面に凹凸が形成されて粗化領域(61d)とされていることを特徴とする請求項2に記載の多層基板。
  4. 前記粗化領域は、前記第1金属メッキよりはんだ濡れ性が低く、凹凸を有する第2金属メッキ(66)にて構成されていることを特徴とする請求項3に記載の多層基板。
  5. 前記金属膜は、前記一面のうち内縁側の部分上に前記第1金属メッキが形成され、前記一面のうち外縁側の部分が前記第1金属メッキから露出していることを特徴とする請求項2ないし4のいずれか1つに記載の多層基板。
  6. 請求項1ないし5のいずれか1つに記載の多層基板と、
    前記ランドのうち側面のはんだ濡れ性よりはんだ濡れ性が高くされた領域にのみ配置された前記はんだと、
    前記はんだを介して前記ランドに搭載された前記電子部品と、
    前記電子部品および前記ランドを封止し、前記ランドの側面と密着するモールド樹脂(150)と、を備えることを特徴とする電子装置。
JP2013094370A 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置 Pending JP2014216559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013094370A JP2014216559A (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094370A JP2014216559A (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2014216559A true JP2014216559A (ja) 2014-11-17

Family

ID=51942017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094370A Pending JP2014216559A (ja) 2013-04-26 2013-04-26 多層基板およびこれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2014216559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229689A (ja) * 2013-05-21 2014-12-08 株式会社村田製作所 モジュールおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229689A (ja) * 2013-05-21 2014-12-08 株式会社村田製作所 モジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2010272836A (ja) 放熱基板およびその製造方法
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2014216559A (ja) 多層基板およびこれを用いた電子装置
JP6044441B2 (ja) 電子装置の製造方法およびこれに用いられる多層基板
JP2014216560A (ja) 多層基板およびこれを用いた電子装置
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP6075187B2 (ja) 多層基板およびこれを用いた電子装置
JP2014216561A (ja) 多層基板およびこれを用いた電子装置
JP2014216565A (ja) 多層基板およびこれを用いた電子装置
JP6523039B2 (ja) プリント配線板及びその製造方法
JP2014216564A (ja) 多層基板およびこれを用いた電子装置
JP6111833B2 (ja) 多層基板の製造方法
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
JP6323011B2 (ja) 多層基板
JP6163951B2 (ja) 多層基板およびこれを用いた電子装置
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP2014220307A (ja) 多層基板、これを用いた電子装置および多層基板の製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2009267061A (ja) 配線基板の製造方法