JP6111833B2 - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP6111833B2
JP6111833B2 JP2013097232A JP2013097232A JP6111833B2 JP 6111833 B2 JP6111833 B2 JP 6111833B2 JP 2013097232 A JP2013097232 A JP 2013097232A JP 2013097232 A JP2013097232 A JP 2013097232A JP 6111833 B2 JP6111833 B2 JP 6111833B2
Authority
JP
Japan
Prior art keywords
layer
build
additive
core layer
liquid resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013097232A
Other languages
English (en)
Other versions
JP2014220310A (ja
Inventor
真理子 水上
真理子 水上
俊浩 中村
俊浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013097232A priority Critical patent/JP6111833B2/ja
Publication of JP2014220310A publication Critical patent/JP2014220310A/ja
Application granted granted Critical
Publication of JP6111833B2 publication Critical patent/JP6111833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品がはんだを介して搭載されるランドを有する多層基板の製造方法に関するものである。
従来より、電子装置として、次のものが提案されている(例えば、特許文献1参照)。
具体的には、この電子装置は、樹脂等で構成されるコア層とビルドアップ層とが積層され、コア層とビルドアップ層との間に内層配線が形成されていると共にビルドアップ層のうちコア層と反対側の一面にランドが形成された多層基板を備えている。そして、このランド上に、はんだを介してパワー素子や制御素子等の電子部品が搭載されて電子装置が構成されている。
また、使用環境によっては、耐環境(耐腐食)性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われることによって電子装置が構成されている。
特開平7−283515号公報
しかしながら、図12に示されるように、モールド樹脂J1によって電子部品J2が覆われる上記電子装置では、モールド樹脂J1とはんだJ3との密着力が弱く、モールド樹脂J1がはんだJ3との界面から剥離し易い。このため、ビルドアップ層J4にクラックJ6が発生する。
すなわち、モールド樹脂J1がはんだJ3から剥離することによって生じる応力がビルドアップ層J4に伝播してビルドアップ層J4にクラックJ6が発生する。
また、モールド樹脂J1が剥離することにより、モールド樹脂J1にてランドJ5の変位を抑制できなくなるため、使用環境に応じてランドJ5の膨張および収縮が可能となる。そして、ランドJ5とビルドアップ層J4とは熱膨張係数が異なるため、ビルドアップ層J4に応力が印加される。特に、低温使用環境では、ランドJ5が収縮することにより、ビルドアップ層J4のうちランドJ5との界面の端部に多大な引張応力が印加され、ビルドアップ層J4にクラックJ6が発生する。
そして、ビルドアップ層J4に発生したクラックJ6が内層配線に到達すると、当該クラックJ6に水等の異物が浸入した場合、ランドJ5と内層配線とがショートするという問題が発生する。
本発明は上記点に鑑みて、ビルドアップ層に発生したクラックが内層配線に到達することを遅らせることができる多層基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項に記載の発明は、コア層に内層配線を形成する工程と、ビルドアップ層を用意する工程と、コア層、ビルドアップ層、金属板(167)を順に積層して積層体(168)を構成する工程と、積層体を一体化する工程と、金属板をパターニングしてランドを形成する工程とを行う多層基板の製造方法であり、以下の点を特徴としている。
すなわち、ビルドアップ層を用意する工程では、フィラーおよび添加剤が混入された液状樹脂(170)にガラスクロスシート(31a)を含浸させる工程と、液状樹脂を含浸させたガラスクロスシートを上方に引き上げ、重力によって液状樹脂を流動させることにより、液状樹脂と添加剤との摩擦力によって添加剤の長手方向を引き上げ方向に近づける工程と、を行い、積層体を構成する工程では、引き上げ方向と積層方向とが直交するようにビルドアップ層を配置することを特徴としている。
そして、請求項に記載の発明は、ビルドアップ層を用意する工程では、フィラーおよび添加剤が混入された液状樹脂(170)をフィルムの一面に塗布する工程と、液状樹脂を塗布したフィルムを上方に引き上げ、重力によって液状樹脂を流動させることにより、液状樹脂と添加剤との摩擦力によって添加剤の長手方向を引き上げ方向に近づける工程と、を行い、積層体を構成する工程の前に、ビルドアップ層からフィルムを除去し、積層体を構成する工程では、引き上げ方向と積層方向とが直交するようにビルドアップ層を配置することを特徴としている。
これら請求項およびに記載の発明によれば、添加剤の長手方向(引き上げ方向)とビルドアップ層の一面における法線方向(積層方向)とが交差している多層基板を製造できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子装置の断面図である。 図1中の領域Aの拡大図である。 図1に示す多層基板の製造工程を示す断面図である。 図3に続く多層基板の製造工程を示す断面図である。 図4に続く多層基板の製造工程を示す断面図である。 ビルドアップ層の製造工程を示す断面模式図である。 (a)は図6中の領域Bの拡大図であり、(b)は図6中の領域Cの拡大図である。 図1に示す多層基板にクラックが発生した様子を示す電子装置の拡大図である。 本発明の第2実施形態におけるビルドアップ層の製造工程を示す断面模式図である。 本発明の他の実施形態におけるビルドアップ層の拡大図である。 本発明の他の実施形態におけるビルドアップ層の拡大図である。 多層基板にクラックが発生した様子を示す電子装置の拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
図1に示されるように、電子装置は、一面10aおよび他面10bを有する多層基板10と、多層基板10の一面10a上に搭載された電子部品121〜123と、を備えている。そして、多層基板10の一面10a側を電子部品121〜123と共にモールド樹脂150で封止することにより、電子装置が構成されている。
多層基板10は、絶縁樹脂層としてのコア層20と、コア層20の表面20aに配置された表面20a側のビルドアップ層30と、コア層20の裏面20b側に配置された裏面20b側のビルドアップ層40とを備える積層基板である。
そして、コア層20とビルドアップ層30との界面には、パターニングされた表面側内層配線51(以下では、単に内層配線51という)が形成されている。同様に、コア層20とビルドアップ層40との界面には、パターニングされた裏面側内層配線52(以下では、単に内層配線52という)が形成されている。
また、ビルドアップ層30の表面30aには、パターニングされた表面側表層配線61〜63(以下では、単に表層配線61〜63という)が形成されている。本実施形態では、表層配線61〜63は、電子部品121〜123が搭載される搭載用のランド61、電子部品121、122とボンディングワイヤ141、142を介して電気的に接続されるボンディング用のランド62、外部回路と電気的に接続される表面パターン63とされている。
同様に、ビルドアップ層40の表面40aには、パターニングされた裏面側表層配線71、72(以下では、単に表層配線71、72という)が形成されている。本実施形態では、表層配線71、72は、後述するフィルドビアを介して内層配線52と接続される裏面パターン71、放熱用のヒートシンクが備えられるヒートシンク用パターン72(以下では、単にHS用パターン72という)とされている。
なお、ビルドアップ層30の表面30aとは、ビルドアップ層30のうちコア層20と反対側の一面のことであり、多層基板10の一面10aとなる面のことである。また、ビルドアップ層40の表面40aとは、ビルドアップ層40のうちコア層20と反対側の一面のことであり、多層基板10の他面10bとなる面のことである。そして、内層配線51、52、表層配線61〜63、表層配線71、72は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。
内層配線51と内層配線52とは、コア層20を貫通して設けられた貫通ビア81を介して電気的および熱的に接続されている。具体的には、貫通ビア81は、コア層20を厚さ方向に貫通する貫通孔81aの壁面に銅等の貫通電極81bが形成され、貫通孔81aの内部に充填材81cが充填されて構成されている。
また、内層配線51と表層配線61〜63、および内層配線52と表層配線71、72とは、適宜各ビルドアップ層30、40を厚さ方向に貫通して設けられたフィルドビア91、101を介して電気的および熱的に接続されている。具体的には、フィルドビア91、101は、各ビルドアップ層30、40を厚さ方向に貫通する貫通孔91a、101aが銅等の貫通電極91b、101bにて充填された構成とされている。
なお、充填材81cは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極81b、91b、101bは、銅等の金属メッキにて構成されている。
そして、各ビルドアップ層30、40の表面30a、40aには、表面パターン63および裏面パターン71を覆うソルダーレジスト110が形成されている。なお、表面パターン63を覆うソルダーレジスト110には、図1とは別断面において、表面パターン63のうち外部回路と接続される部分を露出させる開口部が形成されている。
電子部品121〜123は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の発熱が大きいパワー素子121、マイコン等の制御素子122、チップコンデンサや抵抗等の受動素子123である。そして、各電子部品121〜123は、はんだ130を介してランド61上に搭載されてランド61と電気的、機械的に接続されている。また、パワー素子121および制御素子122は、周囲に形成されているランド62ともアルミニウムや金等のボンディングワイヤ141、142を介して電気的に接続されている。
なお、ここでは、電子部品121〜123としてパワー素子121、制御素子122、受動素子123を例に挙げて説明したが、電子部品121〜123はこれらに限定されるものではない。
モールド樹脂150は、ランド61、62および電子部品121〜123を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂150は、多層基板10の一面10aのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板10の他面10b側には、特に図示していないが、HS用パターン72に放熱グリス等を介してヒートシンクが備えられている。
以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点であるビルドアップ層30の構造について説明する。
ビルドアップ層30は、図2に示されるように、ガラスクロス31の両面がエポキシ樹脂等の樹脂32で封止され、樹脂32中にフィラー33および添加剤34が混入されたものである。
具体的には、フィラー33は、球状とされており、ビルドアップ層30の熱膨張係数を制御するアルミナやシリカ等にて構成されている。添加剤34は、扁平状とされており、長手方向(平面方向)がビルドアップ層30の表面30aと略平行となるように配置されている。言い換えると、添加剤34は、長手方向がビルドアップ層30の表面30aに対する法線方向(ビルドアップ層30の厚さ方向)と略垂直となるよう(交差するよう)に配置されている。
そして、このような添加剤34は、ビルドアップ層30の熱膨張係数の制御を容易にするためにガラスクロス31またはフィラー33と同じ材質で構成されることが好ましく、本実施形態ではフィラー33と同じ材質とされている。
なお、コア層20およびビルドアップ層40は、ガラスクロス31の両面がエポキシ樹脂等で封止されて構成されている。そして、必要に応じて、アルミナやシリカ等の熱膨張係数を制御するフィラー33が混入されているが、添加剤34は含まれていない。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図3〜図6を参照しつつ説明する。なお、図3〜図5は、多層基板10のうちパワー素子121が搭載される部分近傍の断面図である。
まず、図3(a)に示されるように、コア層20の表面20aおよび裏面20bに銅箔等の金属箔161、162が配置されたものを用意する。そして、図3(b)に示されるように、ドリル等によって金属箔161、コア層20、金属箔162を貫通する貫通孔81aを形成する。
その後、図3(c)に示されるように、無電解メッキや電気メッキを行い、貫通孔81aの壁面および金属箔161、162上に銅等の金属メッキ163を形成する。これにより、貫通孔81aの壁面に、金属メッキ163にて構成される貫通電極81bが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図3(d)に示されるように、金属メッキ163で囲まれる空間に充填材81cを配置する。これにより、貫通孔81a、貫通電極81b、充填材81cを有する上記貫通ビア81が形成される。
その後、図4(a)に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ163および充填材81c上に銅等の金属メッキ164、165を形成する。
次に、図4(b)に示されるように、金属メッキ164、165上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ164、金属メッキ163、金属箔161を適宜パターニングして内層配線51を形成すると共に、金属メッキ165、金属メッキ163、金属箔162を適宜パターニングして内層配線52を形成する。つまり、本実施形態では、内層配線51は、金属箔161、金属メッキ163、金属メッキ164が積層されて構成され、内層配線52は、金属箔162、金属メッキ163、金属メッキ165が積層されて構成されている。
なお、次の図4(c)以降では、金属箔161、金属メッキ163、金属メッキ164、および金属箔162、金属メッキ163、金属メッキ165をまとめて1層として示してある。
その後、図4(c)に示されるように、コア層20における表面20a側において、内層配線51上にビルドアップ層30および銅等の金属板166を積層する。また、コア層20における裏面20b側において、内層配線52上にビルドアップ層40および銅等の金属板167を積層する。このようにして、上から順に、金属板166、ビルドアップ層30、内層配線51、コア層20、内層配線52、ビルドアップ層30および金属板167が順に積層された積層体168を構成する。なお、この状態において、ビルドアップ層30の表面30aは、積層方向と直交している。
ここで、ビルドアップ層30の製造方法について説明する。ビルドアップ層30を用意する際には、図6に示されるように、まず、ガラスクロスシート31aを用意し、ガラスクロスシート31aをフィラー33および添加剤34が混入された液状樹脂170に含浸させる含浸工程を行う。このとき、図7(a)に示されるように、液状樹脂170内において、添加剤34は長手方向が固定されていない。言い換えると、添加剤34は、液状樹脂170内にランダムに配置されている。
次に、ガラスクロスシート31aを上方(天地方向における天方向)に引き上げる引き上げ工程を行う。これにより、ガラスクロスシート31aに付着している液状樹脂170の一部は、重力によって下方(天地方向における地方向)に流れ落ちる。このとき、添加剤34は、扁平状とされているため、液状樹脂170が流れ落ちる際の液状樹脂170との摩擦力により、長手方向が引き上げ向に近づく。つまり、添加剤34は、長手方向と引き上げ方向(ビルドアップ層30の表面30aの面方向)とが略平行な状態で液状樹脂170内に配置される。
その後、液状樹脂170を乾燥する乾燥工程を行う。なお、この乾燥工程は、液状樹脂170の流動性を維持したまま仮硬化する工程である。そして、仮硬化したものを適切な大きさに切断する切断工程を行うことにより、上記ビルドアップ層30が形成される。
続いて、図4(d)に示されるように、積層体168の積層方向から加圧しつつ加熱することにより積層体168を一体化する。具体的には、積層体168を加圧することにより、ビルドアップ層30を構成する樹脂を流動させて内層配線51の間を埋め込むと共に、ビルドアップ層40を構成する樹脂を流動させて内層配線52の間を埋め込む。そして、積層体168を加熱することにより、ビルドアップ層30、40を硬化して積層体168を一体化する。
なお、積層体168を加圧するとき、ビルドアップ層30に扁平状の添加剤34のみが混入されていると、ビルドアップ層30を構成する樹脂の流動性が低下し、内層配線51の間に樹脂が流動せずに空洞が形成される可能性がある。しかしながら、本実施形態では、フィラー33が球状とされているため、フィラー33によってビルドアップ層30を構成する樹脂の流動性を向上でき、内層配線51の間とビルドアップ層30との間に空洞が形成されることを抑制できる。
次に、図5(a)に示されるように、レーザ等により、金属板166、ビルドアップ層30を貫通して内層配線51に達する貫通孔91aを形成する。同様に、図5(a)とは別断面において、図1に示されるように、金属板167、ビルドアップ層40を貫通して内層配線52に達する貫通孔101aを形成する。
そして、図5(b)に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔91a、101aを金属メッキ169で埋め込む。これにより、ビルドアップ層30、40に形成された貫通孔91a、101aに埋め込まれた金属メッキ169にて貫通電極91bおよび図1に示した貫通電極101bが構成される。また、貫通孔91a、101aに貫通電極91b、101bが埋め込まれたフィルドビア91、101が形成される。なお、次の図5(c)以降では、金属板166および金属メッキ169をまとめて1層として示してある。
続いて、図5(c)に示されるように、金属板166、167上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板166、167をパターニングすると共に、適宜金属メッキを形成することにより、表層配線61〜63および表層配線71、72を形成する。つまり、本実施形態では、表層配線61〜63は、金属板166および金属メッキ169を有する構成とされ、表層配線71、72は、金属板167および金属メッキ169を有する構成とされている。
次に、図5(d)に示されるように、ビルドアップ層30、40の表面30a、40aにそれぞれソルダーレジスト110を配置して適宜パターニングすることにより、上記多層基板10が製造される。なお、図5(d)に示される範囲内において、表面30a上のソルダーレジスト110がすべて除去されているが、図1に示すように他の領域においてソルダーレジスト110が残された状態になっている。
その後は、特に図示しないが、まず、はんだ130を介して電子部品121〜123をランド61に搭載する。そして、パワー素子121および制御素子122とランド62との間でワイヤボンディングを行い、パワー素子121および制御素子122とランド62とを電気的に接続する。続いて、ランド61、62および電子部品121〜123が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂150を形成することにより、上記電子装置が製造される。
以上説明したように、本実施形態では、ビルドアップ層30に、扁平状とされ、長手方向がビルドアップ層30の表面30aと略平行となるように添加剤34が配置されている。このため、図8に示されるようにビルドアップ層30にクラック35が発生して当該クラック35が添加剤34に達すると、クラック35は添加剤34に沿って伸展する。したがって、ビルドアップ層30に添加剤34が配置されていない場合、またはビルドアップ層30に球状のフィラー33のみが配置されている場合と比較して、クラック35が内層配線52(ビルドアップ層30におけるコア層20側の一面)に到達することを遅らせることができ、ひいては耐用年数を向上できる。
なお、図8では、ランド61の側面にはんだ130が濡れ広がっていないものを図示しているが、図12のようにランド61の側面にはんだ130が濡れ広がっている場合も同様の効果を得ることができる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してビルドアップ層30の製造工程を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図9に示されるように、本実施形態では、ビルドアップ層30を形成する際、まず、フィルム171を用意する。このフィルム171は、例えば、PET(ポリエチレンテレフタレート)等が用いられる。
そして、フィルム171の一面にフィラー33および添加剤34が混入された液状樹脂170を塗布する塗布工程を行う。その後は、上記と同様に、引き上げ工程、乾燥工程、切断工程を行うことにより、ビルドアップ層30を形成する。
なお、引き上げ工程では、フィルム171を上方(天地方向における天方向)に引き上げることにより、上記と同様に、液状樹脂170が流れ落ちる際の液状樹脂170と添加剤34との摩擦力により、添加剤34の長手方向を引き上げ方向に近づける。
以上説明したようにビルドアップ層30を用意しても、添加剤34の長手方向がビルドアップ層30の表面30aと略平行となるため、上記第1実施形態と同様の効果を得ることができる。
なお、上記のようにビルドアップ層30を形成した場合には、図4(c)の積層体168を構成する前に、フィルム171をビルドアップ層30から剥離する工程を行う。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、図10に示されるように、ビルドアップ層30にガラスクロス31が含まれていなくてもよい。また、図11に示されるように、ビルドアップ層30にガラスクロス31が複数枚含まれていてもよい。なお、図10および図11は、図1中の領域Aの拡大図に相当している。
また、上記各実施形態では、添加剤34が扁平状のものを例に挙げて説明したが、添加剤34は長手方向を有するものであればよく、例えば、棒状(針状)とされていてもよいし、燐片状とされていてもよい。
10 多層基板
20 コア層
20a 表面
30 ビルドアップ層
30a 一面
32 樹脂
33 フィラー
34 添加剤
61 ランド
121〜123 電子部品
130 はんだ

Claims (2)

  1. 表面(20a)を有するコア層(20)と、
    前記コア層の表面に形成された内層配線(51)と、
    前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
    前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
    前記ビルドアップ層は、樹脂内に、熱膨張係数を制御する球状のフィラー(33)に加えて、棒状、扁平状、燐片状の添加剤(34)の少なくともいずれか1つが混入されており、
    前記添加剤の長手方向と前記ビルドアップ層の一面における法線方向とが交差している多層基板の製造方法において、
    前記コア層に前記内層配線を形成する工程と、
    前記ビルドアップ層を用意する工程と、
    前記コア層、前記ビルドアップ層、金属板(166)を順に積層して積層体(168)を構成する工程と、
    前記積層体を一体化する工程と、
    前記金属板をパターニングして前記ランドを形成する工程と、を行い、
    前記ビルドアップ層を用意する工程では、前記フィラーおよび前記添加剤が混入された液状樹脂(170)にガラスクロスシート(31a)を含浸させる工程と、前記液状樹脂を含浸させた前記ガラスクロスシートを上方に引き上げ、重力によって前記液状樹脂を流動させることにより、前記液状樹脂と前記添加剤との摩擦力によって前記添加剤の長手方向を前記引き上げ方向に近づける工程と、を行い、
    前記積層体を構成する工程では、前記引き上げ方向と前記積層方向とが直交するように前記ビルドアップ層を配置することを特徴とする多層基板の製造方法。
  2. 表面(20a)を有するコア層(20)と、
    前記コア層の表面に形成された内層配線(51)と、
    前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
    前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
    前記ビルドアップ層は、樹脂内に、熱膨張係数を制御する球状のフィラー(33)に加えて、棒状、扁平状、燐片状の添加剤(34)の少なくともいずれか1つが混入されており、
    前記添加剤の長手方向と前記ビルドアップ層の一面における法線方向とが交差している多層基板の製造方法において、
    前記コア層に前記内層配線を形成する工程と、
    前記ビルドアップ層を用意する工程と、
    前記コア層、前記ビルドアップ層、金属板(166)を順に積層して積層体(168)を構成する工程と、
    前記積層体を一体化する工程と、
    前記金属板をパターニングして前記ランドを形成する工程と、を行い、
    前記ビルドアップ層を用意する工程では、前記フィラーおよび前記添加剤が混入された液状樹脂(170)をフィルム(171)の一面に塗布する工程と、前記液状樹脂を塗布した前記フィルムを上方に引き上げ、重力によって前記液状樹脂を流動させることにより、前記液状樹脂と前記添加剤との摩擦力によって前記添加剤の長手方向を前記引き上げ方向に近づける工程と、を行い、
    前記積層体を構成する工程の前に、前記ビルドアップ層から前記フィルムを除去し、
    前記積層体を構成する工程では、引き上げ方向と前記積層方向とが直交するように前記ビルドアップ層を配置することを特徴とする多層基板の製造方法。
JP2013097232A 2013-05-06 2013-05-06 多層基板の製造方法 Expired - Fee Related JP6111833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013097232A JP6111833B2 (ja) 2013-05-06 2013-05-06 多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097232A JP6111833B2 (ja) 2013-05-06 2013-05-06 多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014220310A JP2014220310A (ja) 2014-11-20
JP6111833B2 true JP6111833B2 (ja) 2017-04-12

Family

ID=51938520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097232A Expired - Fee Related JP6111833B2 (ja) 2013-05-06 2013-05-06 多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP6111833B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3826522A1 (de) * 1988-08-04 1990-02-08 Teldix Gmbh Leiterplatte
JP3865088B2 (ja) * 1996-10-31 2007-01-10 日立化成工業株式会社 ワイヤボンディング用多層プリント配線板の製造方法
JP2001119150A (ja) * 1999-10-19 2001-04-27 Hitachi Chem Co Ltd ビルドアップ配線板用材料とそのビルドアップ配線板用材料を用いたプリント配線板の製造方法
JP4366785B2 (ja) * 1999-10-22 2009-11-18 日立化成工業株式会社 接着剤シートとその製造法とその接着剤シートを用いた多層プリント配線板並びにその製造方法
JP4592333B2 (ja) * 2004-05-31 2010-12-01 三洋電機株式会社 回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2014220310A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
CN107017211B (zh) 电子部件和方法
JP6111833B2 (ja) 多層基板の製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6075187B2 (ja) 多層基板およびこれを用いた電子装置
JP6011472B2 (ja) 基板、およびこれを用いた電子装置
JP6044441B2 (ja) 電子装置の製造方法およびこれに用いられる多層基板
JP2014216559A (ja) 多層基板およびこれを用いた電子装置
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP2014216560A (ja) 多層基板およびこれを用いた電子装置
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP6163951B2 (ja) 多層基板およびこれを用いた電子装置
JP2014216565A (ja) 多層基板およびこれを用いた電子装置
JP2014220307A (ja) 多層基板、これを用いた電子装置および多層基板の製造方法
TWI513390B (zh) 電路板及其製造方法
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP6323011B2 (ja) 多層基板
JP2014216564A (ja) 多層基板およびこれを用いた電子装置
JP2014220306A (ja) プリント基板、これを用いた電子装置およびプリント基板の製造方法
JP2014216561A (ja) 多層基板およびこれを用いた電子装置
JP2014216566A (ja) 多層基板およびその製造方法
JP2015207620A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R151 Written notification of patent or utility model registration

Ref document number: 6111833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees