JP6011472B2 - 基板、およびこれを用いた電子装置 - Google Patents

基板、およびこれを用いた電子装置 Download PDF

Info

Publication number
JP6011472B2
JP6011472B2 JP2013124970A JP2013124970A JP6011472B2 JP 6011472 B2 JP6011472 B2 JP 6011472B2 JP 2013124970 A JP2013124970 A JP 2013124970A JP 2013124970 A JP2013124970 A JP 2013124970A JP 6011472 B2 JP6011472 B2 JP 6011472B2
Authority
JP
Japan
Prior art keywords
layer
conductor
glass cloth
resin
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013124970A
Other languages
English (en)
Other versions
JP2015002216A (ja
Inventor
英二 藪田
英二 藪田
今田 真嗣
真嗣 今田
俊浩 中村
俊浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013124970A priority Critical patent/JP6011472B2/ja
Priority to US14/785,422 priority patent/US20160105958A1/en
Priority to PCT/JP2014/002233 priority patent/WO2014174827A1/ja
Priority to CN201480023607.XA priority patent/CN105247972A/zh
Publication of JP2015002216A publication Critical patent/JP2015002216A/ja
Application granted granted Critical
Publication of JP6011472B2 publication Critical patent/JP6011472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、基板、およびこれを用いた電子装置に関するものである。
従来、基板としては、例えば、特許文献1に記載の基板が提案されている。このものにおいて、ガラスクロスの両面を樹脂材料で封止してなる絶縁層と、絶縁層の表面側に配置されている第1導体と、絶縁層の裏面側に配置されている第2導体とを備える。
ここで、絶縁層は、ガラスクロスと、ガラスクロスのうち第1導体側を樹脂材料によって封止する第1の樹脂層と、ガラスクロスのうち第2導体側を樹脂材料によって封止する第2の樹脂層とを備える。
特開2007−176169号公報
本発明者等は、上記特許文献1の基板において、第1の樹脂層の線膨張係数および第1導体の線膨張係数に着目して、クラックの発生を抑制することを検討した。
ガラスクロスの線膨張係数は、第1の樹脂層の線膨張係数に比べて、小さい。このため、絶縁層の強度を高めるために厚み寸法の大きなガラスクロスを用いると、絶縁層のうちガラスクロスが占める割合が大きくなる。これにより、絶縁層のうち第1導体側の線膨張係数がガラスクロスの線膨張係数の影響を受けて低下する。絶縁層のうち第1導体側の線膨張係数とは、絶縁層のうち第1導体側の部分においてその長さが温度上昇によって変化する割合を示すものである。このため、絶縁層のうちガラスクロスが占める割合が大きくなると、絶縁層のうち第1導体側の線膨張係数と第1導体の線膨張係数との間の差分が大きくなる。したがって、絶縁層および第1導体の間の界面において、温度変化に伴って大きな内部応力が発生する場合がある。このため、温度変化が繰り返し生じると、内部応力によるクラック(以下、このように絶縁層および第1導体の間の界面において生じるクラックを第1導体側起点クラックという)が絶縁層の第1樹脂層に発生する恐れがある。
一方で、ガラスクロスは、横方向に延びる複数本のガラス繊維から構成される複数本の横ヤーンと、縦方向に延びる複数本のガラス繊維から構成される複数本の縦ヤーンとを用いて織られたものである。ガラスクロスは、複数本の横ヤーンのうち隣り合う2本の横ヤーンと複数本の縦ヤーンのうち隣り合う2本の縦ヤーンとがバスケットホールを囲むように構成されている。
例えば、第1導体側起点クラックが発生した場合、このクラックがガラスクロスのバスケットホール(或いは、複数本のガラス繊維のうち隣り合う2本のガラス繊維の間)を通して第2樹脂層に進展する場合がある。
これに対して、ガラスクロスは、上述の如く、複数本の横ヤーンと複数本の縦ヤーンとを用いて織られたものである。このため、複数本の横ヤーン或いは複数本の縦ヤーンを構成する複数本のガラス繊維は、第2樹脂層における第1導体側起点クラックの進展速度を遅くするブリッジ効果を奏する。なお、進展速度とは、第2樹脂層においてクラックがガラスクロス側から第2導体側に進行する速度のことである。
このように、上述した絶縁層のうち第1導体側の線膨張係数と第1導体の線膨張係数との間の差分を小さくするには、第1の樹脂層の厚み寸法を大きくして絶縁層のうち第1導体側の線膨張係数に対するガラスクロスの線膨張係数の影響を小さくすることが考えられる。しかし、一方で、絶縁層の厚み寸法が一定の寸法で、第1の樹脂層の厚み寸法をむやみに大きくすると、第2の樹脂層の厚み寸法が小さくなる。このため、上記ブリッジ効果を奏する第2の樹脂層の厚み寸法が小さくなる。つまり、絶縁層において、上記ブリッジ効果によって第1導体側起点クラックの進展速度が遅くなる領域の厚さ寸法が小さくなる。したがって、第1導体側起点クラックが第2の樹脂層に進展してから、このクラックが第2の樹脂層の第2導体側の面に到達するのに要する時間が短くなる。つまり、基板全体として、第1導体側起点クラックに対する強度の低下が懸念される。
本発明は上記点に鑑みて、第1導体側起点クラックの発生の抑制と、当該第1導体側起点クラックに対する基板全体の強度向上とを両立した基板、およびこれを用いた電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、絶縁層(30、40)と、絶縁層の厚み方向の一方側に配置されている第1導体(61〜63、71、72)と、絶縁層の厚み方向の他方側に配置されている第2導体(511、512、521、522)とを備えており、絶縁層は、ガラスクロス(1b、1c)と、ガラスクロスの第1導体側とガラスクロスの第2導体側とをそれぞれ電気絶縁性の樹脂材料で封止する樹脂層(31、41、32、42)とを有して構成されており、樹脂層内には第2導体が埋まっており、ガラスクロスの線膨張係数は、第1導体の線膨張係数よりも低く、かつ樹脂層のうち第1導体側の線膨張係数よりも低くなっており、絶縁層の厚み方向において、第1導体とガラスクロスとの間の寸法をA、ガラスクロスのうち第1導体側および第2導体側の間の寸法をB、絶縁層のうち第2導体側の面(30b、40b)とガラスクロスとの間の寸法をCとしたとき、A、B、Cが、C>A>Bの大小関係を満足しており、第2導体の厚み方向の寸法をLsとしたとき、Ls≧Bの大小関係を満足することを特徴とする。絶縁層の厚み方向とは、絶縁層の面方向に直交する方向のことである。
請求項1に記載の発明によれば、まず、A>Bの大小関係が満足している。このため、背景技術のようなA<Bの大小関係が満足する場合に比べて、第1導体とガラスクロスとの間の距離を大きくすることができる。したがって、絶縁層のうち第1導体側の線膨張係数に対してガラスクロスの線膨張係数が与える影響を小さくすることができる。これにより、絶縁層のうち第1導体側の線膨張係数と第1導体の線膨張係数との間の差分を小さくすることができる。このため、絶縁層および第1導体の間の界面において、温度変化を起因として内部応力が発生することを抑制することができる。これに伴い、温度変化を起因として、樹脂層のうち第1導体側(以下、第1樹脂層という)に、上記第1導体側起点クラックがそもそも発生することを抑制することができる。
また、仮に、樹脂層のうち第1樹脂層に厚み方向にわたって第1導体側起点クラックが発生した場合には、上記第1導体側起点クラックが樹脂層のうち第2導体側(以下、第2樹脂層という)に進展する恐れがある。
ここで、ガラスクロスは、第1方向に延びるガラス繊維からそれぞれ構成される複数本の第1のヤーンと、第1方向に直交する第2方向に延びるガラス繊維からそれぞれ構成される複数本の第2のヤーンとを用いて織られたものである。このため、複数本の第1のヤーン或いは複数本の第2のヤーンを構成するガラス繊維は、第2樹脂層において上記第1導体側起点クラックが進展する進展速度を遅くするブリッジ効果を奏する。すなわち、ガラスクロスは、第2樹脂層において、上記第1導体側起点クラックが進展する進展速度を遅くするブリッジ効果を奏する。上記第1導体側起点クラックの進展速度とは、第2樹脂層において、ガラスクロス側から第2導体側の面に上記第1導体側起点クラックが進む速度のことである。
請求項1に記載の発明によれば、A>Bに加えて、C>Aの大小関係を満足している。このため、基板の厚さが一定の場合においてA>Cの大小関係を満足している場合に比べて、上記ブリッジ効果によって上記第1導体側起点クラックの進展速度が遅くなる領域の厚さ寸法が大きくなる。これに伴い、上記第1導体側起点クラックが第2の樹脂層に生じてから、このクラックが第2樹脂層のうち第2導体側の面(30b、40b)に進展するのに要する時間を長くすることができる。したがって、第1導体側起点クラックに対する基板全体の強度向上を図ることができる。
以上により、第1導体側起点クラックの発生の抑制と、当該第1導体側起点クラックに対する基板全体の強度向上とを両立した基板を提供することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の一実施形態にかかる電子装置の断面図である。 図1中のコア層のX部の拡大図である。 (a)は図1中のA部およびB部の拡大図、(b)は図1中のC部およびD部の拡大図である。 (a)は図3中のガラスクロスの拡大図、(b)はガラスクロスの断面図である。 図1に示される多層基板の製造工程を示す断面図である。 図5に続く多層基板の製造工程を示す断面図である。 図6に続く多層基板の製造工程を示す断面図である。 上記実施形態の比較例における多層基板の部分拡大図である。
以下、本発明の一実施形態にかかる電子装置について、図1、図2を参照して説明する。本発明の一実施形態にかかる本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。なお、図2では、モールド樹脂部材150やソルダーレジスト110等を一部省略してある。
図1に示されるように、電子装置は、一面10aおよび他面10bを有する多層基板10と、多層基板10の一面10a上に搭載された電子部品121〜123と、を備えている。そして、多層基板10の一面10a側と電子部品121〜123とをモールド樹脂によって封止するモールド樹脂部材150を構成することにより、電子装置が構成されている。
多層基板10は、コア層20と、コア層20の表面20aに配置された表面20a側のビルドアップ層30と、コア層20の裏面20b側に配置された裏面20b側のビルドアップ層40とを備える積層基板である。
コア層20は、プリプレグよりなるプリプレグ層として構成されている。コア層20は、図2に示すように、ガラスクロス1aと、樹脂層21、22とから構成されている。樹脂層21は、ガラスクロス1aのうちビルドアップ層30側の面を樹脂材料で封止してなるものである。樹脂層22は、ガラスクロス1aのうちビルドアップ層40側の面を樹脂材料で封止してなるものである。樹脂層21、22を構成する樹脂材料としては、電気絶縁性を有する熱硬化性樹脂材料(例えば、エポキシ樹脂)が用いられる。樹脂層21、20bを構成する樹脂材料中には、アルミナやシリカ等の電気絶縁性かつ熱伝導性を有し、放熱性に優れたセラミックよりなるフィラ3が混ざっている。
ビルドアップ層30、40は、プリプレグよりなるプリプレグ層として構成されている。ビルドアップ層30は、図3(a)に示されるように、ガラスクロス1bと、樹脂層31、32とから構成されている。樹脂層31は、ガラスクロス1bのうち表面側表層配線61〜63(図3(a)中61、62だけを示す)側の面を樹脂材料で封止してなるものである。樹脂層32は、ガラスクロス1bのうち表面側内層配線511、512側の面を樹脂材料で封止してなるものである。樹脂層31、32を構成する樹脂材料としては、電気絶縁性を有する熱硬化性樹脂材料(例えば、エポキシ樹脂)が用いられる。樹脂層31、32を構成する樹脂材料中には、アルミナやシリカ等の電気絶縁性かつ熱伝導性を有し、放熱性に優れたセラミックよりなるフィラ3が混ざっている。
ビルドアップ層40は、図3(b)に示されるように、ガラスクロス1cと、樹脂層41、42とから構成されている。樹脂層41は、ガラスクロス1cのうち裏面側表層配線71、72(図3(b)中71だけを示す)側の面を樹脂材料で封止してなるものである。樹脂層42は、ガラスクロス1cのうち裏面側内層配線521、522側の面を樹脂材料で封止してなるものである。
樹脂層41、42を構成する樹脂材料としては、電気絶縁性を有する熱硬化性樹脂材料(例えば、エポキシ樹脂)が用いられる。樹脂層41、42を構成する樹脂材料中には、アルミナやシリカ等の電気絶縁性かつ熱伝導性を有し、放熱性に優れたセラミックよりなるフィラ3が混ざっている。なお、本実施形態のガラスクロス1a、1b、1cは、電気絶縁性を有している。
図1の複数の表面側内層配線511、512は、コア層20とビルドアップ層30との間においてコア層20の表面20aに形成されている。同様に、複数の裏面側内層配線521、522は、コア層20とビルドアップ層40との間においてコア層20の裏面20bに形成されている。つまり、複数の表面側内層配線511、512は、ビルドアップ層30に対して厚み方向のコア層20側に配置されている。複数の裏面側内層配線521、522は、ビルドアップ層40に対して厚み方向のコア層20側に配置されている。厚み方向とは、ビルドアップ層30(或いは、40)の面方向に直交する方向のことである。
ビルドアップ層30は、複数の表面側内層配線511、512と共にコア層20の表面20aを覆うようにコア層20に積層されている。ビルドアップ層40は、複数の裏面側内層配線521、522と共にコア層20の裏面20bを覆うようにコア層20に積層されている。
コア層20の表面20aにおいて、ビルドアップ層30の樹脂層32(図3(a)参照)が、複数の表面側内層配線511、512のうち隣り合う2つの表面側内層配線の間に充填された状態で当該複数の内層配線を封止している。そして、コア層20の裏面20bにおいて、ビルドアップ層40の樹脂層42(図3(b)参照)が、複数の裏面側内層配線521、522のうち隣り合う2つの裏面側内層配線の間に充填された状態で当該複数の内層配線を封止している。
複数の表面側表層配線61〜63は、ビルドアップ層30の表面30aに形成されている。つまり、複数の表面側表層配線61〜63は、ビルドアップ層30に対して厚み方向でコア層20の反対側に配置されている。本実施形態では、複数の表面側表層配線61〜63は、電子部品121〜123が搭載される搭載用のランド61、電子部品121、122とボンディングワイヤ141、142を介して電気的に接続されるボンディング用のランド62、外部回路と電気的に接続される表面パターン63とされている。
同様に、複数の裏面側表層配線71、72は、ビルドアップ層40の表面40aに形成されている。つまり、複数の裏面側表層配線71、72は、ビルドアップ層40に対して厚み方向でコア層20の反対側に配置されている。本実施形態では、複数の裏面側表層配線71、72は、後述するフィルドビアを介して裏面側内層配線521、522と接続される裏面パターン71、放熱用のヒートシンクが備えられるヒートシンク用パターン72とされている。
なお、表層配線61〜63、71、72は、第1導体を構成している。内層配線511、512、521、522は、第2導体を構成している。ビルドアップ層30の表面30aは、ビルドアップ層30のうち表面側表層配線61〜63側の一面であり、多層基板10の一面10aとなる面のことである。また、ビルドアップ層40の表面40aとは、ビルドアップ層40のうち裏面側表層配線71、72側の一面のことであり、多層基板10の他面10bとなる一面である。
そして、内層配線511、512、521、522、表面側表層配線61〜63、裏面側表層配線71、72は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層された導体からなる。
また、表面側内層配線511、512と裏面側内層配線521、522とは、コア層20を貫通して設けられた貫通ビア81を介して電気的および熱的に接続されている。具体的には、貫通ビア81は、コア層20を厚さ方向に貫通する貫通孔81aの壁面に銅等の貫通電極81bが形成され、貫通孔81aの内部に充填材81cが充填されて構成されている。
表面側内層配線511、512と表面側表層配線61〜63、および裏面側内層配線521、522と裏面側表層配線71、72とは、適宜各ビルドアップ層30、40を厚さ方向に貫通して設けられたフィルドビア91、101を介して電気的および熱的に接続されている。
具体的には、フィルドビア91、101は、各ビルドアップ層30、40を厚さ方向に貫通する貫通孔91a、101aが銅等の貫通電極91b、101bによって充填された構成とされている。
なお、充填材81cは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極81b、91b、101bは、銅等の金属メッキにて構成されている。
そして、各ビルドアップ層30、40の表面30a、40aには、表面パターン63および裏面パターン71を覆うソルダーレジスト110が形成されている。なお、表面パターン63を覆うソルダーレジスト110には、図1とは別断面において、表面パターン63のうち外部回路と接続される部分を露出させる開口部が形成されている。
電子部品121〜123は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)等の発熱が大きいパワー素子121、マイコン等の制御素子122、チップコンデンサや抵抗等の受動素子123である。
そして、各電子部品121〜123は、はんだ130を介してランド61上に搭載されてランド61と電気的、機械的に接続されている。また、パワー素子121および制御素子122は、周囲に形成されているランド62ともAlやAu等のボンディングワイヤ141、142を介して電気的に接続されている。
ここで、上記した第1の配線群511、521は、比較的大電流のパワー素子121に接続されている表裏の内層配線511、521であり、一方、上記した第2の配線群512、522は、比較的小電流の制御素子122、受動素子123に接続されている表裏の内層配線512、522である。
なお、ここでは、電子部品121〜123としてパワー素子121、制御素子122、受動素子123を例に挙げて説明したが、電子部品121〜123はこれらに限定されるものではない。
モールド樹脂部材150は、ランド61、62および電子部品121〜123を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂部材150は、多層基板10の一面10aのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板10の他面10b側には、特に図示していないが、ヒートシンク用パターン72に放熱グリス等を介してヒートシンクが備えられている。
次に、本実施形態のビルドアップ層30、40の構造の詳細について図3(a)、(b)を用いて説明する。
図3(a)のビルドアップ層30の厚み方向において、表面側表層配線61〜63(すなわち、ビルドアップ層30の表面30a)とガラスクロス1bとの間の寸法をA1とする。本実施形態の寸法A1としては、表面側表層配線61〜63およびガラスクロス1bの間の最短距離を示している。ガラスクロス1bの厚み寸法(すなわち、ガラスクロス1bのうち厚み方向にて表面側表層配線61〜63側と表面側内層配線511、512側の間の寸法)をB1とする。ビルドアップ層30の厚み方向において、裏面30b(すなわち、ビルドアップ層30の表面側内層配線511、512側の面)とガラスクロス1bとの間の寸法をC1とする。本実施形態の寸法C1としては、ビルドアップ層30の裏面30bとガラスクロス1bとの間の最短距離を示している。そして、A1、B1、C1が、C1>A1>B1の大小関係を満足している。
なお、本実施形形態では、寸法A1を設定するためのガラスクロス1bの基準位置をガラスクロス1bの上端としている。寸法C1を設定するためのガラスクロス1bの基準位置をガラスクロス1bの下端としている。以下、ガラスクロス1bの上端、下端について説明する。図4(a)はガラスクロス1bを表面側表層配線61〜63側から視た部分拡大図である。
ガラスクロス1bは、図4(a)に示されるように、複数本の横ヤーン33と複数本の縦ヤーン34とを備え、複数の腹35と複数のバスケットホール36とを有するように構成されている。横ヤーン33は、横方向に延びる複数本のガラス繊維を束にしたものである。縦ヤーン34は、縦方向に延びる複数本のガラス繊維を束にしたものである。複数の腹35は、それぞれ、横ヤーン33と縦ヤーン34とが重なる部分である。複数のバスケットホール36は、複数本の横ヤーン33のうち隣り合う2本の横ヤーン33と複数本の縦ヤーン34のうち隣り合う2本の縦ヤーン34とによって囲まれる穴部である。図4(a)中9個の腹35、16個のバスケットホール36を示す。
ヤーン34は、幅方向において中央部の厚み寸法が最も大きくなっている(図4(b)参照)。同様に、ヤーン33は、幅方向において中央部の厚み寸法が最も大きくなっている。図4(b)は、図4(a)中B−B断面図である。ガラスクロス1bのうち腹35の面方向中央部35aが最も厚み寸法が大きくなっている。面方向中央部35aは、横ヤーン33の幅方向中央部と縦ヤーン34の幅方向中央部とが重なる部分である。
そこで、本実施形態では、ガラスクロス1bの複数の腹35のうち表面側表層配線61〜63側の腹35の面方向中央部35aをガラスクロス1bの上端とする。ガラスクロス1bの複数の腹35のうち表面側内層配線511、512側の腹35の面方向中央部35aをガラスクロス1bの下端とする。そして、ガラスクロス1bにおいて腹35の面方向中央部35a(図4参照)の厚み寸法を寸法B1としている。
また、図3(b)のビルドアップ層40の厚み方向において、裏面側表層配線71、72(すなわち、ビルドアップ層40の表面40a)とガラスクロス1cとの間の寸法をA2とする。本実施形態の寸法A2としては、裏面側表層配線71、72とガラスクロス1cとの間の最短距離を示している。ガラスクロス1cの厚み寸法(すなわち、ガラスクロス1cのうち裏面側表層配線71、72側と裏面側内層配線521、522側の間の寸法)をB2とする。ビルドアップ層40の厚み方向において、裏面40b(すなわち、ビルドアップ層40の裏面側内層配線521、522側の面)とガラスクロス1cとの間の寸法をC2とする。本実施形態の寸法C2としては、ビルドアップ層40の裏面40bとガラスクロス1cとの間の最短距離を示している。そして、A2、B2、C2が、C2>A2>B2の大小関係を満足している。
ここで、寸法A2は、ガラスクロス1cのうち下端と裏面側表層配線71、72との間の寸法である。ガラスクロス1cの下端とは、ガラスクロス1cの複数の腹のうち裏面側表層配線71、72側の腹の面方向中央部のことである。腹の面方向中央部は、上述の如く、腹のうち厚み寸法が最も大きい部位のことである。
寸法C2は、ガラスクロス1cのうち上端と裏面側内層配線521、522との間の寸法である。ガラスクロス1cの上端とは、ガラスクロス1cの複数の腹のうち裏面側内層配線521、522側の腹の面方向中央部のことである。そして、ガラスクロス1cにおいて腹35の面方向中央部35aの厚み寸法を寸法B2としている。
本実施形態のビルドアップ層30では、樹脂層31にクラックが生じた場合、クラックがガラスクロス1bのバスケットホール36(或いは、複数本の横ヤーン33や複数本の縦ヤーン34を構成する複数本のガラス繊維の間)を通して樹脂層32に進展する場合がある。これに対して、ガラスクロス1bは、複数本の横ヤーン33と複数本の縦ヤーン34とを用いて織られているものである。このため、樹脂層31に生じたクラックが樹脂層32に進展した場合において、複数本の横ヤーン33、或いは複数本の縦ヤーン34を構成する複数本のガラス繊維は、樹脂層32においてクラックが進展する進展速度を遅くするブリッジ効果を奏する。つまり、樹脂層31に生じたクラックが樹脂層32に進展した場合に、ガラスクロス1bは、樹脂層32においてクラックが進展する進展速度を遅くするブリッジ効果を奏する。当該進展速度とは、ガラスクロス1b側から裏面30b側にクラックが進む速度のことである。
ガラスクロス1cは、ガラスクロス1bと同様に、複数本の横ヤーン33と複数本の縦ヤーン34とを用いて織られているものである。このため、ガラスクロス1cは、樹脂層41に生じたクラックが樹脂層42に進展した場合に、クラックが樹脂層42において進展する進展速度を遅くするブリッジ効果を奏する。当該進展速度とは、ガラスクロス1c側から裏面40b側にクラックが進む速度のことである。
なお、ビルドアップ層30の表面30aと表面側内層配線511、512のうちガラスクロス1b側との間の寸法L1(図3(a)参照)は、20μm〜150μmになっている。ビルドアップ層40の表面40aと裏面側内層配線521、522のうちガラスクロス1c側との間の寸法L4(図3(b)参照)は、20μm〜150μmになっている。表面側内層配線511、512(図3(a)参照)の厚み寸法L2は、30μm〜170μmになっている。裏面側内層配線521、522の厚み寸法L3(図3(b)参照)は、30μm〜170μmになっている。
本実施形態の寸法A1、A2は、20μm〜100μmであり、B1、B2は10μm〜30μmであり、寸法C1、C2は、45μm〜160μmである。
本実施形態では、ビルドアップ層30、40の質量のうちのうち樹脂材料の質量が占める比率(wt%)は、コア層20の質量のうち樹脂材料の質量が占める比率(wt%)よりも大きくなっている。具体的には、ビルドアップ層30、40の質量のうち樹脂材料の質量が占める比率(wt%)は、80%以上になっている。
ビルドアップ層30、40のガラスクロス1b、1cの厚み寸法(図3中寸法B1、B2)は、コア層20のガラスクロス1aの厚み寸法(図2中寸法B3)よりも小さくなっている。
本実施形態では、ガラスクロス1aを構成する複数の腹のうちいずれか1つの腹において面方向中央部の厚み寸法を、ガラスクロス1aの厚み寸法としている。ビルドアップ層30、40のガラスクロス1b、1cの厚み寸法は、10μm〜30μmになっている。ビルドアップ層30、40の質量のうちフィラ3の質量が占める比率(wt%)は、コア層20の質量のうちフィラ3の質量が占める比率(wt%)よりも大きくなっている。ビルドアップ層30、40のうちフィラ3が占める比率は、ビルドアップ層30、40の十分な熱伝導率を確保するために設定されている。
ガラスクロス1b、1cの厚み方向の寸法は、ガラスクロス1b、1cの破断を防ぐ強度を確保しつつ、熱伝導率を一定以上にするために設定されている。ガラスクロス1b、1cとして、その熱伝導率が0.5〜0.8(W/m・k)であるものが用いられている。
ビルドアップ層30の樹脂層31、32の線膨張係数は、配線511、512、521、522、61〜63の線膨張係数よりも小さくなっている。ビルドアップ層40の樹脂層40a、40bの線膨張係数は、配線511、512、521、522、71、72の線膨張係数よりも小さくなっている。線膨張係数は、温度の上昇によって物体の長さが膨張する割合を示したものである。
本実施形態の樹脂層31、32、41、42を構成する樹脂材料(例えば、エポキシ樹脂)の線膨張係数は、配線511、512、521、522、61〜63、71、72の線膨張係数よりも大きくなっている。樹脂層31、32、41、42を構成するフィラ3の線膨張係数は、樹脂材料の線膨張係数よりも小さい。そして、樹脂層31、32の線膨張係数は、樹脂層31、32に含まれるフィラ3の比率を調整することにより、設定されている。樹脂層41、42の線膨張係数は、樹脂層41、42に含まれるフィラ3の比率を調整することにより、設定されている。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図5、図6、図7を参照しつつ説明する。なお、図5、図6、図7は、多層基板10のうちパワー素子121が搭載される部分近傍の断面図である。
まず、図5(a)に示されるように、コア層20の表面20aおよび裏面20bに銅箔等の金属箔161、162が配置されたものを用意する。そして、図5(b)に示されるように、ドリル等によって金属箔161、コア層20、金属箔162を貫通する貫通孔81aを形成する。
その後、図5(c)に示されるように、無電解メッキや電気メッキを行い、貫通孔81aの壁面および金属箔161、162上に銅等の金属メッキ163を形成する。これにより、貫通孔81aの壁面に、金属メッキ163にて構成される貫通電極81bが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図5(d)に示されるように、金属メッキ163で囲まれる空間に充填材81cを配置する。これにより、貫通孔81a、貫通電極81b、充填材81cを有する上記貫通ビア81が形成される。
その後、図6(a)に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ163および充填材81c上に銅等の金属メッキ164、165を形成する。
こうして、図6(a)に示されるように、コア層20の表面20a側では、金属箔161、金属メッキ163、金属メッキ164が順次積層された金属層M1が形成され、裏面20b側では、金属箔162、金属メッキ163、金属メッキ165が順次積層された金属層M2が形成される。
次に、図6(b)に示されるように、金属メッキ164、165上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ164、金属メッキ163、金属箔161を適宜パターニングして表面側内層配線511、512を形成すると共に、金属メッキ165、金属メッキ163、金属箔162を適宜パターニングして裏面側内層配線521、522を形成する。
つまり、本実施形態では、表面側内層配線511、512は、金属箔161、金属メッキ163、金属メッキ164が積層された金属層M1によって構成され、裏面側内層配線521、522は、金属箔162、金属メッキ163、金属メッキ165が積層された金属層M2によって構成されている。図6(c)以降では、金属箔161、金属メッキ163、金属メッキ164、および金属箔162、金属メッキ163、金属メッキ165をまとめて1層として示してある。
その後は、図6(c)に示されるように、コア層20における表面20a側において、表面側内層配線511、512上にビルドアップ層30および銅等の金属板166を積層する。また、コア層20における裏面20b側において、裏面側内層配線521、522上にビルドアップ層40および銅等の金属板167を積層する。
このようにして、上から順に、金属板166、ビルドアップ層30、表面側内層配線511、512、コア層20、裏面側内層配線521、522、ビルドアップ層30および金属板167が順に積層された積層体168を構成する。なお、ビルドアップ層30、40は、この状態では、仮硬化されたもので流動性を有している。
続いて、図6(d)に示されるように、積層体168の積層方向から加圧しつつ加熱することにより積層体168を一体化する。具体的には、積層体168を加圧することにより、ビルドアップ層30、40を構成する樹脂材料を流動させる。そして、ビルドアップ層30を構成する樹脂材料を複数の表面側内層配線511、512のうち隣接する2つ表面側内層配線の間に埋め込む。これと共に、ビルドアップ層40を構成する樹脂材料を複数の裏面側内層配線521、521のうち隣接する2つ表面側内層配線の間に埋め込む。さらに、積層体168を加熱することにより、ビルドアップ層30、40を硬化して積層体168を一体化する。
次に、図7(a)に示されるように、レーザ等により、金属板166、ビルドアップ層30を貫通して表面側内層配線511、512に達する貫通孔91aを形成する。同様に、図7(a)とは別断面において、金属板167、ビルドアップ層40を貫通して裏面側内層配線521、522に達する貫通孔101aを形成する。
そして、図7(b)に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔91a、101aを金属メッキ169で埋め込む。これにより、ビルドアップ層30に形成された貫通孔91a、101aに埋め込まれた金属メッキ169にて貫通電極91bおよび図1に示した貫通電極101bが構成される。また、貫通孔91a、101aに貫通電極91b、101bが埋め込まれたフィルドビア91、101が形成される。なお、次の図7(c)以降では、金属板166および金属メッキ169をまとめて1層として示してある。
続いて、図7(c)に示されるように、金属板166、167上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板166、167をパターニングすると共に、適宜金属メッキを形成することにより、表面側表層配線61〜63および裏面側表層配線71、72を形成する。
つまり、本実施形態では、表面側表層配線61〜63は、金属板166および金属メッキ169を有する構成とされ、裏面側表層配線71、72は、金属板167および金属メッキ169を有する構成とされている。
次に、図7(d)に示されるように、ビルドアップ層30、40の表面30a、40aにそれぞれソルダーレジスト110を配置して適宜パターニングすることにより、上記多層基板10が製造される。なお、図7(d)に示される範囲内において、表面30a上のソルダーレジスト110がすべて除去されているが、図1に示すように他の領域においてソルダーレジスト110が残された状態になっている。
その後は、特に図示しないが、はんだ130を介して電子部品121〜123をランド61に搭載する。そして、パワー素子121および制御素子122とランド62との間でワイヤボンディングを行い、パワー素子121および制御素子122とランド62とを電気的に接続する。続いて、ランド61、62および電子部品121〜123が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂部材150を形成する。
以上説明した本実施形態によれば、多層基板10において、表面側表層配線61〜63は、ビルドアップ層30の厚み方向の一方側(すなわち、表面30a側)に配置されている。表面側内層配線511、512は、ビルドアップ層30の厚み方向の他方側(すなわち、裏面30b側)に配置されている。裏面側表層配線71、72は、ビルドアップ層40の厚み方向の一方側(すなわち、表面40a側)に配置されている。裏面側内層配線521、522は、ビルドアップ層40の厚み方向の他方側(すなわち、裏面40b側)に配置されている。ビルドアップ層30、40の樹脂層31、41の線膨張係数は、表層配線61〜63、71、72の線膨張係数よりも低く、かつガラスクロス1b、1cの線膨張係数は、樹脂層31、41の線膨張係数よりも低くなっている。ビルドアップ層30の厚み方向において表面側表層配線61〜63とガラスクロス1bとの間の寸法をA1、ガラスクロス1bのうち厚み寸法をB1、ビルドアップ層30の裏面30b(すなわち、表面側内層配線511、512側の面)とガラスクロス1bとの間の寸法をC1とする。すると、A1、B1、C1が、C1>A1>B1の大小関係を満足している。
以上により、ビルドアップ層30において、A1>B1の大小関係が満足している。したがって、ビルドアップ層30、30Aの厚さ寸法が同一である場合において、ビルドアップ層30は、厚み寸法の大きなガラスクロス1bを用いてA1<B1の大小関係が満足するビルドアップ層30A(図8参照)に比べて、表面側表層配線61〜63とガラスクロス1bとの間の距離を大きくすることができる。このため、ビルドアップ層30のうち表面側表層配線61〜63側の線膨張係数に対してガラスクロス1bの線膨張係数が与える影響を小さくすることができる。
ビルドアップ層30のうち表面側表層配線61〜63側の線膨張係数は、ビルドアップ層30のうち表面側表層配線61〜63側においてその長さが温度上昇によって変化する割合を示すものである。このため、表面側表層配線61〜63とガラスクロス1bとの間の距離を大きくすると、ビルドアップ層30のうち表面側表層配線61〜63側の線膨張係数と表面側表層配線61〜63の線膨張係数との間の差分を小さくすることができる。このため、ビルドアップ層30および表面側表層配線61〜63の間の界面において、温度変化を起因として内部応力が発生することを抑制することができる。これに伴い、当該温度変化を起因として発生する内部応力によって樹脂層31にクラック(すなわち、第1導体側起点クラック)が発生することを抑制することができる。
また、ビルドアップ層40において裏面側表層配線71、72とガラスクロス1cとの間の寸法をA2とし、ガラスクロス1cのうち厚み寸法をB2とする。ビルドアップ層40の表面40b(すなわち、裏面側内層配線521、522側)とガラスクロス1cとの間の寸法をC2としたとき、A2、B2、C2が、C2>A2>B2の大小関係を満足している。
このようにビルドアップ層40において、A2>B2の大小関係が満足している。このため、ビルドアップ層30と同様に、ビルドアップ層40の厚さ寸法が一定である場合においてA2<B2の大小関係が満足する場合に比べて、ビルドアップ層40のうち裏面側表層配線71、72側の線膨張係数に対してガラスクロス1cの線膨張係数が与える影響を小さくすることができる。
ビルドアップ層40のうち裏面側表層配線71、72側の線膨張係数は、ビルドアップ層40のうち裏面側表層配線71、72側においてその長さが温度上昇によって変化する割合を示すものである。
したがって、ビルドアップ層40においてA2>B2の大小関係が満足する場合には、ビルドアップ層40および裏面側表層配線71、72の間の界面において、温度変化を起因として発生する内部応力によって樹脂層41にクラック(すなわち、第1導体側起点クラック)が発生することを抑制することができる。
本実施形態では、C1>A1の大小関係を満足している。このため、ビルドアップ層30の厚さが一定の場合においてA1>C1の大小関係を満足している場合に比べて、ガラスクロス1bのブリッジ効果によってクラックの進展速度が遅くなる領域の厚さ寸法が大きくなる。このため、ビルドアップ層30および表面側表層配線61〜63の間の界面において、上記内部応力によって発生したクラックが樹脂層31から樹脂層32に進行した場合、クラックが樹脂層32においてその裏面30bに進展するのに要する時間が長くなる。したがって、上記内部応力によって発生したクラック(すなわち、上記第1導体側起点クラック)に対するビルドアップ層30全体の強度を向上することができる。
本実施形態では、C2>A2の大小関係を満足している。このため、ビルドアップ層40の厚さが一定の場合においてA2>C2の大小関係を満足している場合に比べて、ガラスクロス1cのブリッジ効果によってクラックの進展速度が遅くなる領域の厚さ寸法が大きくなる。このため、ビルドアップ層40および裏面側表層配線71、72の間の界面において、上記内部応力によって発生したクラックが樹脂層41から樹脂層42に進行した場合、クラックが樹脂層42においてその裏面40bに進展するのに要する時間が長くなる。したがって、上記内部応力によって発生したクラック(すなわち、上記第1導体側起点クラック)に対するビルドアップ層40全体の強度を向上することができる。
以上により、上記内部応力によって発生したクラック(すなわち、上記第1導体側起点クラック)の発生の抑制と、当該クラックに対するビルドアップ層30(40)全体の強度の向上とを両立した多層基板10、および電子装置を提供することができる。
本実施形態では、仮に、ビルドアップ層30の樹脂層31にクラックが発生した場合には、樹脂層31のクラックが原因で樹脂層32に内部応力が発生して樹脂層32にクラックが生じる恐れがある。これに対して、ビルドアップ層30はC1>A1の大小関係を満足している。このため、A1>C1の大小関係を満足しているビルドアップ層30(図8参照)に比べて、樹脂層32の強度が大きくなる。これにより、樹脂層31のクラックが原因で樹脂層32にクラックが生じることを抑制することができる。
ビルドアップ層40において、C2>A2の大小関係が満足している。このため、仮に、ビルドアップ層40の樹脂層41にクラックが発生した場合には、ビルドアップ層30と同様に、樹脂層41のクラックが原因で樹脂層42にクラックが発生することを抑制することができる。以上により、多層基板10にクラックが発生することを抑制することができる。
これに加えて、ビルドアップ層30はC1>A1の大小関係を満足している。よって、樹脂層31においてその厚み方向にわたってクラックが生じた場合において、本実施形態のビルドアップ層30は、A1>C1の大小関係を満足しているビルドアップ層30に比べて、樹脂層31のクラックの厚み方向の寸法を小さくすることができる。よって、クラックを起因とするビルドアップ層30の電気絶縁性の低下を抑制することができる。同様に、本実施形態のビルドアップ層40はC2>A2の大小関係を満足している。クラックを起因とするビルドアップ層40の電気絶縁性の低下を抑制することができる。以上により、クラックを起因とする多層基板10の電気絶縁性の低下を抑制することができる。
(他の実施形態)
上記実施形態では、プリプレグ層からなるコア層20を用いた例について説明したが、これに代えて、絶縁層としては、セラミック等からコア層20を用いてもよい。
上記実施形態では、ビルドアップ層30、40の樹脂層31、41の線膨張係数を、表層配線61〜63、71、72の線膨張係数よりも低くした例について説明したが、これに代えて、ビルドアップ層30、40の樹脂層31、41の線膨張係数を、表層配線61〜63、71、72の線膨張係数よりも高くしてもよい。
上記実施形態では、寸法A1、B1、C1が、C1>A1>B1の大小関係を満足するようにした例について説明したが、これに代えて、C1≧A1≧B1の大小関係を満足するようにしてもよい。これに代えて、寸法A1、B1、C1が、C1>A1≧B1、或いはC1≧A1>B1の大小関係を満足するようにしてもよい。
上記実施形態では、寸法A2、B2、C2が、C2>A2>B2の大小関係を満足するようにした例について説明したが、これに代えて、C2>A2≧B2、C2≧A2>B2、C2≧A2≧B2のうちいずれか1つの大小関係を寸法A2、B2、C2が満足するようにしてもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
1a、1b、1c ガラスクロス
3 フィラ
10 多層基板
20 コア層
21、22 樹脂層
30、40 ビルドアップ層(絶縁層)
31、41 樹脂層(第1樹脂層)
32、42 樹脂層(第2樹脂層)
61〜63、71、72 表層配線(第1導体)
511、512、521、522 内層配線(第2導体)
121〜123 電子部品
150 モールド樹脂部材

Claims (8)

  1. 絶縁層(30、40)と、前記絶縁層の厚み方向の一方側に配置されている第1導体(61〜63、71、72)と、前記絶縁層の前記厚み方向の他方側に配置されている第2導体(511、512、521、522)とを備えており、
    前記絶縁層は、ガラスクロス(1b、1c)と、前記ガラスクロスの前記第1導体側と前記ガラスクロスの前記第2導体側とをそれぞれ電気絶縁性の樹脂材料で封止する樹脂層(31、41、32、42)とを有して構成されており、
    前記樹脂層内には前記第2導体が埋まっており、
    前記ガラスクロスの線膨張係数は、前記第1導体の線膨張係数よりも低く、かつ前記樹脂層のうち前記第1導体側の線膨張係数よりも低くなっており、
    前記絶縁層の前記厚み方向において、前記第1導体と前記ガラスクロスとの間の寸法をA、前記ガラスクロスのうち前記第1導体側および前記第2導体側の間の寸法をB、前記絶縁層のうち前記第2導体側の面(30b、40b)と前記ガラスクロスとの間の寸法をCとしたとき、A、B、Cが、C>A>Bの大小関係を満足しており、
    前記第2導体の前記厚み方向の寸法をLsとしたとき、Ls≧Bの大小関係を満足することを特徴とする基板。
  2. 前記ガラスクロスは、第1方向に延びるガラス繊維からそれぞれ構成される複数本の第1のヤーン(33)と、前記第1方向に直交する第2方向に延びるガラス繊維からそれぞれ構成される複数本の第2のヤーン(34)を備え、前記複数本の第1のヤーンのうちいずれか1つの第1のヤーンと前記複数本の第2のヤーンのうちいずれか1つの第2のヤーンとが重なる腹(35)を複数、構成するように織られたものであり、
    前記Bは、前記複数の腹(35)のうちいずれか1つの腹における前記厚み方向の寸法であることを特徴とする請求項1に記載の基板。
  3. 前記樹脂層の線膨張係数は、前記第1導体の線膨張係数よりも低くなっていることを特徴とする請求項1または2に記載の基板。
  4. 前記絶縁層に対して前記第1導体の反対側に配置されて電気絶縁材料からなるコア層(20)を備え、
    前記第2導体は、前記コア層の一面上に配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の基板。
  5. 前記コア層は、ガラスクロス(1a)と、このガラスクロスの両面側をそれぞれ電気絶縁性の樹脂材料で封止する樹脂層(21、22)とから構成されていることを特徴とする請求項1ないし4のいずれか1つに記載の基板。
  6. 前記絶縁層を構成する前記ガラスクロスの厚み寸法は、前記コア層を構成する前記ガラスクロスの厚み寸法よりも小さくなっていることを特徴とする請求項に記載の基板。
  7. 前記絶縁層の前記樹脂層を構成する前記樹脂材料には、第1フィラが混ざっており、
    前記コア層の前記樹脂層を構成する前記樹脂材料には、第2フィラが混ざっており、
    前記絶縁層の質量のうち前記第1フィラの質量が占める比率は、前記コア層の質量うち前記第2フィラの質量が占める比率に比べて大きくなっていることを特徴とする請求項6に記載の基板。
  8. 請求項1ないし7のいずれか1つに記載の基板(10)と、
    前記第1導体に対して前記絶縁層の反対側に配置されて前記第1導体に接合されている電子部品(121〜123)と、
    前記絶縁層のうち前記第1導体側と前記電子部品とを樹脂材料によって封止するモールド樹脂部材(150)とを備えることを特徴とする電子装置。
JP2013124970A 2013-04-26 2013-06-13 基板、およびこれを用いた電子装置 Expired - Fee Related JP6011472B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013124970A JP6011472B2 (ja) 2013-06-13 2013-06-13 基板、およびこれを用いた電子装置
US14/785,422 US20160105958A1 (en) 2013-04-26 2014-04-21 Multi-layer substrate, electronic device using multi-layer substrate, manufacturing method for multilayer substrate, substrate, and electronic device using substrate
PCT/JP2014/002233 WO2014174827A1 (ja) 2013-04-26 2014-04-21 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
CN201480023607.XA CN105247972A (zh) 2013-04-26 2014-04-21 多层基板、使用多层基板的电子装置、多层基板的制造方法、基板以及使用基板的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124970A JP6011472B2 (ja) 2013-06-13 2013-06-13 基板、およびこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2015002216A JP2015002216A (ja) 2015-01-05
JP6011472B2 true JP6011472B2 (ja) 2016-10-19

Family

ID=52296567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124970A Expired - Fee Related JP6011472B2 (ja) 2013-04-26 2013-06-13 基板、およびこれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP6011472B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139546A (ja) * 2015-01-28 2016-08-04 シャープ株式会社 イオン発生装置および電気機器
JP6711245B2 (ja) * 2016-11-21 2020-06-17 株式会社デンソー プリント基板の製造方法および電子装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158442A (ja) * 2000-11-20 2002-05-31 Nippon Mektron Ltd 多層プリント基板およびその積層方法
JP2007149870A (ja) * 2005-11-25 2007-06-14 Denso Corp 回路基板及び回路基板の製造方法。
JP2012129445A (ja) * 2010-12-17 2012-07-05 Cmk Corp プリント配線板
JP6383519B2 (ja) * 2011-06-17 2018-08-29 住友ベークライト株式会社 プリント配線板および製造方法
JP2013089745A (ja) * 2011-10-18 2013-05-13 Panasonic Corp 多層プリント配線基板とその製造方法

Also Published As

Publication number Publication date
JP2015002216A (ja) 2015-01-05

Similar Documents

Publication Publication Date Title
CN104051376A (zh) 功率覆盖结构及其制作方法
TWI584420B (zh) 封裝載板及其製作方法
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
JP2016219478A (ja) 配線基板及びその製造方法
CN105323951A (zh) 印刷电路板及其制造方法
JP5183045B2 (ja) 回路装置
JP4900624B2 (ja) 回路装置
JP6011472B2 (ja) 基板、およびこれを用いた電子装置
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP6323011B2 (ja) 多層基板
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP2015207620A (ja) 電子装置
JP2014220304A (ja) 多層基板およびこれを用いた電子装置
JP6163951B2 (ja) 多層基板およびこれを用いた電子装置
JP2014216560A (ja) 多層基板およびこれを用いた電子装置
JP6111833B2 (ja) 多層基板の製造方法
JP6075187B2 (ja) 多層基板およびこれを用いた電子装置
JP2016195192A (ja) プリント基板、電子装置
JP6044441B2 (ja) 電子装置の製造方法およびこれに用いられる多層基板
JP2014220337A (ja) 多層基板、および多層基板の製造方法
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP2014216566A (ja) 多層基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R151 Written notification of patent or utility model registration

Ref document number: 6011472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees