JP2014220337A - 多層基板、および多層基板の製造方法 - Google Patents

多層基板、および多層基板の製造方法 Download PDF

Info

Publication number
JP2014220337A
JP2014220337A JP2013097860A JP2013097860A JP2014220337A JP 2014220337 A JP2014220337 A JP 2014220337A JP 2013097860 A JP2013097860 A JP 2013097860A JP 2013097860 A JP2013097860 A JP 2013097860A JP 2014220337 A JP2014220337 A JP 2014220337A
Authority
JP
Japan
Prior art keywords
resin
layer
prepreg
gap
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013097860A
Other languages
English (en)
Inventor
英二 藪田
Eiji Yabuta
英二 藪田
鈴木 俊夫
Toshio Suzuki
俊夫 鈴木
祐紀 眞田
Yuki Sanada
祐紀 眞田
沼崎 浩二
Koji Numazaki
浩二 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013097860A priority Critical patent/JP2014220337A/ja
Publication of JP2014220337A publication Critical patent/JP2014220337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板の製造方法を提供する【解決手段】電子装置の製造方法において、コア層20の表面20aにそれぞれ隙間を空けて表面側内層配線511、512を配置し(ステップ100)、プリプレグ30Aにおいてコア層20と対向する対向面のうち前記隙間に対向する部分から突出する樹脂部材513を形成する(ステップ110、120)。さらに、プリプレグ30Aとコア層20とを対向させ、プリプレグ30Aおよびコア層20を積層することにより、コア層20の表面20aにおける前記隙間に樹脂部材513Aを充填する(ステップ130)。【選択図】図6

Description

本発明は、多層基板、および多層基板の製造方法に関するものである。
従来、多層基板では、絶縁層の表面上にそれぞれ隙間を開けて配置されている複数の内層導体と、絶縁層の表面側および複数の内層導体を封止するように絶縁層の表面側に積層されているプリプレグ層と、プリプレグ層の表面上に配置された複数の内層導体を備えるものがある(例えば、特許文献1参照)。
プリプレグ層は、ガラスクロスを備えてこのガラスクロスの両面側を樹脂材料によって封止するように構成されている。プリプレグ層は、その樹脂材料によって複数の内層導体のそれぞれの間の隙間を埋め込むように形成されている。
特開2007−176169号公報
本発明者等は、上記特許文献1の基板において、多層基板の製造方法について検討した。
例えば、絶縁層の熱伝導性を高めるために、多くのフィラを混ぜた樹脂材料を用いてプリプレグ層を構成すると、プリプレグ層を構成する樹脂材料の流動性が低くなる。このため、絶縁層の表面側にプリプレグ層を積層して絶縁層にプリプレグ層を押し付けても、複数の内層導体のそれぞれの間の隙間に十分な量の樹脂材料を供給することができない。このため、上記それぞれ間の隙間に樹脂材料の未充填部分、すなわちボイド(空隙)が発生する恐れがある。したがって、ボイドを起因として、層間の電気絶縁性(例えば、内層導体側および外層導体側の間の電気絶縁性)が低下する。
そこで、ボイドの発生を抑制するために、絶縁層20Aの表面上に複数の内層導体511をそれぞれ隙間を空けて配置した後(図14(a)参照)、それぞれ隙間を樹脂材料で埋めるために絶縁層の表面側に樹脂層600を形成した後(図14(b)参照)、樹脂層上にプリプレグ層30Aを積層することが考えられる(図14(c)参照)。
この場合、プリプレグ層を積層する工程の前に、樹脂層を形成することにより、複数の内層導体のそれぞれの間の隙間に十分な量の樹脂材料を供給することができる。これにより、ボイドの発生を抑制することができる。しかし、プリプレグ層を積層する工程の前に、樹脂層を積層する工程が必要になる。このため、多層基板を製造する際、樹脂層を形成する工程といった余分な工程が必要になり、積層工数が増加してしまう。
本発明は上記点に鑑みて、ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板、および多層基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、電気絶縁材料からなる絶縁層(20)の表面(20a、20b)にそれぞれ隙間を空けて複数の導体(511、512、521、522)を配置する第1の工程(S100)と、
ガラスクロス(1)の両面側を樹脂材料で封止してなるプリプレグ(30A、40A)を用意する第2の工程(S110)と、プリプレグにて複数の導体のそれぞれの間の隙間に対応する樹脂部材(513A、514A)を設ける第3の工程(S120)と、第3工程によって樹脂層が設けられたプリプレグと絶縁層とを対向させ、プリプレグおよび絶縁層のうち一方を他方に対して加圧することにより、絶縁層の表面における隙間に樹脂部材を充填して隙間内に樹脂層(513、514)を形成する第4の工程(S130)と、を備えることを特徴とする。
請求項1に記載の発明によれば、プリプレグ側において隙間に対応する樹脂部材を事前に設けているから、積層時には当該隙間を埋める樹脂材料の量が十分なものとなり、当該隙間の充填が隙間なく行われる。そのため、当該隙間内のボイドの発生を抑制することができる。これに加えて、プリプレグ側に樹脂部材を設ける必要があるものの、多層基板の組立自体は、絶縁層およびプリプレグのうち一方を他方に対する積層により行えるから、積層工程数の増加がない。以上により、ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板の製造方法を提供することができる。
請求項4に記載の発明では、電気絶縁材料からなる絶縁層(20)の表面(20a、20b)にそれぞれ隙間を空けて複数の導体(511、512、521、522)を配置したものを用意する第1の工程(S100)と、ガラスクロス(1)の両面を樹脂材料で封止してなるプリプレグ(30A、40A)を用意する第2の工程(S110)と、隙間に対応する部位に樹脂材料による肉部(210)が形成されている樹脂シート(200)を用意する第3の工程(S120A)と、
樹脂シートを介してプリプレグと絶縁層とを対向させ、プリプレグおよび絶縁層のうち一方を他方に対して加圧することにより、絶縁層の表面における隙間に肉部を充填して隙間内に樹脂層(513、514)を形成する第4の工程(S130)と、を備えることを特徴とする。
請求項4に記載の発明によれば、前記隙間に対応して、樹脂シートの肉部を事前に設けているから、積層時には当該隙間を埋める樹脂材料の量が十分なものとなり、当該隙間の充填が隙間なく行われる。そのため、当該隙間内のボイドの発生を抑制することができる。これに加えて、プリプレグ、絶縁層以外に樹脂シートを設ける必要があるものの、多層基板の組立自体は、絶縁層およびプリプレグのうち一方を他方に対する積層により行えるから、積層工程数の増加がない。以上により、ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板の製造方法を提供することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる電子装置の断面図である。 (a)は図1中のA部およびB部の拡大図である。 図1に示される電子装置の製造工程を示す断面図である。 図3に続く製造工程を示す断面図である。 図4に続く製造工程を示す断面図である。 図4の製造工程の一部を詳細に示すフローチャートである。 図1の電子装置の製造過程の一部を示す断面図である。 本発明の第2実施形態にかかる電子装置の製造工程で用いられる樹脂シートを示す正面図である。 図8の樹脂シートの側面図である。 第2実施形態の電子装置を構成するコア層を示す正面図である。 図10のコア層を示す側面図である。 第2実施形態の製造工程の一部を詳細に示すフローチャートである。 第2実施形態の電子装置の製造過程を示す断面図である。 上記実施形態の比較例における多層基板の部分拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の一実施形態にかかる電子装置について、図1、図2を参照して説明する。本発明の一実施形態にかかる本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。なお、図2では、モールド樹脂部材150やソルダーレジスト110等を一部省略してある。
図1に示されるように、電子装置は、一面10aおよび他面10bを有する多層基板10と、多層基板10の一面10a上に搭載された電子部品121〜123と、を備えている。そして、多層基板10の一面10a側と電子部品121〜123とをモールド樹脂によって封止するモールド樹脂部材150を構成することにより、電子装置が構成されている。
多層基板10は、コア層20と、コア層20の表面20aに配置された表面20a側のビルドアップ層30と、コア層20の裏面20b側に配置された裏面20b側のビルドアップ層40とを備える積層基板である。コア層20は、電気絶縁性を有するプリプレグやセラミック等から構成されている。
ビルドアップ層30、40は、プリプレグよりなるプリプレグ層として構成されている。ビルドアップ層30は、図2に示されるように、ガラスクロス1、表面側樹脂層31、および裏面側樹脂層32から構成されている。表面側樹脂層31は、ガラスクロス1のうち表面側表層配線61〜63側の面(図2中上側の面)を樹脂材料で封止してなるものである。裏面側樹脂層32は、ガラスクロス1のうち内層配線511、512側の面(図2中下側の面)を樹脂材料で封止してなるものである。
樹脂層31、32を構成する樹脂材料としては、電気絶縁性を有する熱硬化性樹脂材料(例えば、エポキシ樹脂)が用いられる。樹脂層31、32を構成する樹脂材料中には、アルミナやシリカ等の電気絶縁性かつ熱伝導性を有し、放熱性に優れたセラミックよりなるフィラが混ざっている。
図1のビルドアップ層40は、ガラスクロス、表面側樹脂層、および裏面側樹脂層を有して、ビルドアップ層30と同様に構成されている。そこで、ビルドアップ層40の構成の詳細は省略する。
コア層20とビルドアップ層30との間において、コア層20の表面20aには、パターニングされた複数の表面側内層配線511、512が形成されている。
コア層20とビルドアップ層30との間において、複数の表面側内層配線511、512以外の部分には、樹脂層513が形成されている。
同様に、コア層20とビルドアップ層40との間の界面において、コア層20の裏面20bには、パターニングされた複数の裏面側内層配線521、522が形成されている。コア層20とビルドアップ層40との間において、複数の表面側内層配線521、522以外の部分には、樹脂層514が形成されている。
樹脂層513、514は、ビルドアップ層30、40の表面側樹脂層、裏面側樹脂層と同様に、電気絶縁性を有する熱硬化性樹脂材料にフィラが混ざったものから構成されている。
ビルドアップ層30は、複数の表面側内層配線511、512と共にコア層20の表面20aを覆うようにコア層20に積層されている。ビルドアップ層40は、複数の裏面側内層配線521、522と共にコア層20の裏面20bを覆うようにコア層20に積層されている。
コア層20の表面20aにおいて、ビルドアップ層30の樹脂層32が、複数の表面側内層配線511、512のうち隣り合う2つの表面側内層配線間の隙間に充填された状態で当該複数の内層配線を封止している。そして、コア層20の裏面20bにおいて、ビルドアップ層40の樹脂層40bが、複数の裏面側内層配線521、522のうち隣り合う2つの裏面側内層配線間の隙間に充填された状態で当該複数の内層配線を封止している。
また、ビルドアップ層30の表面30aには、パターニングされた複数の表面側表層配線61〜63が形成されている。本実施形態では、表面側表層配線61〜63は、電子部品121〜123が搭載される搭載用のランド61、電子部品121、122とボンディングワイヤ141、142を介して電気的に接続されるボンディング用のランド62、外部回路と電気的に接続される表面パターン63とされている。
同様に、ビルドアップ層40の表面40aには、パターニングされた複数の裏面側表層配線71、72が形成されている。本実施形態では、裏面側表層配線71、72は、後述するフィルドビアを介して裏面側内層配線521、522と接続される裏面パターン71、放熱用のヒートシンクが備えられるヒートシンク用パターン72とされている。
なお、内層配線511、512、521、522は、導体を構成している。ビルドアップ層30の表面30aとは、ビルドアップ層30のうちコア層20と反対側の一面のことであり、多層基板10の一面10aとなる面のことである。また、ビルドアップ層40の表面40aとは、ビルドアップ層40のうちコア層20と反対側の一面のことであり、多層基板10の他面10bとなる面のことである。
そして、表裏の内層配線511、512、521、522、表面側表層配線61〜63、裏面側表層配線71、72は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層された導体である。
また、表面側内層配線511、512と裏面側内層配線521、522とは、コア層20を貫通して設けられた貫通ビア81を介して電気的および熱的に接続されている。具体的には、貫通ビア81は、コア層20を厚さ方向に貫通する貫通孔81aの壁面に銅等の貫通電極81bが形成され、貫通孔81aの内部に充填材81cが充填されて構成されている。
また、表面側内層配線511、512と表面側表層配線61〜63、および裏面側内層配線521、522と裏面側表層配線71、72とは、適宜各ビルドアップ層30、40を厚さ方向に貫通して設けられたフィルドビア91、101を介して電気的および熱的に接続されている。
具体的には、フィルドビア91、101は、各ビルドアップ層30、40を厚さ方向に貫通する貫通孔91a、101aが銅等の貫通電極91b、101bによって充填された構成とされている。
なお、充填材81cは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極81b、91b、101bは、銅等の金属メッキにて構成されている。
そして、各ビルドアップ層30、40の表面30a、40aには、表面パターン63および裏面パターン71を覆うソルダーレジスト110が形成されている。なお、表面パターン63を覆うソルダーレジスト110には、図1とは別断面において、表面パターン63のうち外部回路と接続される部分を露出させる開口部が形成されている。
電子部品121〜123は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)等の発熱が大きいパワー素子121、マイコン等の制御素子122、チップコンデンサや抵抗等の受動素子123である。
そして、各電子部品121〜123は、はんだ130を介してランド61上に搭載されてランド61と電気的、機械的に接続されている。また、パワー素子121および制御素子122は、周囲に形成されているランド62ともAlやAu等のボンディングワイヤ141、142を介して電気的に接続されている。
ここで、上記した第1の配線群511、521は、比較的大電流のパワー素子121に接続されている表裏の内層配線511、521であり、一方、上記した第2の配線群512、522は、比較的小電流の制御素子122、受動素子123に接続されている表裏の内層配線512、522である。
なお、ここでは、電子部品121〜123としてパワー素子121、制御素子122、受動素子123を例に挙げて説明したが、電子部品121〜123はこれらに限定されるものではない。
モールド樹脂部材150は、ランド61、62および電子部品121〜123を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂部材150は、多層基板10の一面10aのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板10の他面10b側には、特に図示していないが、ヒートシンク用パターン72に放熱グリス等を介してヒートシンクが備えられている。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図3〜図6を参照しつつ説明する。なお、図3、図4、図5は、多層基板10のうちパワー素子121が搭載される部分近傍の断面図である。図6は、電子装置の製造過程の一部を示すフローチャートである。
まず、図3(a)に示されるように、コア層20の表面20aおよび裏面20bに銅箔等の金属箔161、162が配置されたものを用意する。そして、図3(b)に示されるように、ドリル等によって金属箔161、コア層20、金属箔162を貫通する貫通孔81aを形成する。
その後、図3(c)に示されるように、無電解メッキや電気メッキを行い、貫通孔81aの壁面および金属箔161、162上に銅等の金属メッキ163を形成する。これにより、貫通孔81aの壁面に、金属メッキ163にて構成される貫通電極81bが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図3(d)に示されるように、金属メッキ163で囲まれる空間に充填材81cを配置する。これにより、貫通孔81a、貫通電極81b、充填材81cを有する上記貫通ビア81が形成される。
その後、図4(a)に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ163および充填材81c上に銅等の金属メッキ164、165を形成する。
こうして、図4(a)に示されるように、コア層20の表面20a側では、金属箔161、金属メッキ163、金属メッキ164が順次積層された金属層M1が形成され、裏面20b側では、金属箔162、金属メッキ163、金属メッキ165が順次積層された金属層M2が形成される。
次に、図4(b)に示されるように、金属メッキ164、165上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ164、金属メッキ163、金属箔161を適宜パターニングして複数の表面側内層配線511、512を形成すると共に、金属メッキ165、金属メッキ163、金属箔162を適宜パターニングして複数の裏面側内層配線521、522を形成する。
つまり、本実施形態では、表面側内層配線511、512は、金属箔161、金属メッキ163、金属メッキ164が積層された金属層M1によって構成され、裏面側内層配線521、522は、金属箔162、金属メッキ163、金属メッキ165が積層された金属層M2によって構成されている。
これにより、コア層20の表面20a側に複数の表面側内層配線511、512が配列され、コア層20の裏面20b側に複数の裏面側内層配線521、522が配列されることになる(ステップ100)。図4(c)以降では、金属箔161、金属メッキ163、金属メッキ164、および金属箔162、金属メッキ163、金属メッキ165をまとめて1層として示してある。
その後、ガラスクロス1、表面側樹脂層31、および裏面側樹脂層32から構成されるプリプレグ30A(図7(a)参照)を用意する(ステップ110)。プリプレグ30Aの一面側に複数の樹脂部材513A(図7(b)参照)を印刷により形成する(ステップ120)。樹脂部材513Aは、コア層20に対向する対向面32aのうち複数の表面側内層配線511、512に対向する部分以外の他の部分から突出するように形成されている。なお、樹脂部材513Aのうち突出方向(厚み方向)の寸法は、複数の表面側内層配線511、512の厚み方向の寸法以下に設定されている。
また、プリプレグ30Aと同様のプリプレグ40Aを用意する(ステップ110)。次に、プリプレグ40Aの一面側に複数の樹脂部材514A(図7(b)参照)を印刷により形成する(ステップ120)。樹脂層514Aは、コア層20に対向する対向面のうち複数の裏面側内層配線521、522に対向する部分以外の他の部分から突出するように形成されている。なお、樹脂部材514Aのうち突出方向(厚み方向)の寸法は、複数の裏面側内層配線521、522の厚み方向の寸法以下に設定されている。
そして、コア層20における表面20a側において、樹脂部材513A、およびプリプレグ30Aを積層する。
その後、図7(c)に示すようにプリプレグ30Aとコア層20とを対向させ、かつ、プリプレグ40Aとコア層20とを対向させる。そして、プリプレグ30A、コア層20、樹脂部材513A、514A、およびプリプレグ40Aを積層させる(ステップ130)。その後、銅等の金属板166(図4(c)参照)をプリプレグ30Aに対して積層する。銅等の金属板167(図4(c)参照)をプリプレグ40Aに対して積層する。
このようにして、金属板166、プリプレグ30A、複数の表面側内層配線511、512、樹脂部材513A、コア層20、複数の裏面側内層配線521、522、樹脂部材514A、プリプレグ40A、および金属板167が積層された積層体168を構成する。なお、ビルドアップ層30、40、樹脂部材513A、514Aは、この状態では、仮硬化されたもので流動性を有している。
続いて、積層体168の積層方向から加圧しつつ加熱することにより積層体168を一体化する。具体的には、積層体168を加圧することにより、ビルドアップ層30およびコア層20のうち一方を他方に対して加圧し、かつビルドアップ層40およびコア層20のうち一方を他方に対して加圧する。これに伴い、ビルドアップ層30、40を構成する樹脂材料を流動させるとともに、樹脂部材513A、514Aを構成する樹脂材料を流動させる。
このとき、樹脂部材513Aを構成する樹脂材料を複数の表面側内層配線511、512のうち隣り合う2つの表面側内層配線の間の隙間に充填すると共に、樹脂部材514Aを構成する樹脂材料を裏面側内層配線521、521のうち隣り合う2つの裏面側内層配線の間の隙間に充填する。そして、積層体168を加熱することにより、プリプレグ30A、40A、および樹脂部材513、514が硬化して積層体168を一体化する。これにより、プリプレグ30A、40Aが硬化してビルドアップ層30、40となる。樹脂部材513A、514Aが硬化して樹脂層513、514になる。
次に、図5(a)に示されるように、レーザ等により、金属板166、ビルドアップ層30を貫通して表面側内層配線511、512に達する貫通孔91aを形成する。同様に、図5(a)とは別断面において、金属板167、ビルドアップ層40を貫通して裏面側内層配線521、522に達する貫通孔101aを形成する。
そして、図5(b)に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔91a、101aを金属メッキ169で埋め込む。これにより、ビルドアップ層30に形成された貫通孔91a、101aに埋め込まれた金属メッキ169にて貫通電極91bおよび図1に示した貫通電極101bが構成される。また、貫通孔91a、101aに貫通電極91b、101bが埋め込まれたフィルドビア91、101が形成される。なお、次の図3(c)以降では、金属板166および金属メッキ169をまとめて1層として示してある。
続いて、図5(c)に示されるように、金属板166、167上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板166、167をパターニングすると共に、適宜金属メッキを形成することにより、表面側表層配線61〜63および裏面側表層配線71、72を形成する。
つまり、本実施形態では、表面側表層配線61〜63は、金属板166および金属メッキ169を有する構成とされ、裏面側表層配線71、72は、金属板167および金属メッキ169を有する構成とされている。
次に、図5(d)に示されるように、ビルドアップ層30、40の表面30a、40aにそれぞれソルダーレジスト110を配置して適宜パターニングすることにより、上記多層基板10が製造される。なお、図5(d)に示される範囲内において、表面30a上のソルダーレジスト110がすべて除去されているが、図1に示すように他の領域においてソルダーレジスト110が残された状態になっている。
その後は、特に図示しないが、はんだ130を介して電子部品121〜123をランド61に搭載する。そして、パワー素子121および制御素子122とランド62との間でワイヤボンディングを行い、パワー素子121および制御素子122とランド62とを電気的に接続する。続いて、ランド61、62および電子部品121〜123が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂部材150を形成する。
以上説明した本実施形態によれば、電子装置の製造方法において、コア層20の表面20aにそれぞれ隙間を空けて表面側内層配線511、512を配置し、かつコア層20の表面20bにそれぞれ隙間を空けて裏面側内層配線521、522を配置する。その後、プリプレグ30Aにおいてコア層20と対向する対向面のうち前記隙間に対向する部分から突出する樹脂部材513を形成する。プリプレグ40Aにおいてコア層20と対向する対向面のうち前記隙間に対向する部分から突出する樹脂部材514を形成する。さらに、プリプレグ30Aとコア層20とを対向させ、プリプレグ40Aとコア層20とを対向させ、プリプレグ30A、コア層20、プリプレグ40A等を積層して積層体168を構成する。積層体168を積層方向に加圧することにより、プリプレグ30Aおよびコア層20のうち一方を他方に対して加圧し、かつプリプレグ40Aおよびコア層20のうち一方を他方に対して加圧する。これにより、コア層20の表面20aにおける前記隙間に樹脂部材513Aを充填して樹脂層513を形成する。コア層20の表面20bにおける前記隙間に樹脂部材514Aを充填して樹脂層514を形成する。
以上により、プリプレグ30A、40A側において、前記隙間に対応する位置に樹脂部材513A、514Aを事前に設けているから、積層時には当該隙間を埋める樹脂材料の量が十分なものとなり、当該隙間の充填が隙間なく行われる。そのため、当該隙間内のボイドの発生を抑制することができる。これに加えて、プリプレグ30A、40A側に樹脂部材を設ける必要があるものの、多層基板10の組立自体は、コア層20およびプリプレグ30A、40Aの積層により行えるから、積層工程数の増加がない。以上により、ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板10の製造方法を提供することができる。
(第2実施形態)
上記第1実施形態では、コア層20の表面20aのうち複数の表面側内層配線511、512以外の部分に対応する部位に樹脂層513を形成するために、プリプレグ30A上に樹脂部材513Aを形成したものを用いた例について説明したが、これに代えて、本実施形形態では、次のようにする。
本実施形形態では、樹脂層513を形成するために、樹脂部材513Aに代えて図8、図9の樹脂シート200を用いる。樹脂シート200は、樹脂部材513Aと同様に、樹脂材料にフィラが混ざったものから形成されている。
樹脂シート200は、シート状に形成されて、複数の表面側内層配線511、512に対応する部分に空所220が形成されている。つまり、コア層20上の複数の表面側内層配線511、512(図10、図11)以外の部分に対応する部分に肉部210が形成されている。
本実施形形態では、樹脂層514を形成するために、樹脂部材514Aに代えて樹脂シート(図示省略)を用いる。樹脂層514を形成するための樹脂シートは、樹脂部材514Aと同様に、樹脂材料にフィラが混ざったものから形成されている。樹脂層514を形成するための樹脂シートは、複数の裏面側内層配線521、522に対応する部分に空所が形成されている。つまり、プリプレグ40Aおよびコア層20の間で複数の裏面側内層配線521、522以外の部分に対応する部分に肉部210が形成されている。
なお、以下、説明の便宜上、樹脂層513を形成するための樹脂シートを上側樹脂シートとし、樹脂層514を形成するための樹脂シートを下側樹脂シートとする。
次に、本実施形態の電子装置の製造方法について説明する。本実施形態の電子装置の製造方法のうち樹脂層513、514を形成する工程以外は、上記第1実施形態と同様である。そこで、以下、図12、図13を用いて樹脂層513、514を形成する工程を主に説明する。
上記第1実施形態と同様に、コア層20の表面20a側に複数の表面側内層配線511、512を形成し、かつコア層20の裏面20b側に複数の裏面側内層配線521、522を形成する工程(ステップ100)の後に、プリプレグ30A、40Aを用意する(ステップ110)。その後、上側樹脂シートを介してプリプレグ30Aとコア層20とを対向させ、かつ下側樹脂シートを介してプリプレグ40Aとコア層20とを対向させる。
このとき、プリプレグ30Aおよびコア層20の間で複数の表面側内層配線511、512以外の部分に対応する部分に上側樹脂シートの肉部210を対応させる。これに加えて、プリプレグ40Aおよびコア層20の間で複数の裏面側内層配線521、522以外の部分に対応する部分に下側樹脂シートの肉部が対応せる。
これに伴い、プリプレグ30A、コア層20、上側樹脂シート、下側樹脂シート、およびプリプレグ40Aを積層させる。その後、銅等の金属板166をプリプレグ30Aに対して積層し、銅等の金属板167をプリプレグ40Aに対して積層する。
このようにして、金属板166、プリプレグ30A、表面側内層配線511、512、上側樹脂シート、コア層20、裏面側内層配線521、522、下側樹脂シート、プリプレグ40A、および金属板167が積層された積層体を構成する。なお、プリプレグ30A、40A、上側樹脂シート、および下側樹脂シートは、この状態では、仮硬化されたもので流動性を有している。
続いて、積層体の積層方向から加圧しつつ加熱することにより積層体を一体化する。具体的には、積層体を加圧することにより、プリプレグ30A、40Aを構成する樹脂材料を流動させるとともに、上側樹脂シートおよび下側樹脂シートを構成する樹脂材料を流動させる。
このとき、上側樹脂シートを構成する樹脂材料を複数の表面側内層配線511、512のうち隣り合う2つの表面側内層配線の間の隙間に充填すると共に、下側樹脂シートを構成する樹脂材料を裏面側内層配線521、521のうち隣り合う2つの裏面側内層配線の間の隙間に充填する。そして、積層体を加熱することにより、プリプレグ30A、40A、上側樹脂シートおよび下側樹脂シートが硬化して積層体を一体化する。これにより、プリプレグ30A、40Aが硬化してビルドアップ層30、40となる。上側樹脂シートが硬化して樹脂層513になり、下側樹脂シートが硬化して樹脂層514になる。
以上説明した本実施形態によれば、電子装置の製造方法では、プリプレグ30A、上側樹脂シート、コア層20、下側樹脂シート、およびプリプレグ40Aを積層する。そして、上側樹脂シートおよび下側樹脂シートを構成する樹脂材料を流動させる。このとき、上側樹脂シートを構成する樹脂材料を複数の表面側内層配線511、512のうち隣り合う2つの表面側内層配線の間の隙間に充填すると共に、下側樹脂シートを構成する樹脂材料を裏面側内層配線521、521のうち隣り合う2つの表面側内層配線の間の隙間に充填する。そして、プリプレグ30A、40A、上側樹脂シートおよび下側樹脂シートを硬化させてビルドアップ層30、40、および樹脂層513、樹脂層514を形成する。
したがって、表面側内層配線511、512(或いは、裏面側内層配線521、521)のうち隣り合う2つの表面側内層配線の間の隙間に対応する位置に、上側樹脂シート(或いは、下側樹脂シート)を構成する肉部を事前に設けているから、積層時には当該隙間を埋める樹脂材料の量が十分なものとなり、当該隙間の充填が隙間なく行われる。そのため、当該隙間内のボイドの発生を抑制することができる。これに加えて、プリプレグ30A、40A、コア層20以外に上側樹脂シートおよび下側シートを設ける必要があるものの、多層基板10の組立自体は、コア層20およびプリプレグ30A、40Aのうち一方を他方に対する積層により行えるから、積層工程数の増加がない。以上により、ボイドの発生を抑えつつ、製造工数の低減を図るようにした多層基板10の製造方法を提供することができる。
(他の実施形態)
上記第1実施形態では、樹脂材料をコア層20上に印刷して樹脂層513A、514Aを形成した例について説明したが、これに代えて、樹脂材料をコア層20上に塗布してコア層20上に樹脂層513A、514Aを形成してもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
1 ガラスクロス
10 多層基板
20 コア層(絶縁層)
513、514 樹脂部材
513A、514A 樹脂層
30、40 ビルドアップ層
30A、40A プリプレグ
511、512、521、522 内層配線

Claims (7)

  1. 電気絶縁材料からなる絶縁層(20)の表面(20a、20b)にそれぞれ隙間を空けて複数の導体(511、512、521、522)を配置する第1の工程(S100)と、
    ガラスクロス(1)の両面側を樹脂材料で封止してなるプリプレグ(30A、40A)を用意する第2の工程(S110)と、
    前記プリプレグにて前記複数の導体のそれぞれの間の隙間に対応する樹脂部材(513A、514A)を設ける第3の工程(S120)と、
    前記第3工程によって前記樹脂部材が設けられた前記プリプレグと前記絶縁層とを対向させ、前記プリプレグおよび前記絶縁層のうち一方を他方に対して加圧することにより、前記絶縁層の表面における前記隙間に前記樹脂部材を充填して前記隙間内に樹脂層(513、514)を形成する第4の工程(S130)と、を備えることを特徴とする多層基板の製造方法。
  2. 前記第2工程は、前記プリプレグに樹脂材料を印刷して前記樹脂部材を形成することを特徴とする請求項1に記載の多層基板の製造方法。
  3. 前記第2工程は、前記プリプレグに樹脂材料を塗布して前記樹脂部材を形成することを特徴とする請求項1に記載の多層基板の製造方法。
  4. 電気絶縁材料からなる絶縁層(20)の表面(20a、20b)にそれぞれ隙間を空けて複数の導体(511、512、521、522)を配置したものを用意する第1の工程(S100)と、
    ガラスクロス(1)の両面を樹脂材料で封止してなるプリプレグ(30A、40A)を用意する第2の工程(S110)と、
    前記隙間に対応する部位に樹脂材料による肉部(210)が形成されている樹脂シート(200)を用意する第3の工程(S120A)と、
    前記樹脂シートを介して前記プリプレグと前記絶縁層とを対向させ、前記プリプレグおよび前記絶縁層のうち一方を他方に対して加圧することにより、前記絶縁層の表面における前記隙間に前記肉部を充填して前記隙間内に樹脂層(513、514)を形成する第4の工程(S130)と、を備えることを特徴とする多層基板の製造方法。
  5. 前記第3の工程は、前記樹脂シートとして、前記複数の導体に対応する部分に空所(220)が形成されているもの用意することを特徴とする請求項4に記載の多層基板の製造方法。
  6. 電気絶縁材料からなる絶縁層(20)と、
    前記絶縁層の表面にそれぞれ隙間を空けて配置されている複数の導体(511、512、521、522)と、
    ガラスクロス(1)の両面を樹脂材料で封止してなるプリプレグ(30A、40A)を前記絶縁層の表面側に積層されてなるビルドアップ層(30、40)と、
    樹脂材料から構成されて、前記絶縁層の表面における前記隙間内に配置されている樹脂層(513、514)と、を備え、
    前記樹脂層は、前記プリプレグおよび前記絶縁層のうち一方を他方に対して加圧する際に、前記プリプレグにおいて前記絶縁層に対向する対向面のうち前記隙間に対向する部分から突出する樹脂部材(513A、514A)を前記隙間に充填して形成されたものであることを特徴とする多層基板。
  7. 電気絶縁材料からなる絶縁層(20)と、
    前記絶縁層の表面(20a、20b)にそれぞれ隙間を空けて配置されている複数の導体(511、512、521、522)と、
    ガラスクロス(1)の両面を樹脂材料で封止してなるプリプレグ(30A、40A)を前記絶縁層の表面側に積層されてなるビルドアップ層(30、40)と、
    樹脂材料から構成されて、前記絶縁層の表面における前記隙間内に配置されている樹脂層(513、514)と、を備え、
    前記樹脂層は、前記隙間に対応する部位に樹脂材料による肉部(210)が形成されている樹脂シート(200)を前記プリプレグおよび前記絶縁層の間に挟んだ状態で、前記プリプレグおよび前記絶縁層のうち一方を他方に対して加圧することにより、前記肉部を前記隙間に充填することにより形成されたものであることを特徴とする多層基板。
JP2013097860A 2013-05-07 2013-05-07 多層基板、および多層基板の製造方法 Pending JP2014220337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013097860A JP2014220337A (ja) 2013-05-07 2013-05-07 多層基板、および多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097860A JP2014220337A (ja) 2013-05-07 2013-05-07 多層基板、および多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014220337A true JP2014220337A (ja) 2014-11-20

Family

ID=51938540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097860A Pending JP2014220337A (ja) 2013-05-07 2013-05-07 多層基板、および多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2014220337A (ja)

Similar Documents

Publication Publication Date Title
JP4316483B2 (ja) プリント基板の製造方法及びプリント基板
JP2006165299A5 (ja)
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010062199A (ja) 回路基板
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6011472B2 (ja) 基板、およびこれを用いた電子装置
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP2014220337A (ja) 多層基板、および多層基板の製造方法
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP2017085073A (ja) プリント回路基板及びプリント回路基板の製造方法
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009267061A (ja) 配線基板の製造方法
JP2014220304A (ja) 多層基板およびこれを用いた電子装置
JP2014216566A (ja) 多層基板およびその製造方法
JP2014220307A (ja) 多層基板、これを用いた電子装置および多層基板の製造方法
JP2014216567A (ja) 多層基板およびこれを用いた電子装置
JP6323011B2 (ja) 多層基板
JP2014220308A (ja) 多層基板およびこれを用いた電子装置
JP2015207620A (ja) 電子装置
JP6111833B2 (ja) 多層基板の製造方法
JP2016195192A (ja) プリント基板、電子装置