JP6323011B2

JP6323011B2 - 多層基板

Info

Publication number: JP6323011B2
Application number: JP2014001567A
Authority: JP
Inventors: 英二藪田; 俊浩中村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2014-01-08
Filing date: 2014-01-08
Publication date: 2018-05-16
Anticipated expiration: 2034-01-08
Also published as: JP2015130421A

Description

本発明は、貫通ビアを有するコア層の表裏両面にビルドアップ層を積層してなる多層基板に関し、たとえば、自動車用の電子装置等を構成する基板に用いて好適である。

従来のこの種の多層基板としては、電気絶縁性の樹脂よりなるコア層と、コア層の表面を覆うように当該表面に配置された電気絶縁性の表面側ビルドアップ層と、コア層の裏面を覆うように当該裏面に配置された電気絶縁性の裏面側ビルドアップ層と、を備えたものが一般的である。ここで、上記コア層および各ビルドアップ層は、一般に無機フィラー入りのエポキシ樹脂や、このような樹脂をベースとするプリプレグ等よりなる。

そして、表面側ビルドアップ層におけるコア層と反対側の一面には、パターニングされた表面配線が形成され、裏面側ビルドアップ層におけるコア層と反対側の一面には、パターニングされた裏面配線が形成されている。これら表面配線や裏面配線は、通常の配線の用途の他にも、部品搭載用のランド、あるいは、外部との電気的あるいは熱的な接続を行う接続電極等としても構成されるものである。

そして、コア層には、当該コア層の板厚方向に貫通する貫通ビアが設けられ、この貫通ビアを介して、少なくとも一部の表面配線と裏面配線とが電気的に接続されている。この貫通ビアは、コア層の板厚方向に貫通する貫通孔、当該貫通孔の内壁面に形成されたＣｕ導体膜、および、当該貫通孔内に充填された電気絶縁性の充填樹脂よりなる。

このような貫通ビアにおける充填樹脂としては、従来では一般に、無機フィラー入りのエポキシ樹脂等が採用されている（特許文献１参照）。

特開平１１−１４０２８０号公報

しかしながら、上記従来の多層基板においては、たとえば貫通孔への充填樹脂の印刷性を重視する等の理由から、充填樹脂中の無機フィラーの比率を低く抑えていた。そのため基板厚さ方向において、充填樹脂の線膨張係数α３は、その周囲部材の線膨張係数、具体的には、コア層を構成する樹脂の線膨張係数α１やＣｕ導体膜の線膨張係数α２と比較して大きいものとされていた。

それにより、たとえば多層基板が自動車に搭載された場合の使用環境下において、充填樹脂の熱による基板厚さ方向への伸縮度合が、その周囲部材よりも大きくなる。そうすると、貫通ビアの直上および直下さらには近傍に位置する表面配線および裏面配線に対して引っ張り応力や圧縮応力が発生し、表面配線および裏面配線にダメージが生じる。

また、多層基板において、表面配線や裏面配線がモールド樹脂やソルダーレジストで封止されている場合には、当該配線に発生する上記応力により、モールド樹脂やソルダーレジストと当該配線との間で剥離が発生しやすくなる。

さらには、貫通ビアにおいて、Ｃｕ導体膜と充填樹脂との線膨張係数差が大きいものとなるので、冷熱サイクル時に、これらＣｕ導体膜と充填樹脂との間で剥離が発生しやすくなる。

このように、従来では、貫通ビアにおける充填樹脂とその周囲部材との線膨張係数差により発生する応力によって、上記した配線へのダメージや剥離といった多層基板へのダメージが問題となっていた。

本発明は、上記事情に鑑みてなされたものであり、貫通ビアを有するコア層の表裏両面にビルドアップ層を積層してなる多層基板において、貫通ビアにおける充填樹脂とその周囲部材との線膨張係数差により発生する応力を低減し、基板へのダメージを抑制することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、表面（２０ａ）および裏面（２０ｂ）を有する電気絶縁性の樹脂よりなるコア層（２０）と、コア層の表面を覆うように当該表面に配置され、コア層と反対側の一面（３０ａ）にパターニングされた表面配線（６１〜６３）が形成された電気絶縁性の表面側ビルドアップ層（３０）と、コア層の裏面を覆うように当該裏面に配置され、コア層と反対側の一面（４０ａ）にパターニングされた裏面配線（７１、７２）が形成された電気絶縁性の裏面側ビルドアップ層（４０）と、コア層に設けられ、当該コア層の板厚方向に貫通する貫通孔（８１ａ）、当該貫通孔の内壁面に形成されたＣｕ導体膜（８１ｂ）、および、当該貫通孔内に充填された電気絶縁性の充填樹脂（８１ｃ）よりなる貫通ビア（８１）と、を備える多層基板であって、
基板厚さ方向の線膨張係数として、充填樹脂の線膨張係数α３は、コア層を構成する樹脂の線膨張係数α１よりもＣｕ導体膜の線膨張係数α２に近いものとされおり、α１＞α２＞α３、且つ、（α１−α２）＞（α２−α３）の大小関係を満足していることを特徴とする。

この種の多層基板においては、基板厚さ方向において、コア層を構成する樹脂の線膨張係数α１はＣｕ導体膜の線膨張係数α２よりも大きい（α１＞α２）ものである。そのため、充填樹脂の線膨張係数α３を、コア層を構成する樹脂の線膨張係数α１よりもＣｕ導体膜の線膨張係数α２に近いものとすれば、線膨張係数α３は線膨張係数α１よりも小さいものとなる。

また、これら各部の線膨張係数の関係が、α１＞α２＞α３、且つ、（α１−α２）＞（α２−α３）の大小関係を満足することで、コア層を構成する樹脂に比べて充填樹脂の伸縮度合が小さいものとなる。そのため、貫通ビアの直上および直下さらには近傍に位置する表面配線および裏面配線に対する応力が、従来に比べて低減される。

また、充填樹脂の線膨張係数α３を、コア層を構成する樹脂の線膨張係数α１よりもＣｕ導体膜の線膨張係数α２に近いものとすることで、従来に比べて充填樹脂とＣｕ導体膜との線膨張係数差が小さくなることから、当該両者間の剥離を抑制しやすくなる。

よって、本発明によれば、貫通ビアを有するコア層の表裏両面にビルドアップ層を積層してなる多層基板において、貫通ビアにおける充填樹脂とその周囲部材との線膨張係数差により発生する応力を低減し、基板へのダメージを抑制することができる。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

本発明の実施形態にかかる多層基板を用いた電子装置の概略断面図である。図１中の丸で囲まれたＣ部を拡大して示す概略断面図である。本発明の比較例における応力の発生状況を示す図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

本発明の実施形態にかかる多層基板１０を用いた電子装置Ｓ１について、図１、図２を参照して述べる。この電子装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種装置を駆動するための装置として適用されるものである。

図１に示されるように、電子装置Ｓ１は、第１の外面１０ａおよび第２の外面１０ｂを有する多層基板１０と、多層基板１０の第１の外面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の第１の外面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置Ｓ１が構成されている。

多層基板１０は、電気絶縁性の樹脂よりなるコア層２０と、コア層２０の表面２０ａに配置された表面側ビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面側ビルドアップ層４０と、を備える積層基板である。

コア層２０は、一方の板面を表面２０ａ、他方の板面を裏面２０ｂとする板状をなす。このコア層２０を構成する電気絶縁性の樹脂は、典型的にはアルミナやシリカ等の電気絶縁性の無機フィラーが含有されたエポキシ樹脂であるが、当該無機フィラーが含有されていないものであってもよい。

コア層２０として、典型的には、無機フィラー入りのエポキシ樹脂とガラスクロスとよりなるプリプレグが挙げられる。この場合、コア層２０は、単層のプリプレグでもよいし、多層のプリプレグよりなるものであってもよい。なお、コア層２０としては、ガラスクロスを含有しない樹脂のみよりなるものであってもよい。

表面側ビルドアップ層３０は、電気絶縁性のものであり、コア層２０の表面２０ａを覆うように当該表面２０ａに配置されている。裏面側ビルドアップ層４０は、電気絶縁性のものであり、コア層２０の裏面２０ｂを覆うように当該裏面２０ｂに配置されている。限定するものではないが、各ビルドアップ層３０、４０は、典型的にはコア層２０よりも薄いものとされている。

これら表面側ビルドアップ層３０および裏面側ビルドアップ層４０は、典型的には、上記プリプレグよりなる。これら各層２０〜４０を構成するプリプレグは、図示しないが、ガラスクロスの両面をエポキシ樹脂で封止してなるものである。ここでも、典型的には、当該エポキシ樹脂中には、アルミナやシリカ等の電気絶縁性かつ熱伝導性を有するセラミック等よりなる無機フィラーが含有されている。

そして、コア層２０と表面側ビルドアップ層３０との界面には、パターニングされた第１の内層配線５１が形成されている。同様に、コア層２０と裏面側ビルドアップ層４０との界面には、パターニングされた第２の内層配線５２が形成されている。

また、表面側ビルドアップ層３０の表面３０ａには、パターニングされた表面配線６１〜６３が形成されている。本実施形態では、表面配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。

同様に、裏面側ビルドアップ層４０の表面４０ａには、パターニングされた裏面配線７１、７２が形成されている。本実施形態では、裏面配線７１、７２は、後述するフィルドビアを介して第２の内層配線５２と接続される裏面パターン７１、図示しない放熱用のヒートシンクが備えられるヒートシンク用パターン７２とされている。

なお、表面側ビルドアップ層３０の表面３０ａとは、表面側ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の第１の外面１０ａとなる面のことである。また、裏面側ビルドアップ層４０の表面４０ａとは、裏面側ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の第２の外面１０ｂとなる面のことである。

そして、上記した各内層配線５１、５２、表面配線６１〜６３、裏面配線７１、７２は、銅等の金属箔や金属メッキが適宜積層されて構成されている。ここで、第１の内層配線５１と第２の内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。この貫通ビア８１は、多層基板１０におけるコア層２０の表裏両側の構成要素を電気的に接続するためのものである。

具体的には、貫通ビア８１は、コア層２０の板厚方向に貫通する貫通孔８１ａと、貫通孔８１ａの内壁面に形成された銅よりなるＣｕ導体膜８１ｂと、貫通孔８１ａの内部に充填された電気絶縁性の充填樹脂８１ｃと、を備えて構成されている。

本実施形態では、充填樹脂８１ｃは、たとえば無機フィラー入りエポキシ樹脂よりなる。この無機フィラーとしては、たとえばアルミナやシリカ等のセラミックが挙げられるが、貫通ビア８１の導電性を重視するならば、ＡｇやＣｕ等の金属よりなるものを採用してもよい。

また、表面側ビルドアップ層３０および裏面側ビルドアップ層４０の適所には、各ビルドアップ層３０、４０を厚さ方向に貫通するフィルドビア９１、１０１が設けられている。そして、このフィルドビア９１、１０１を介して、第１の内層配線５１と表面配線６１〜６３、および、第２の内層配線５２と裏面配線である裏面パターン７１とは、電気的および熱的に接続されている。

具体的には、フィルドビア９１、１０１は、表面側ビルドアップ層３０および裏面側ビルドアップ層４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａと、この貫通孔９１ａ、１０１ａに充填された銅等の充填金属９１ｂ、１０１ｂと、により構成されている。

こうして、多層基板１０においては、ヒートシンク用パターン７２を除いて、表面配線６１〜６３と裏面配線としての裏面パターン７１とは、貫通ビア８１、各内層配線５１、５２、およびフィルドビア９１、１０１を介して、電気的に接続されている
また、表面側ビルドアップ層３０および裏面側ビルドアップ層４０の各表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。

電子部品１２１〜１２３は、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。

そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。

なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。また、本実施形態において、はんだ１３０以外の導電性接着剤等により、電子部品１２１〜１２３を搭載するようにしてもよい。

モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。

なお、本実施形態では、モールド樹脂１５０は、多層基板１０の第１の外面１０ａのみに形成されている。つまり、本実施形態の電子装置Ｓ１は、いわゆるハーフモールド構造とされている。また、多層基板１０の第２の外面１０ｂ側においては、ヒートシンク用パターン７２に対して、放熱グリス等を介して図示しないヒートシンクが接続されるようになっている。

ここにおいて、本実施形態の多層基板１０においては、基板厚さ方向（図１および図２中の上下方向）の線膨張係数として、充填樹脂８１ｃの線膨張係数α３は、コア層２０を構成する樹脂の線膨張係数α１よりもＣｕ導体膜８１ｂの線膨張係数α２に近いものとされている。

ここで、当該基板厚さ方向において、コア層２０を構成する樹脂の線膨張係数α１はＣｕ導体膜の線膨張係数α２よりも大きい（つまり、α１＞α２）ものである。そのため、上記線膨張係数の関係を、数式で表すと、（α１−α２）＞｜α３−α２｜、という大小関係になる。

具体的には、ケースＡとして、α１＞α３＞α２、且つ、（α１−α２）＞（α３−α２）の大小関係を満足する場合と、ケースＢとして、α１＞α２＞α３、且つ、（α１−α２）＞（α２−α３）の大小関係を満足する場合との、２つのケースが挙げられる。

このような大小関係は、コア層２０を構成する樹脂、および、貫通ビア８１の充填樹脂８１ｃの材質を、適宜調整することで実現できる。たとえば、コア層２０を構成する樹脂および充填樹脂８１ｃがともに、無機フィラー入りのエポキシ樹脂である場合、充填樹脂８１ｃの方を、コア層２０を構成する樹脂よりも、無機フィラーの量が多いものにしてやればよい。

無機フィラー量を多くすれば線膨張係数が小さくなるから、この場合、コア層２０を構成する樹脂の線膨張係数α１よりも充填樹脂８１ｃの線膨張係数α３を小さいものにできる。このとき、たとえば充填樹脂８１ｃの無機フィラー量を大幅に多くしてやれば、充填樹脂８１ｃの線膨張係数α３をＣｕ導体膜８１ｂの線膨張係数α２よりも小さいものとした上記ケースＢの関係を実現することができる。

また、コア層２０を構成する樹脂および充填樹脂８１ｃがともに、無機フィラー入りのエポキシ樹脂である場合には、充填樹脂８１ｃの方を、コア層２０を構成する樹脂よりも樹脂の重合度を大きいものとしてもよい。当該重合度を大きくすれば線膨張係数が小さくなるから、この場合も、コア層２０を構成する樹脂の線膨張係数α１よりも充填樹脂８１ｃの線膨張係数α３を小さいものにできる。

さらには、コア層２０を構成する樹脂をエポキシ樹脂とした場合、一方で、充填樹脂８１ｃをエポキシ樹脂よりも線膨張係数が小さいポリイミド樹脂等としてもよい。このように互いの樹脂の種類を変えることによって、線膨張係数α１よりも線膨張係数α３を小さいものにしてもよい。

このように、本実施形態の多層基板１０においては、基板厚さ方向においてα１＞α２の関係があるため、充填樹脂８１ｃの線膨張係数α３を、コア層２０を構成する樹脂の線膨張係数α１よりもＣｕ導体膜８１ｂの線膨張係数α２に近いものとすれば、線膨張係数α３は線膨張係数α１よりも小さいものとなる。

つまり、本実施形態によれば、これら各部の線膨張係数の関係は、上記ケースＡおよびケースＢのように、α１＞α３＞α２、または、α１＞α２＞α３となるので、コア層２０を構成する樹脂に比べて充填樹脂８１ｃの伸縮度合が小さいものとなる。

ここで、図３に示される比較例は、従来と同様のα３＞α１＞α２の関係である構成としたものであり、この構成において、熱収縮時における各部の応力を示している。なお、図３では、各矢印を見やすくするべく各部のハッチングは省略してある。また、図３中において、各部における収縮度合の大小を実線矢印の長さで示し、各部における応力（引っ張り応力）の大きさを白矢印の長さで示している。各矢印が長いほど量的に大きいことを示している。

図３に示される比較例では、充填樹脂８１ｃの線膨張係数α３は、その周囲のコア層２０を構成する樹脂の線膨張係数α１やＣｕ導体膜８１ｂの線膨張係数α２よりも大きい。そのため、充填樹脂８１ｃの基板厚さ方向への熱収縮度合が、その周囲部材であるコア層２０やＣｕ導体膜８１ｂよりも大きくなる。

そうすると、貫通ビア８１の直上および直下さらには近傍に位置する表面配線６１〜６３および裏面配線７１、７２に過大な応力が発生し、これら配線にダメージが生じる。特に限定するものではないが、たとえば、この比較例においては、−６０℃〜１８０℃の温度範囲における平均線膨張係数として、α１＝４０ｐｐｍ、α２＝１７ｐｐｍ、α３＝６０ｐｐｍである。

その点、本実施形態によれば、上記線膨張係数の関係によってコア層２０を構成する樹脂に比べて充填樹脂８１ｃの伸縮度合が小さいものとなる。たとえば、本実施形態においては、−６０℃〜１８０℃の温度範囲における平均線膨張係数として、α１＝４０ｐｐｍ、α２＝１７ｐｐｍ、α３＝２０ｐｐｍである。

そのため、本実施形態によれば、図３の比較例に比べて、各部の収縮度合均一化されることから、貫通ビア８１の直上および直下さらには近傍に位置する表面配線６１〜６３および裏面配線７１、７２に対する応力も、従来に比べて低減される。

また、充填樹脂８１ｃの線膨張係数α３を、コア層２０を構成する樹脂の線膨張係数α１よりもＣｕ導体膜８１ｂの線膨張係数α２に近いものとすることで、従来に比べて充填樹脂８１ｃとＣｕ導体膜８１ｂとの線膨張係数差が小さくなる。このことから、当該両者充填樹脂８１ｃとＣｕ導体膜８１ｂとの間の剥離を抑制しやすくなる。

よって、本実施形態によれば、貫通ビア８１における充填樹脂８１ｃとその周囲部材との線膨張係数差により発生する応力を低減できるため、多層基板１０に発生する各種のダメージを抑制することができる。

次に、本実施形態の電子装置Ｓ１の製造方法について、一具体例を述べておく。まず、コア層２０の表面２０ａおよび裏面２０ｂに、各内層配線５１、５２となる銅箔等の金属箔が配置されたものを用意する。そして、ドリル等によって当該金属箔およびコア層２０を貫通する貫通孔８１ａを形成する。

その後、メッキ法により、貫通孔８１ａの壁面および上記金属箔上に銅メッキを形成する。これにより、貫通孔８１ａの壁面に、当該銅メッキにて構成されるＣｕ導体膜８１ｂが形成される。

続いて、貫通孔８１ａ内にてＣｕ導体膜８１ｂで囲まれる空間に充填樹脂８１ｃを配置する。これにより、貫通孔８１ａ、Ｃｕ導体膜８１ｂ、充填樹脂８１ｃを有する上記貫通ビア８１が形成される。その後、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、上記銅メッキおよび充填樹脂８１ｃ上に銅等の金属メッキを形成する。

こうして、上記図１、図２に示されるように、コア層２０の表面２０ａ側では、上記金属箔、上記銅メッキ、および上記金属メッキが順次積層された金属層が形成され、裏面２０ｂ側では、上記金属箔、上記銅メッキ、および上記金属メッキが順次積層された金属層が形成される。

次に、コア層２０の表面２０ａ側、裏面２０ｂ側において、上記の各金属層上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、各金属層を適宜パターニングして、第１の内層配線５１および第２の内層配線５２を形成する。

次に、コア層２０における表面２０ａ上に、表面側ビルドアップ層３０を積層する一方、コア層２０における裏面２０ｂ上に、裏面側ビルドアップ層４０を積層し、積層体を形成する。続いて、この積層体の積層方向から加圧しつつ加熱することにより積層体を一体化する。

次に、レーザ等により、各ビルドアップ層３０、４０に対してフィルドビア９１、１０１の貫通孔９１ａ、１０１ａを形成する。そして、図５（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを充填金属９１ｂ、１０１ｂで埋め込む。これにより、上記フィルドビア９１、１０１が形成される。

次に、各ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングすることにより、上記多層基板１０ができあがる。その後は、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。

そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。続いて、ランド６１、６２および電子部品１２１〜１２３が封止されるように、トランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。これにより、上記電子装置Ｓ１が製造される。

（他の実施形態）
なお、上記実施形態では、電子装置Ｓ１は、ハーフモールド構造であったが、多層基板１０の第２の外面１０ｂもモールド樹脂１５０で封止されている構造、いわゆるフルモールド構造であってもよい。

このようにフルモールド構造とする場合としては、たとえば上記実施形態において放熱や配線の用をなしていた裏面配線７１、７２を部品搭載用のランドとして使用する場合等が挙げられる。そして、多層基板１０の第１の外面１０ａ側と同様に、裏面配線にも電子部品を搭載して、これらをモールド樹脂１５０で封止するようにすればよい。

また、上記実施形態では、各ビルドアップ層３０、４０は、単層のプリプレグよりなるものであったが、多層のプリプレグよりなるものであってもよい。あるいは、ガラスクロスを含まない樹脂よりなる層であってもよい。

また、上記実施形態では、ヒートシンク用パターン７２を除いて表面配線６１〜６３と裏面配線としての裏面パターン７１とが、貫通ビア８１を介して電気的に接続されていた。これに対して、多層基板の構成によっては、すべての表面配線と裏面配線との電気的接続が貫通ビア８１を介して行われたものであってもよい。

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

１０多層基板
２０コア層
２０ａコア層の表面
２０ｂコア層の裏面
３０表面側ビルドアップ層
３０ａ表面側ビルドアップ層におけるコア層と反対側の一面としての表面
４０裏面側ビルドアップ層
４０ａ裏面側ビルドアップ層におけるコア層と反対側の一面としての表面
６１〜６３表面配線
７１、７２裏面配線
８１貫通ビア
８１ａ貫通ビアの貫通孔
８１ｂ貫通ビアのＣｕ導体膜
８１ｃ貫通ビアの充填樹脂

Claims

表面（２０ａ）および裏面（２０ｂ）を有する電気絶縁性の樹脂よりなるコア層（２０）と、
前記コア層の表面を覆うように当該表面に配置され、前記コア層と反対側の一面（３０ａ）にパターニングされた表面配線（６１〜６３）が形成された電気絶縁性の表面側ビルドアップ層（３０）と、
前記コア層の裏面を覆うように当該裏面に配置され、前記コア層と反対側の一面（４０ａ）にパターニングされた裏面配線（７１、７２）が形成された電気絶縁性の裏面側ビルドアップ層（４０）と、
前記コア層に設けられ、当該コア層の板厚方向に貫通する貫通孔（８１ａ）、当該貫通孔の内壁面に形成されたＣｕ導体膜（８１ｂ）、および、当該貫通孔内に充填された電気絶縁性の充填樹脂（８１ｃ）よりなる貫通ビア（８１）と、を備える多層基板であって、
基板厚さ方向の線膨張係数として、前記充填樹脂の線膨張係数α３は、前記コア層を構成する樹脂の線膨張係数α１よりも前記Ｃｕ導体膜の線膨張係数α２に近いものとされており、α１＞α２＞α３、且つ、（α１−α２）＞（α２−α３）の大小関係を満足していることを特徴とする多層基板。