JP6127756B2 - 多層基板、および多層基板の製造方法 - Google Patents
多層基板、および多層基板の製造方法 Download PDFInfo
- Publication number
- JP6127756B2 JP6127756B2 JP2013124969A JP2013124969A JP6127756B2 JP 6127756 B2 JP6127756 B2 JP 6127756B2 JP 2013124969 A JP2013124969 A JP 2013124969A JP 2013124969 A JP2013124969 A JP 2013124969A JP 6127756 B2 JP6127756 B2 JP 6127756B2
- Authority
- JP
- Japan
- Prior art keywords
- glass cloth
- insulating layer
- layer
- prepreg
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、本発明の第1実施形態にかかる電子装置について、図1、図2を参照して説明する。本実施形態にかかる電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。なお、図2〜図4では、モールド樹脂層150やソルダーレジスト110等を一部省略してある。
本第2実施形態では、凸部を設けた金属板166を用いてプリプレグ30Aのガラスクロス1bの変形を加勢する例について説明する。
金属板166が凸部166aによってプリプレグ30Aをコア層20側に加圧することになる。つまり、金属板166がプリプレグ30Aに対してコア層20の反対側から押し付けることになる。これにより、凸部166aがプリプレグ30Aのうち領域513を覆う部分を押し付けてガラスクロス1bの変形を加勢することができる。
本第3実施形態では、凸部の成形型を備えるプレス機を用いて積層体168を加圧することにより、プリプレグ30Aのガラスクロス1bの変形を加勢する例について説明する。
上記第3実施形態では、金属製の成形型600を用いたプレス機を用いた例について説明したが、これに代えて、静水圧成形法により積層体168を加圧してもよい。
上記第1〜3実施形態では、ガラスクロス1bのうち領域513を覆う部位を曲げて、ガラスクロス1bのうち領域513を覆う部位が表面側内層配線511、512の上面512aよりもコア層20側に入り込むようにした例について説明したが、これに限らず、次のようにしてもよい。
上記第1〜第4の実施形態では、プリプレグ層からなるコア層20を用いた例について説明したが、これに代えて、絶縁層としては、セラミック等からコア層20を用いてもよい。
3 フィラ
10 多層基板
20 コア層
20a、20b 表面
21、22 樹脂層
30A、40A プリプレグ
30、40 ビルドアップ層(絶縁層)
31、41、32、42 樹脂層
511、512、521、522 内層配線(導体)
121〜123 電子部品
150 モールド樹脂部材
Claims (13)
- 電気絶縁材料からなる絶縁層(20)と、
前記絶縁層の表面(20a、20b)に設けられたもので、間隔を空けて隣接して配置された第1、第2の導体(511、512、521、522)と、
第1のガラスクロス(1b、1c)と前記第1のガラスクロスの両面側を樹脂材料で封止する樹脂層(31、32、41、42)とを備えるプリプレグ(30A、40A)を、前記第1、第2の導体と共に前記絶縁層の表面を覆うように前記絶縁層に積層されてなるビルドアップ層(30、40)と、を備え、
前記絶縁層の表面側では、前記樹脂層を構成する樹脂材料が前記間隔を構成する領域(513、514)内に充填された状態で前記第1、第2の導体を封止しており、
前記第1のガラスクロスが前記第1、第2の導体および前記間隔を構成する領域を連続して覆うように形成されており、
前記第1のガラスクロスのうち前記間隔を構成する領域を覆う部位は、前記第1のガラスクロスのうち前記第1、第2の導体を覆う部位よりも前記絶縁層側に近づくように曲がっていることを特徴とする多層基板。 - 前記第1のガラスクロスのうち前記間隔を構成する領域を覆う部位は、前記第1、第2の導体のうち前記絶縁層の反対側端部(512a、522a)よりも前記絶縁層側に入り込んでいることを特徴とする請求項1に記載の多層基板。
- 前記ビルドアップ層の厚み方向において前記ビルドアップ層のうち前記絶縁層の反対側の面(31a、41a)と前記第1のガラスクロスとの間の寸法よりも、前記第1のガラスクロスの厚さ寸法の方が小さいことを特徴とする請求項1または2に記載の多層基板。
- 前記絶縁層は、第2のガラスクロス(1a)と前記第2のガラスクロスの両面側を樹脂材料で封止する樹脂層(21、22)を備えるプリプレグから構成されていることを特徴とする請求項1ないし3のいずれか1つに記載の多層基板。
- 前記第1、第2のガラスクロスは、第1方向に延びるガラス繊維からそれぞれ構成される複数本の第1のヤーン(33)と、前記第1方向に直交する第2方向に延びるガラス繊維からそれぞれ構成される複数本の第2のヤーン(34)とを備え、前記複数本の第1のヤーンのうち隣り合う2本の第1のヤーンと前記複数本の第2のヤーンのうち隣り合う2本の第2のヤーンとが穴(36)を囲むように織られたものであり、
前記第1のガラスクロスの前記穴は、前記第2のガラスクロスの前記穴よりも小さいことを特徴とする請求項4に記載の多層基板。 - 電気絶縁材料からなる絶縁層(20)と、
前記絶縁層の表面(20a、20b)に設けられたもので、間隔を空けて配置された導体(511、512、521、522)と、
第1のガラスクロス(1b、1c)と前記第1のガラスクロスの両面側を樹脂材料で封止する樹脂層(31、32、41、42)とを備えるプリプレグ(30A、40A)を、前記導体と共に前記絶縁層の表面を覆うように前記絶縁層に積層されてなるビルドアップ層(30、40)と、を備え、
前記絶縁層の表面側では、前記樹脂層を構成する樹脂材料が前記間隔を構成する領域(513、514)内に充填された状態で前記導体を封止しており、
前記第1のガラスクロスが前記導体および前記間隔を構成する領域を連続して覆うように形成されており、
前記第1のガラスクロスのうち前記間隔を構成する領域を覆う部位は、前記第1のガラスクロスのうち前記導体を覆う部位よりも前記絶縁層側に近づくように曲がっており、
前記絶縁層は、第2のガラスクロス(1a)と前記第2のガラスクロスの両面側を樹脂材料で封止する樹脂層(21、22)を備えるプリプレグから構成されており、
前記第1、第2のガラスクロスは、第1方向に延びるガラス繊維からそれぞれ構成される複数本の第1のヤーン(33)と、前記第1方向に直交する第2方向に延びるガラス繊維からそれぞれ構成される複数本の第2のヤーン(34)とを備え、前記複数本の第1のヤーンのうち隣り合う2本の第1のヤーンと前記複数本の第2のヤーンのうち隣り合う2本の第2のヤーンとが穴(36)を囲むように織られたものであり、
前記第1のガラスクロスの前記穴は、前記第2のガラスクロスの前記穴よりも小さいことを特徴とする多層基板。 - 前記ビルドアップ層の前記樹脂層を構成する樹脂材料には、第1のフィラが混ざっており、
前記絶縁層の前記樹脂層を構成する樹脂材料には、第2のフィラが混ざっており、
前記ビルドアップ層の質量のうち前記第1のフィラの質量が占める比率は、前記絶縁層の質量のうち前記第2のフィラの質量が占める比率よりも大きいことを特徴とする請求項4ないし6のいずれか1つに記載の多層基板。 - 前記ビルドアップ層の質量のうち前記樹脂材料の質量が占める比率は、80%以上であることを特徴とする請求項1ないし7のいずれか1つに記載の多層基板。
- 電気絶縁材料からなる絶縁層(20)と、
前記絶縁層の表面(20a、20b)に設けられたもので、間隔を空けて配置された導体(511、512、521、522)と、
第1のガラスクロス(1b、1c)と前記第1のガラスクロスの両面側を樹脂材料で封止する樹脂層(31、32、41、42)とを備えるプリプレグ(30A、40A)を、前記導体と共に前記絶縁層の表面を覆うように前記絶縁層に積層されてなるビルドアップ層(30、40)と、を備え、
前記絶縁層の表面側では、前記樹脂層を構成する樹脂材料が前記間隔を構成する領域(513、514)内に充填された状態で前記導体を封止しており、
前記第1のガラスクロスが前記導体および前記間隔を構成する領域を連続して覆うように形成されており、
前記第1のガラスクロスのうち前記間隔を構成する領域を覆う部位は、前記第1のガラスクロスのうち前記導体を覆う部位よりも前記絶縁層側に近づくように曲がっており、
前記ビルドアップ層の質量のうち前記樹脂材料の質量が占める比率は、80%以上であることを特徴とする多層基板。 - 間隔を空けて隣接して配置された第1、第2の導体(511、512、521、522)を、電気絶縁材料からなる絶縁層(20)の表面(20a、20b)に形成する第1の工程(S100)と、
ガラスクロス(1b、1c)と前記ガラスクロスの両面側を樹脂材料で封止する樹脂層(31、32、41、42)とを備えるプリプレグ(30A、40A)を用意する第2の工程(S110)と、
前記絶縁層の表面側における前記第1、第2の導体と前記間隔を構成する領域(513、514)とを前記ガラスクロスが連続して覆うように前記絶縁層および前記プリプレグを対向させる第3の工程(S120)と、
前記第3の工程の後に、前記絶縁層および前記プリプレグのうち一方を他方に対して加圧して、前記ガラスクロスのうち前記間隔を構成する領域を覆う部位を、前記ガラスクロスのうち前記第1、第2の導体を覆う部位よりも前記絶縁層側に近づくように曲げることにより、前記樹脂層を構成する樹脂材料を前記間隔を構成する領域内に充填する第4の工程(S120)と、を備えることを特徴とする多層基板の製造方法。 - 前記第4の工程では、前記ガラスクロスのうち前記間隔を構成する領域を覆う部位を、前記第1、第2の導体のうち前記絶縁層の反対側端部(512a、522a)よりも前記絶縁層側に入れ込むことを特徴とする請求項10に記載の多層基板の製造方法。
- 前記第4の工程では、前記間隔を構成する領域に向けて凸となる凸部(166a)が設けられた金属板(166)を、前記プリプレグに対して前記絶縁層の反対側に配置して、前記金属板が前記凸部によって前記プリプレグのうち前記間隔を構成する領域に対応する部位を前記絶縁層側に加圧することを特徴とする請求項10または11に記載の多層基板の製造方法。
- 間隔を空けて配置された導体(511、512、521、522)を、電気絶縁材料からなる絶縁層(20)の表面(20a、20b)に形成する第1の工程(S100)と、
ガラスクロス(1b、1c)と前記ガラスクロスの両面側を樹脂材料で封止する樹脂層(31、32、41、42)とを備えるプリプレグ(30A、40A)を用意する第2の工程(S110)と、
前記絶縁層の表面側における前記導体と前記間隔を構成する領域(513、514)とを前記ガラスクロスが連続して覆うように前記絶縁層および前記プリプレグを対向させる第3の工程(S120)と、
前記第3の工程の後に、前記絶縁層および前記プリプレグのうち一方を他方に対して加圧して、前記ガラスクロスのうち前記間隔を構成する領域を覆う部位を、前記ガラスクロスのうち前記導体を覆う部位よりも前記絶縁層側に近づくように曲げることにより、前記樹脂層を構成する樹脂材料を前記間隔を構成する領域内に充填する第4の工程(S120)と、を備え、
前記第4の工程では、前記間隔を構成する領域に向けて凸となる凸部(166a)が設けられた金属板(166)を、前記プリプレグに対して前記絶縁層の反対側に配置して、前記金属板が前記凸部によって前記プリプレグのうち前記間隔を構成する領域に対応する部位を前記絶縁層側に加圧することを特徴とする多層基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124969A JP6127756B2 (ja) | 2013-06-13 | 2013-06-13 | 多層基板、および多層基板の製造方法 |
PCT/JP2014/002941 WO2014199592A1 (ja) | 2013-06-13 | 2014-06-03 | 多層基板、および多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124969A JP6127756B2 (ja) | 2013-06-13 | 2013-06-13 | 多層基板、および多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015002215A JP2015002215A (ja) | 2015-01-05 |
JP6127756B2 true JP6127756B2 (ja) | 2017-05-17 |
Family
ID=52021910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013124969A Active JP6127756B2 (ja) | 2013-06-13 | 2013-06-13 | 多層基板、および多層基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6127756B2 (ja) |
WO (1) | WO2014199592A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6565474B2 (ja) * | 2015-08-20 | 2019-08-28 | 富士通株式会社 | 配線基板、電子機器および配線基板の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344887A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | プリント配線板およびその製造方法 |
JP2013089745A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 多層プリント配線基板とその製造方法 |
-
2013
- 2013-06-13 JP JP2013124969A patent/JP6127756B2/ja active Active
-
2014
- 2014-06-03 WO PCT/JP2014/002941 patent/WO2014199592A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2014199592A1 (ja) | 2014-12-18 |
JP2015002215A (ja) | 2015-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5592340B2 (ja) | パッケージ基板 | |
US9951434B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
KR101181105B1 (ko) | 방열회로기판 및 그 제조 방법 | |
WO2014174827A1 (ja) | 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置 | |
JP6127756B2 (ja) | 多層基板、および多層基板の製造方法 | |
JP6111832B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP6011472B2 (ja) | 基板、およびこれを用いた電子装置 | |
JP5983523B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP2014220429A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2015207620A (ja) | 電子装置 | |
JP2014220337A (ja) | 多層基板、および多層基板の製造方法 | |
JP6075187B2 (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014220304A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014220306A (ja) | プリント基板、これを用いた電子装置およびプリント基板の製造方法 | |
JP5036295B2 (ja) | 半導体素子の実装構造体 | |
JP6111833B2 (ja) | 多層基板の製造方法 | |
JP2005294496A (ja) | 配線基板の連結構造体及びその製造方法 | |
JP2015015355A (ja) | 配線基板およびこれを用いた電子装置、配線基板の製造方法 | |
JP2016195192A (ja) | プリント基板、電子装置 | |
JP2014216566A (ja) | 多層基板およびその製造方法 | |
JP2014220308A (ja) | 多層基板およびこれを用いた電子装置 | |
JP6323011B2 (ja) | 多層基板 | |
JP2014216559A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014220307A (ja) | 多層基板、これを用いた電子装置および多層基板の製造方法 | |
JP6044441B2 (ja) | 電子装置の製造方法およびこれに用いられる多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6127756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |