JP5036295B2 - 半導体素子の実装構造体 - Google Patents
半導体素子の実装構造体 Download PDFInfo
- Publication number
- JP5036295B2 JP5036295B2 JP2006347322A JP2006347322A JP5036295B2 JP 5036295 B2 JP5036295 B2 JP 5036295B2 JP 2006347322 A JP2006347322 A JP 2006347322A JP 2006347322 A JP2006347322 A JP 2006347322A JP 5036295 B2 JP5036295 B2 JP 5036295B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- fiber
- mounting structure
- wiring board
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
2 半導体素子
3 バンプ
4 コア基板
5 導体層
6 絶縁層
7 ビア導体
8 織布
8a 第1繊維
8b 第2繊維
9 熱硬化性樹脂
10 スルーホール
11 非金属無機フィラ
12 樹脂層
13 スルーホール導体
14 絶縁体
X 第1方向
Y 第2方向
x 繊維方向
y 直径方向
L 直線
Lx 第1方向に沿った直線
Ly 第2方向に沿った直線
F 領域
Claims (9)
- 平面視において第1方向に沿って配置された複数の第1繊維と、前記第1方向と異なる第2方向に沿って配置された複数の第2繊維と、を有する矩形状の配線基板と、
前記配線基板に実装された矩形状の半導体素子と、を備え、
前記配線基板は、平面視において、前記第1方向に沿った2つの第1辺と、前記第2方向に沿った2つの第2辺とを有しており、
前記半導体素子の一辺に沿った直線は、平面視において前記第1方向に沿った直線及び前記第2方向に沿った直線の双方と交わることを特徴とする半導体素子の実装構造体。 - 請求項1に記載の半導体素子の実装構造体において、
前記配線基板は、厚み方向に貫通する貫通孔が形成されているとともに、
前記貫通孔は、該貫通孔の内面に非金属無機フィラを含有する樹脂層を介してスルーホール導体が形成されていることを特徴とする半導体素子の実装構造体。 - 請求項2に記載の半導体素子の実装構造体において、
前記半導体素子は、前記スルーホール導体と電気的に接続されているとともに、
前記第1繊維又は前記第2繊維は、前記樹脂層を介して前記スルーホール導体と接続されていることを特徴とする半導体素子の実装構造体。 - 請求項2又は請求項3に記載の半導体素子の実装構造体において、
前記非金属無機フィラの一部は、前記スルーホール導体に埋入されていることを特徴とする半導体素子の実装構造体。 - 請求項2乃至請求項4のいずれかに記載の半導体素子の実装構造体において、
前記非金属無機フィラは、シリカからなることを特徴とする半導体素子の実装構造体。 - 請求項2乃至請求項5のいずれかに記載の半導体素子の実装構造体において、
前記配線基板は、前記半導体素子とバンプを介して接続されているとともに、
前記バンプは、前記スルーホール導体の直上に形成されていることを特徴とする半導体素子の実装構造体。 - 請求項1乃至請求項6のいずれかに記載の半導体素子の実装構造体において、
前記第1繊維は、前記第1繊維の直径方向よりも前記第1繊維の繊維方向に熱伝導率が大きくて、
前記第2繊維は、前記第2繊維の直径方向よりも前記第2繊維の繊維方向に熱伝導率が大きいことを特徴とする半導体素子の実装構造体。 - 請求項1乃至請求項7のいずれかに記載の半導体素子の実装構造体において、
前記第1繊維又は前記第2繊維は、ポリパラフェニレンベンズビスオキサゾール樹脂から成ることを特徴とする半導体素子の実装構造体。 - 請求項1乃至請求項8のいずれかに記載の半導体素子の実装構造体において、
前記配線基板は、平面視して前記第1方向に沿って配列してなる複数の前記第1繊維を有する第1繊維層と、平面視して前記第2方向に沿って配列してなる複数の前記第2繊維を有する第2繊維層とを含んで積層されていることを特徴とする半導体素子の実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347322A JP5036295B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体素子の実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347322A JP5036295B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体素子の実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008159860A JP2008159860A (ja) | 2008-07-10 |
JP5036295B2 true JP5036295B2 (ja) | 2012-09-26 |
Family
ID=39660445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347322A Expired - Fee Related JP5036295B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体素子の実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5036295B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106519025B (zh) | 2007-09-26 | 2021-04-23 | 中外制药株式会社 | 利用cdr的氨基酸取代来改变抗体等电点的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61140154A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Ltd | 半導体装置 |
JPH07336002A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Chem Co Ltd | 配線板及びその製造法 |
JP2000273196A (ja) * | 1999-03-24 | 2000-10-03 | Polymatech Co Ltd | 熱伝導性樹脂基板および半導体パッケージ |
JP2005159268A (ja) * | 2003-10-29 | 2005-06-16 | Kyocera Corp | 配線基板及びその製造方法 |
JP2006203142A (ja) * | 2005-01-24 | 2006-08-03 | Kyocera Chemical Corp | 半導体パッケージ用多層プリント配線板 |
-
2006
- 2006-12-25 JP JP2006347322A patent/JP5036295B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008159860A (ja) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
JP5326269B2 (ja) | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 | |
KR102107037B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
TWI526128B (zh) | 多層基板及其製造方法 | |
JP6221221B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
US20080196931A1 (en) | Printed circuit board having embedded components and method for manufacturing thereof | |
JP2007180105A (ja) | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 | |
KR101148628B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
JP4900624B2 (ja) | 回路装置 | |
JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5019995B2 (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5036295B2 (ja) | 半導体素子の実装構造体 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6870184B2 (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
JP4467540B2 (ja) | 回路装置 | |
JP2008235783A (ja) | 電子装置 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP4804374B2 (ja) | 配線基板およびその製造方法 | |
KR20150057066A (ko) | 인쇄회로기판 | |
KR101814843B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5110858B2 (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5036295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |