JP2014220310A - 多層基板およびこれを用いた電子装置、多層基板の製造方法 - Google Patents
多層基板およびこれを用いた電子装置、多層基板の製造方法 Download PDFInfo
- Publication number
- JP2014220310A JP2014220310A JP2013097232A JP2013097232A JP2014220310A JP 2014220310 A JP2014220310 A JP 2014220310A JP 2013097232 A JP2013097232 A JP 2013097232A JP 2013097232 A JP2013097232 A JP 2013097232A JP 2014220310 A JP2014220310 A JP 2014220310A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- additive
- build
- core layer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】樹脂32内に、熱膨張係数を制御する球状のフィラー33に加えて、棒状、扁平状、燐片状の添加剤34の少なくともいずれか1つが混入されたビルドアップ層30とする。そして、添加剤34は、長手方向とビルドアップ層30の一面30aにおける法線方向とが交差するように樹脂32内に配置する。
【選択図】図2
Description
本発明の第1実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してビルドアップ層30の製造工程を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
20 コア層
20a 表面
30 ビルドアップ層
30a 一面
32 樹脂
33 フィラー
34 添加剤
61 ランド
121〜123 電子部品
130 はんだ
Claims (7)
- 表面(20a)を有するコア層(20)と、
前記コア層の表面に形成された内層配線(51)と、
前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
前記ビルドアップ層は、樹脂(32)内に、熱膨張係数を制御する球状のフィラー(33)に加えて、棒状、扁平状、燐片状の添加剤(34)の少なくともいずれか1つが混入されており、
前記添加剤の長手方向と前記ビルドアップ層の一面における法線方向とが交差していることを特徴とする多層基板。 - 前記ビルドアップ層は、樹脂内に平面方向が前記一面と平行となるガラスクロス(31)が配置されていることを特徴とする請求項1に記載の多層基板。
- 前記添加剤は、前記フィラーと同じ材質で構成されていることを特徴とする請求項1または2に記載の多層基板。
- 前記添加剤は、前記ガラスクロスと同じ材質で構成されていることを特徴とする請求項1または2に記載の多層基板。
- 請求項1ないし4のいずれか1つに記載の多層基板と、
前記ランド上に配置された前記はんだと、
前記はんだを介して前記ランドに搭載された前記電子部品と、
前記電子部品および前記ランドを封止するモールド樹脂(150)と、を備えることを特徴とする電子装置。 - 表面(20a)を有するコア層(20)と、
前記コア層の表面に形成された内層配線(51)と、
前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
前記ビルドアップ層は、樹脂内に、熱膨張係数を制御する球状のフィラー(33)に加えて、棒状、扁平状、燐片状の添加剤(34)の少なくともいずれか1つが混入されており、
前記添加剤の長手方向と前記ビルドアップ層の一面における法線方向とが交差している多層基板の製造方法において、
前記コア層に前記内層配線を形成する工程と、
前記ビルドアップ層を用意する工程と、
前記コア層、前記ビルドアップ層、金属板(166)を順に積層して積層体(168)を構成する工程と、
前記積層体を一体化する工程と、
前記金属板をパターニングして前記ランドを形成する工程と、を行い、
前記ビルドアップ層を用意する工程では、前記フィラーおよび前記添加剤が混入された液状樹脂(170)にガラスクロスシート(31a)を含浸させる工程と、前記液状樹脂を含浸させた前記ガラスクロスシートを上方に引き上げ、重力によって前記液状樹脂を流動させることにより、前記液状樹脂と前記添加剤との摩擦力によって前記添加剤の長手方向を前記引き上げ方向に近づける工程と、を行い、
前記積層体を構成する工程では、前記引き上げ方向と前記積層方向とが直交するように前記ビルドアップ層を配置することを特徴とする多層基板の製造方法。 - 表面(20a)を有するコア層(20)と、
前記コア層の表面に形成された内層配線(51)と、
前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層(30)と、
前記ビルドアップ層のうち前記コア層と反対側の一面(30a)に形成され、はんだ(130)を介して電子部品(121〜123)が搭載されるランド(61)と、を備え、
前記ビルドアップ層は、樹脂内に、熱膨張係数を制御する球状のフィラー(33)に加えて、棒状、扁平状、燐片状の添加剤(34)の少なくともいずれか1つが混入されており、
前記添加剤の長手方向と前記ビルドアップ層の一面における法線方向とが交差している多層基板の製造方法において、
前記コア層に前記内層配線を形成する工程と、
前記ビルドアップ層を用意する工程と、
前記コア層、前記ビルドアップ層、金属板(166)を順に積層して積層体(168)を構成する工程と、
前記積層体を一体化する工程と、
前記金属板をパターニングして前記ランドを形成する工程と、を行い、
前記ビルドアップ層を用意する工程では、前記フィラーおよび前記添加剤が混入された液状樹脂(170)をフィルム(171)の一面に塗布する工程と、前記液状樹脂を塗布した前記フィルムを上方に引き上げ、重力によって前記液状樹脂を流動させることにより、前記液状樹脂と前記添加剤との摩擦力によって前記添加剤の長手方向を前記引き上げ方向に近づける工程と、を行い、
前記積層体を構成する工程の前に、前記ビルドアップ層から前記フィルムを除去し、
前記積層体を構成する工程では、引き上げ方向と前記積層方向とが直交するように前記ビルドアップ層を配置することを特徴とする多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013097232A JP6111833B2 (ja) | 2013-05-06 | 2013-05-06 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013097232A JP6111833B2 (ja) | 2013-05-06 | 2013-05-06 | 多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220310A true JP2014220310A (ja) | 2014-11-20 |
JP6111833B2 JP6111833B2 (ja) | 2017-04-12 |
Family
ID=51938520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013097232A Expired - Fee Related JP6111833B2 (ja) | 2013-05-06 | 2013-05-06 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6111833B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990001860A1 (de) * | 1988-08-04 | 1990-02-22 | Teldix Gmbh | Leiterplatte |
JPH10135644A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Chem Co Ltd | ワイヤボンディング用多層プリント配線板の製造方法 |
JP2001119150A (ja) * | 1999-10-19 | 2001-04-27 | Hitachi Chem Co Ltd | ビルドアップ配線板用材料とそのビルドアップ配線板用材料を用いたプリント配線板の製造方法 |
JP2001119153A (ja) * | 1999-10-22 | 2001-04-27 | Hitachi Chem Co Ltd | 接着剤シートとその製造法とその接着剤シートを用いた多層プリント配線板並びにその製造方法 |
JP2005347358A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
2013
- 2013-05-06 JP JP2013097232A patent/JP6111833B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990001860A1 (de) * | 1988-08-04 | 1990-02-22 | Teldix Gmbh | Leiterplatte |
JPH10135644A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Chem Co Ltd | ワイヤボンディング用多層プリント配線板の製造方法 |
JP2001119150A (ja) * | 1999-10-19 | 2001-04-27 | Hitachi Chem Co Ltd | ビルドアップ配線板用材料とそのビルドアップ配線板用材料を用いたプリント配線板の製造方法 |
JP2001119153A (ja) * | 1999-10-22 | 2001-04-27 | Hitachi Chem Co Ltd | 接着剤シートとその製造法とその接着剤シートを用いた多層プリント配線板並びにその製造方法 |
JP2005347358A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6111833B2 (ja) | 2017-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014174827A1 (ja) | 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置 | |
JP6111832B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
CN107017211B (zh) | 电子部件和方法 | |
US20160295692A1 (en) | Printed wiring board and method for manufacturing the same | |
JP6111833B2 (ja) | 多層基板の製造方法 | |
JP5983523B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP6011472B2 (ja) | 基板、およびこれを用いた電子装置 | |
JP6075187B2 (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014216559A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014216564A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2014220429A (ja) | 多層基板およびこれを用いた電子装置 | |
JP6163951B2 (ja) | 多層基板およびこれを用いた電子装置 | |
JP6044441B2 (ja) | 電子装置の製造方法およびこれに用いられる多層基板 | |
JP2017085073A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
JP2014216560A (ja) | 多層基板およびこれを用いた電子装置 | |
JP2015015355A (ja) | 配線基板およびこれを用いた電子装置、配線基板の製造方法 | |
JP2014216565A (ja) | 多層基板およびこれを用いた電子装置 | |
JP6127756B2 (ja) | 多層基板、および多層基板の製造方法 | |
JP2007243079A (ja) | 放熱型プリント配線板及びその製造方法 | |
JP6323011B2 (ja) | 多層基板 | |
JP2014220307A (ja) | 多層基板、これを用いた電子装置および多層基板の製造方法 | |
JP2014216561A (ja) | 多層基板およびこれを用いた電子装置 | |
TWI513390B (zh) | 電路板及其製造方法 | |
JP2014220306A (ja) | プリント基板、これを用いた電子装置およびプリント基板の製造方法 | |
JP2015207620A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6111833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |