KR100212706B1 - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR100212706B1
KR100212706B1 KR1019960027828A KR19960027828A KR100212706B1 KR 100212706 B1 KR100212706 B1 KR 100212706B1 KR 1019960027828 A KR1019960027828 A KR 1019960027828A KR 19960027828 A KR19960027828 A KR 19960027828A KR 100212706 B1 KR100212706 B1 KR 100212706B1
Authority
KR
South Korea
Prior art keywords
lead
terminal
semiconductor device
internal
die
Prior art date
Application number
KR1019960027828A
Other languages
English (en)
Other versions
KR980012361A (ko
Inventor
목승곤
김영수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960027828A priority Critical patent/KR100212706B1/ko
Publication of KR980012361A publication Critical patent/KR980012361A/ko
Application granted granted Critical
Publication of KR100212706B1 publication Critical patent/KR100212706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 디바이스에 관한 것으로서, 더 상세하게는 MOSFET(metal oxide semiconductor field effect transistor)와 같은 반도체 디바이스의 리드 프레임 구조를 변경하여 향상시킨 반도체 디바이스에 관한 것이다. 이를 위한 본 발명은, 반도체 다이와 다이 부착 패드, 게이트와 드레인 및 소오스의 리드 프레임 및 본딩 와이어를 포함하는 반도체 디바이스에 있어서, 드레인 단자용 내부 리드가 게이트 단자용 내부 리드쪽으로 치우쳐 있고, 소오스 단자용 내부 리드의 본딩 패드의 크기가 상기 게이트 단자용 내부 리드의 본딩 패드의 크기보다 크게 형성되어 있는 것을 특징으로 한다.
이로써, 본 발명에 따른 반도체 디바이스는 트랜지스터의 중앙에 위치하는 드레인 단자용 내부 리드를 게이트 단자용 내부 리드쪽으로 치우치게 형성하여 소오스 단자용 내부 리드의 크기를 게이트 단자용 내부 리드의 크기보다 크게 함으로써 반도체 디바이스의 고신뢰성 및 고효율성을 달성할수 있으며, 더욱이 내구성을 향상시킬수 있는 이점을 제공한다.

Description

반도체 디바이스
본 발명은 반도체 디바이스에 관한 것으로서, 더 상세하게는 MOSFET(metal oxide semiconductor field effect transistor)와 같은 반도체 디바이스의 리드 프레임 구조를 변경하여 그 특성을 향상시킨 반도체 디바이스에 관한 것이다.
일반적으로, MOSFET와 같은 트랜지스터를 포함하는 반도체 디바이스들은 통상, 반도체 다이(die; 또는 칩)와 이 다이를 위한 패키지(또는 하우징)로 구성되는데, 이때, 상기 패키지는 다이 부착 패드와 리드부를 구비한다. 이와같이, 다이와 패키지를 포함하는 MOSFET 트랜지스터 반도체 디바이스를 제1도에 나타내 보였다. 제1도를 참조하면, 이는 미국특허 제4,631,805호에 개시된 트랜지스터로서, 전술한 바와 같이 반도체 다이(1)와, 이 반도체 다이(1)의 부착영역을 정의하는 다이 부착 패드(3)와, 게이트 단자용 내외부 리드(4)(12), 드레인 단자용 내외부 리드(5)(13), 소오스 단자용 내외부 리드(6)(14)로 이루어진 3개의 리드들과, 이 리드들을 외부의 충격으로부터 보호하는 봉합체(encapsulant;7)로 이루어진다.
이때, 도면에 도시된 바와 같이, 반도체 다이(1)의 상면에는 소정의 회로부(8)와, 이 회로부(8)와 상기 리드들을 연결하는 본딩 와이어(2)가 마련되어 있다.
그리고, 제1도의 트랜지스터는 반도체 다이(1)를 다이 부착 패드(3)에 부착시키는 다이 부착 솔더부(solder portion; 9)와, 히드 싱크부(11) 및 취부 구멍(10)을 포함한다. 여기서, 상기 본딩 와이어(2)로는 통상 골드 와이어 또는 알루미늄 와이어가 사용되고, 다이 부착 패드(3)로는 순동 또는 은 도금체, 알루미늄 도금체가 사용되며, 상기 봉합체(7)로는 반도체 다이(1) 및 내부 리드들(4)(5)(6)을 내·외부의 전자기로부터 용이하게 차폐할 수 있는 예컨대, 이엠씨(EMC; Epoxy Molding Compound)가 사용된다. 이때, 상술한 다이 부착 패드(3)는 기계적인 지지부재 역할을 수행함과 아울러, 전기적인 접속부재 역할 및 방열부재로서의 역할을 수행한다.
상술한 구성을 갖는 MOSFET 트랜지스터는 여러 가지 전기적인 특성을 보유하고 있는데, 그 중에서도 특히, 트랜지스터의 온(ON) 상태에서 드레인 단자와 소오스 단자 사이의 저항을 나타내는 드레인-소오스 저항(RDS(ON))값이 최근에 매우 중요한 의미를 가지게 되었다. 이는 통상의 MOSFET 트랜지스터의 경우, 예컨대, 자동차 전자제어장치와 같은 특수한 환경에서 사용될 때, 고온의 열을 발생하는 특성을 나타내게 되며, 만약, 온 상태에서의 드레인-소오스 저항(이하, RDS(ON)이라 약칭한다) 값이 크면, 트랜지스터의 동작시, 많은 열이 발생하게 되고, 이는 트랜지스터가 높은 효율과 신뢰도가 요구되는 특수한 환경에서 쉽게 사용되지 못하는 원인으로 작용할 수 있기 때문이다. 따라서, 트랜지스터의 높은 효율과 신뢰성 및 내구성을 제공하기 위해서는 RDS(ON) 값을 최대한으로 줄여야 한다.
현재, 상기의 RDS(ON) 값을 줄이는 방법으로, 트랜지스터의 패키징 단계 이전에, 반도체 다이(1)의 설계를 대폭 변경시키거나, 트랜지스터의 패키징(packaging) 단계에서, 소오스 단자용 내부 리드(6)와 전기적으로 접속되는 본딩 와이어(2)를 굵은 와이어로 하거나, 또는 이 본딩 와이어(2)의 수를 기존의 1개에서 4개 또는 5개로 늘려주는 방법이 주로 이용되고 있다.
그러나, 상기와 같은 방법에 의하여 RDS(ON) 값을 줄일 때, 드레인 단자용 내부 리드(5)가 다이 부착 패드(3)의 중앙에 위치하는 이유로 인해 소오스 단자용 내부 리드(6)의 크기가 제한될 수밖에 없어, 최대로 본딩할 수 있는 와이어(2)의 굵기와 그 수가 제한되고, 이 때문에 패키징 단계에서 본딩 와이어만으로 RDS(ON) 값을 줄이는데 한계가 있는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 반도체 디바이스를 이루는 내부 리드 프레임의 구조를 변경하여 트랜지스터의 고신뢰성 및 고효율성을 달성할 수 있도록 하는 반도체 디바이스를 제공함에 그 목적이 있다.
본 발명의 또 다른 목적은 반도체 디바이스의 패키징 단계에서 반도체 다이를 변경하지 않고도 낮은 RDS(ON)값을 제공할 수 있도록 하는 반도체 디바이스를 제공하는데 있다.
제1도는 종래의 반도체 디바이스를 도시한 구성도.
제2도는 본 발명에 따른 반도체 디바이스의 평면구성을 도시한 구성도.
제3도는 본 발명에 따른 반도체 디바이스의 측면구성을 도시한 구성도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 다이 22 : 본딩 와이어
23 : 다이 부착 패드 24 : 게이트 단자용 내부 리드
25 : 드레인 단자용 내부 리드 26 : 소오스 단자용 내부 리드
27 : 봉합체(encapsulant) 28 : 다이 회로부
29 : 다이 부착 솔더(solder)부 30 : 취부 구멍
31 : 히트 싱크부
상기 목적을 달성하기 위한 본 발명에서는, 드레인 단자용 내부 리드를 소오스 단자용 내부리드보다 게이트 단자용 내부리드쪽으로 치우쳐 배치한다.
이때, 드레인 단자용 내부 리드의 치우침에 의해 확보된 영역에는 소오스 단자용 내부 리드와 전기적으로 연결되는 본딩 와이어의 개수가 실질적으로 증가할 수 있도록 소오스 단자용 내부 리드의 본딩 패드가 연장 형성된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 디바이스의 바람직한 실시예를 좀더 상세하게 설명한다.
후술하는 본 발명의 반도체 디바이스는, 예를 들어, 트랜지스터의 드레인 단자용 내부 리드, 소오스 단자용 내부 리드, 게이트 단자용 내부 리드의 각 구조를 변경함으로써 RDS(ON) 값을 효과적으로 낮춘 것이다.
제2도에 도시된 바와 같이, 본 발명의 반도체 디바이스는 반도체 다이(21)와, 다이 부착 패드(23), 그리고 3개의 리드들을 포함하여 이루어진다.
이때, 3개의 리드들은 다이 부착 패드(23)의 전방부 일측, 예컨대, 좌측에 배치된 게이트 단자용 내·외부 리드(23)(32)와, 다이 부착 패드(23)의 전방부 다른 일측, 예컨대, 우측에 배치된 소오스 단자용 내외부 리드(26)(34)와, 이러한 게이트 단자용 내외부 리드(26)(32)와, 소오스 단자용 내외부 리드(26)(34) 사이에 배치된 드레인 단자용 내·외부 리드(25)(33)를 포함하여 이루어진다.
이때, 반도체 다이(21)의 상면에는 소정의 다이 회로부(28)와 이 다이회로부(28)와 상기 각 리드들을 연결하는 본딩 와이어(22)가 마련되어 있다.
여기서, 반도체 다이(21)의 저부에는 이 반도체 다이(21)를 다이 부착 패드(23)에 부착시키는 다이 부착 솔더부(solder portion; 29)가 배치되며, 다이 부착 패드(23)의 후방부에는 히드 싱크부(31) 및 취부구멍(30)이 배치된다.
이때, 상술한 본딩 와이어(32)로는 통상 골드 와이어 또는 알루미늄 와이어가 사용되고, 다이 부착 패드(23)로는 순동 또는 은 도금체, 알루미늄 도금체가 사용된다. 여기서, 상술한 다이 부착 패드(23)는 기계적인 지지부재 역할과 함께, 전기적인 접속부재 역할 및 방열부재로서의 역할도 아울러 수행한다. 이러한 각 구성물들은 봉합체(27 : 제3도에 도시)로 최종 봉지되는데, 이 봉합체(27)로는 다이(31) 및 상술한 각 내부 리드들(24)(25)(26)을 내, 외부의 전자기로부터 용이하게 차폐할 수 있는 EMC가 사용된다.
여기서, 도면에 도시된 바와 같이, 상술한 드레인 단자용 내부 리드(25)는 본 발명의 주요한 특징으로서, 다이 부착 패드(23)의 중앙에서 벗어나, 소오스 단자용 내부 리드(26)보다, 게이트 단자용 내부 리드(24)쪽에 치우쳐 배치된다.
이때, 드레인 단자용 내부 리드(25)의 치우침에 의해 확보된 영역에는 소오스 단자용 내부 리드(26)의 본딩 패드가 횡으로 연장 형성된다.
상술한 바와 같이 구성된 본 발명에 따른 반도체 디바이스의 작용을 제2도 또는 제3도를 참조하면서 설명하면 다음과 같다.
제2도 또는 제3도에 도시된 바와 같이, 본 발명에 따른 반도체 디바이스에 있어서, 드레인 단자용 내부 리드(25)는 소오스 단자용 내부 리드(26)보다, 게이트 단자용 내부 리드(24)쪽으로 치우쳐 형성되고, 드레인 단자용 내부 리드(25)의 치우침에 의해 확보된 영역에는 소오스 단자용 내부 리드(26)의 본딩 패드가 횡으로 연장 형성된다. 이 때문에, 소오스 단자용 내부 리드(26)가 갖는 본딩 패드의 크기는 게이트 단자용 내부 리드(24)가 갖는 본딩 패드의 크기보다 크게 형성될 수 있다. 즉, 드레인 단자용 내부 리드(25)가 게이트 단자용 내부 리드(24)쪽으로 치우쳐 형성됨으로써, 확보된 공간을 소오스 단자용 내부 리드(26)의 본딩 패드가 채움으로써, 소오스 단자용 내부 리드(26)는 종래의 내부 리드(6; 제1도)보다 그 크기를 크게 유지할 수 있게 되는 것이다.
따라서, 반도체 다이(21)의 상면에 형성된 다이 회로부(28)와 상기 리드들, 특히, 소오스 단자용 내부 리드(26)의 본딩 패드를 연결하는 본딩 와이어(22)는 그 개수가 실질적으로 증가할 수 있다.
예컨대, 소오스 단자용 내부 리드(26)의 본딩 패드와 상술한 다이 회로부(28)를 연결하는 본딩 와이어(22)의 직경이 예컨대, 15mil일 경우, 본 발명에서는 그 개수를 적어도 4개 이상으로 용이하게 증가시킬 수 있다.
이러함으로, 본 발명에서는 트랜지스터의 온(ON)시의 RDS(ON)값을 효과적으로 줄일 수 있어, 트랜지스터 동작시 발생하는 열을 효율적으로 줄일 수 있게 된다.
본 발명에서는 상술한 바와 같이, 드레인 단자용 내부 리드의 독립적인 형태 개선을 통해, 소오스 단자용 내부 리드가 갖는 본딩 패드의 전체적인 본딩 영역 증가를 유도할 수 있기 때문에, 다이 부착 패드 또는 반도체 다이에는 아무런 영향을 미치지 않는 상태에서, 상술한 본딩 와이어의 개수 증가를 용이하게 달성할 수 있다.
지금까지 본 발명의 반도체 디바이스를 MOSFET 트랜지스터를 예로하여 설명하였지만, 본 발명은 MOSFET 트랜지스터에 한정하지 않으며, 상기 트랜지스터와 균등한 구조 및 구성을 갖는 모든 반도체 디바이스에 용이하게 적용될 수 있다는 것은 당업자에게 자명할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 디바이스는 트랜지스터의 중앙에 위치하는 드레인 단자용 내부 리드를 게이트 단자용 내부 리드쪽으로 치우치게 형성하여, 소오스 단자용 내부 리드의 크기를 게이트 단자용 내부 리드의 크기보다 크게 함으로써 반도체 디바이스의 고신뢰성 및 고효율성을 달성할수 있으며, 더욱이 내구성을 향상시킬 수 있는 이점을 제공한다.

Claims (1)

  1. 반도체 다이와; 상기 반도체 다이를 지지하는 다이 부탁 패드와; 상기 다이 부착 패드의 전방부 일측에 배치된 소오스 단자용 내·외부 리드와; 상기 다이 부착 패드의 전방부 다른 일측에 배치된 게이트 단자용 내외부 리드와; 상기 소오스 단자용 내·외부 리드 및 게이트 단자용 내외부 리드 사이에 배치된 드레인 단자용 내외부 리드와; 상기 소오스 단자용 내부 리드, 게이트 단자용 내부 리드, 드레인 단자용 내부 리드의 각각과 상기 반도체 다이를 전기적으로 연결하는 본딩 와이어를 포함하며, 상기 드레인 단자용 내부 리드는 상기 소오스 단자용 내부 리드보다 상기 게이트 단자용 내부 리드쪽으로 치우쳐 배치되고, 상기 드레인 단자용 내부 리드의 치우침에 의해 확보된 영역에는 상기 소오스 단자용 내부 리드와 전기적으로 연결되는 상기 본딩 와이어의 개수가 실질적으로 증가될 수 있도록 상기 소오스 단자용 내부 리드의 본딩 패드가 연장 형성되는 것을 특징으로 하는 반도체 디바이스.
KR1019960027828A 1996-07-10 1996-07-10 반도체 디바이스 KR100212706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027828A KR100212706B1 (ko) 1996-07-10 1996-07-10 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027828A KR100212706B1 (ko) 1996-07-10 1996-07-10 반도체 디바이스

Publications (2)

Publication Number Publication Date
KR980012361A KR980012361A (ko) 1998-04-30
KR100212706B1 true KR100212706B1 (ko) 1999-08-02

Family

ID=19465919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027828A KR100212706B1 (ko) 1996-07-10 1996-07-10 반도체 디바이스

Country Status (1)

Country Link
KR (1) KR100212706B1 (ko)

Also Published As

Publication number Publication date
KR980012361A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR101100838B1 (ko) 반도체장치
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US5293301A (en) Semiconductor device and lead frame used therein
US7208818B2 (en) Power semiconductor package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6448643B2 (en) Three commonly housed diverse semiconductor dice
US20150137343A1 (en) Enhanced die-up ball grid array and method for making the same
US20020109226A1 (en) Enhanced die-down ball grid array and method for making the same
US7759775B2 (en) High current semiconductor power device SOIC package
JP2001068498A (ja) 半導体装置
KR100212706B1 (ko) 반도체 디바이스
US20060145312A1 (en) Dual flat non-leaded semiconductor package
KR100213433B1 (ko) 반도체 디바이스
WO2024034359A1 (ja) 半導体装置
JP2000349221A (ja) リードフレームおよびそれを用いた半導体デバイス
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR0167281B1 (ko) 비엘피 패키지
JPH0529539A (ja) マルチチツプモジユール
KR101016715B1 (ko) 반도체장치
KR0140091Y1 (ko) 반도체 패키지
KR20000004424A (ko) 스택 칩 패키지
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR100325669B1 (ko) 반도체 패키지
KR980012336A (ko) 다이 패드 히트 스프레더(dph) 구조의 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee