KR0140091Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR0140091Y1
KR0140091Y1 KR2019950034804U KR19950034804U KR0140091Y1 KR 0140091 Y1 KR0140091 Y1 KR 0140091Y1 KR 2019950034804 U KR2019950034804 U KR 2019950034804U KR 19950034804 U KR19950034804 U KR 19950034804U KR 0140091 Y1 KR0140091 Y1 KR 0140091Y1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor package
metal board
cover
bonding wire
Prior art date
Application number
KR2019950034804U
Other languages
English (en)
Other versions
KR970025863U (ko
Inventor
이현일
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950034804U priority Critical patent/KR0140091Y1/ko
Publication of KR970025863U publication Critical patent/KR970025863U/ko
Application granted granted Critical
Publication of KR0140091Y1 publication Critical patent/KR0140091Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 반도체 패키지에 있어서, 반도체 칩이 저면에 안착되는 안착홈이 형성된 금속보오드와, 안착홈 가장자리의 금속보오드 상면에 부착된 다수의 내부리드와, 각각의 내부리이드와 반도체칩을 전기적으로 연결시키는 다수의 본딩와이어와, 금속보오드와 내부리드와 반도체 칩과 본딩와이어를 에워싸면서 형성된 패키지몸체와, 본딩와이어를 덮도록 형성된 덮게와, 내부리드에 연결되어, 기판에 실장되는 외부리드로 이루어지는 것을 특징으로 하는 반도체 패키지에 관한 것이다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지를 설명하기 위해 도시한 도면이고,
제2도는 본 고안의 반도체 패키지를 설명하기 위해 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 금속보오드 11 : 접착제
12, 22 : 반도체 칩 13, 23 : 내부리드
14, 24 : 본딩와이어 15, 25 : 외부리드
21 : 절연테이프 26 : 덮게
A : 안착홈 B, B' : 패키지몸체
본 고안은 반도체 패키지에 관한 것으로, 특히 반도체 패키지의 각각의 내부리드와 반도체 칩을 전기적으로 연결시키기 위한 본딩와이어가 일정높이를 유지하기 때문에 몰딩시 발생되는 와이어 스윕(sweep)방지에 적당한 반도체 패키지에 관한 것이다.
제1도는 종래의 반도체 패키지를 설명하기 위해 도시한 도면으로, 이하 첨부된 도면을 참고로 하여 종래의 반도체 패키지를 설명하면 다음과 같다.
종래의 반도체 패키지는 제1도와 같이,
상면에 반도체 칩(12)이 접착제(11)에 의해 고정되어 안착되는 금속보오드(10)와,
금속보오드(10)의 상면에서 접착제(11)에 의해 고정되되, 반도체 칩(12)이 안착된 부위의 가장자리에 다수 형성된 내부리드(13)와,
각각의 내부리이드(13)와 반도체칩(12)을 전기적으로 연결시키는 다수의 본딩와이어(14)와,
금속보오드(10)와 내부리드(13)와 반도체 칩(12)과 본딩와이어(14)를 애워싸면서 형성된 패키지몸체(B)와,
일단은 패키지몸체(B)의 내부에서 각각의 내부리드(13)와 연결되고, 또 다른 단은 패키지몸체(B)의 외부로 돌출되는 다수의 외부리드(15)로 이루어진다.
그러나 반도체 칩과 내부리드를 전기적으로 연결시켜주는 본딩와이어가 일정 높비(h)를 유지해야 하지만, 종래의 반도체 패키지에는 본딩와이어를 보호하는 장치가 별도로 없기 때문에 몰딩시 열로 인하여 유체로 변한 몰딩물질이 캐버티(cavity)로 흘러들어갈 때의 압력 및 속도에 의하여 와이어의 스윕이 발생하는 문제점이 있다.
본 고안의 반도체 패키지는 이러한 문제점을 해결하고자 안출된 것으로써 반도체 패키지 몰딩시 본딩와이어의 스윕을 방지하고자 한다.
본 고안은 안착홈이 형성된 금속보오드에 반도체 칩을 안착시켜 내부리드와 칩을 와이어본딩하고 본딩와이어를 덮도록 덮게를 형성한 반도체 패키지에 관한 것이다.
제2도는 본 고안의 반도체 패키지를 설명하기 위해 도시한 도면으로, 이하 첨부된 도면을 참고로 하여 본 고안의 반도체 패키지를 설명하면 다음과 같다.
본 고안의 반도체 패키지는 제2도와 같이,
반도체 칩(22)이 저면에 안착되는 안착홈(A)이 형성된 금속보오드(20)와,
안착홈(A) 가장자리의 금속보오드(20) 상면에 부착된 다수의 내부리드(23)와,
각각의 내부리드(23)와 반도체 칩(22)을 전기적으로 연결시키는 다수의 본딩와이어(24)와,
금속보오드(30)와 내부리드(23)와 반도체 칩(22)과 본딩와이어(24)를 애워싸면서 형성된 패키지몸체(B')와,
본딩와이어(24)를 덮도록 형성된 덮게(26)와,
내부리드(23)에 연결되어, 기판에 실장되는 외부리드(25)로 이루어진다.
본 고안의 반도체 패키지에서 본딩와이어(24)를 보호하기 위한 덮게(26)는 내부리드(23) 위에서 밑면이 개방된 육면체의 형태로 형성하여 본딩와이어(24)를 보호하고, 밑면 가장자리는 내부리드(23)와 절연테이프(21)로 접착된다.
또한, 덮게(26)의 재료로는 알루미늄이나 구리를 사용하여 집적회로에서 방출되는 열을 발산하기에도 적합하도록 한다.
그리고 금속보오드(20)에 형성된 안착홈(A)에 반도체 칩(22)을 절연테이프(21)에 의해 접착시킨다.
본 고안의 반도체 패키지는 금속보오드에 형성된 안착홈에 반도체 칩을 안착시키고, 안착홈 위에 안착된 반도체 칩과 각각의 내부리드를 와이어본딩함으로써 본딩에 쓰이는 본딩와이어의 길이 및 높이를 줄이고 또한, 덮게를 형성하여 본딩와이어를 보호한다.
즉, 본 고안의 반도체 패키지는 반도체 칩과 각각의 내부리드를 연결하는 본딩와이어의 높이, 다시 말해서 금속보오드 표면에 나타나는 실제적인 본딩와이어의 높이를 줄이고 몰딩시 몰딩물질을 차단하도록 덮게를 지워 본딩와이어의 스윕방지하며, 또한 본딩에 사용되는 와이어의 길이가 종래보다 단축되어 디바이스의 특성이 좋으며, 또한 전기저항을 줄여 집적회로에서 발생되는 열을 감소시킬 수 있다.
그리고 내부리드위에서 본딩와이어를 덮도록 덮게를 형성함으로써 몰딩시 몰딩물질을 차단하여 와이어의 스윕현상을 없앨 수 있고, 또한 알루미늄이나 구리의 재질을 사용함으로써 열발산 또한 용이하다.

Claims (3)

  1. 반도체 패키지에 있어서, 반도체 칩이 저면에 안착되는 안착홈이 형성된 금속보오드와, 상기 안착홈 가장자리의 상기 금속보오드 상면에 형성되어 상기 반도체 칩과 연결되는 다수개의 내부리드와, 상기 다수개의 내부리드와 상기 반도체 칩을 전기적으로 연결시키는 다수개의 본딩와이어와, 상기 금속보오드와 상기 내부리드와 상기 반도체 칩과 상기 본딩와이어를 에워싸도록 형성된 패키지몸체와, 상기 반도체 칩과 상기 본딩와이어를 덮도록 형성된 덮개와, 상기 내부리드에 연결되어 기판에 실장되는 외부리드로 이루어지는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 덮개는 상기 내부리드와 절연테이프에 의해 고정된 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 덮개 재질은 알루미늄 또는 구리인 것을 특징으로 하는 반도체 패키지.
KR2019950034804U 1995-11-22 1995-11-22 반도체 패키지 KR0140091Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950034804U KR0140091Y1 (ko) 1995-11-22 1995-11-22 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950034804U KR0140091Y1 (ko) 1995-11-22 1995-11-22 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970025863U KR970025863U (ko) 1997-06-20
KR0140091Y1 true KR0140091Y1 (ko) 1999-03-20

Family

ID=19429790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950034804U KR0140091Y1 (ko) 1995-11-22 1995-11-22 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0140091Y1 (ko)

Also Published As

Publication number Publication date
KR970025863U (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
US7126218B1 (en) Embedded heat spreader ball grid array
US5594234A (en) Downset exposed die mount pad leadframe and package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5679975A (en) Conductive encapsulating shield for an integrated circuit
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US5293301A (en) Semiconductor device and lead frame used therein
US5629561A (en) Semiconductor package with integral heat dissipator
US5436500A (en) Surface mount semiconductor package
KR970013239A (ko) 반도체장치 및 그 실장 구조
US5319242A (en) Semiconductor package having an exposed die surface
KR20010044277A (ko) 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
KR19990037421A (ko) 몰드 bga 형 반도체 장치 및 그 제조 방법
KR0140091Y1 (ko) 반도체 패키지
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR102228938B1 (ko) 커플드 반도체 패키지
JP2904154B2 (ja) 半導体素子を含む電子回路装置
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
KR950001367B1 (ko) 반도체 장치의 실장구조
KR200156148Y1 (ko) 반도체 패키지
KR100191854B1 (ko) 요철이 형성된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지
KR100212706B1 (ko) 반도체 디바이스
KR960004561B1 (ko) 반도체 패키지
JPS6245159A (ja) 半導体装置
KR100250148B1 (ko) 비지에이 반도체 패키지
KR0125874Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee