KR100325669B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100325669B1
KR100325669B1 KR1020000007808A KR20000007808A KR100325669B1 KR 100325669 B1 KR100325669 B1 KR 100325669B1 KR 1020000007808 A KR1020000007808 A KR 1020000007808A KR 20000007808 A KR20000007808 A KR 20000007808A KR 100325669 B1 KR100325669 B1 KR 100325669B1
Authority
KR
South Korea
Prior art keywords
pad
lead frame
semiconductor power
power device
semiconductor package
Prior art date
Application number
KR1020000007808A
Other languages
English (en)
Other versions
KR20010081726A (ko
Inventor
남시백
전오섭
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1020000007808A priority Critical patent/KR100325669B1/ko
Priority to US09/788,013 priority patent/US20010045634A1/en
Publication of KR20010081726A publication Critical patent/KR20010081726A/ko
Application granted granted Critical
Publication of KR100325669B1 publication Critical patent/KR100325669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지에는 중앙부에 위치하는 하나의 반도체 전력 소자가 상부 면에 실장되어 있는 패드가 형성되어 있으며, 패드와 동일한 선상에는 절곡되지 있지 않으며 배선을 통하여 반도체 전력 소자와 전기적으로 연결되어 있는 다수의 리드 프레임이 형성되어 있다. 또한, 반도체 패키지에는 리드 프레임, 배선 및 반도체 전력 소자를 보호할 수 있도록 이들을 둘러 싼 몰딩부를 포함한다. 이때, 패드는 반도체 전력 소자와 전기적으로 연결되어 있어 리드 프레임과 패드는 서로 분리되어 있으며, 리드 프레임은 배선이 연결되는 내부 리드만으로 형성되어 있고, 배선과 연결되는 상부 면과 마주하는 하부 면은 패드의 하부 면과 외부로 드러나 인쇄 회로 기판과 납땜을 통하여 전기적으로 연결될 수 있도록 형성되어 있다. 이때, 리드 프레임 및 패드는 몰딩부의 경계선 밖으로 나오도록 형성할 수도 있으며, 그렇지 않을 수도 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지(semiconductor package)에 관한 것으로서, 더욱 상세하게는, 하나의 반도체 전력 소자 또는 이를 구동하기 위한 구동 소자를 가지는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 전력 소자가 리드 프레임(lead frame)의 상부에 도전성 접착제를 통하여 실장되어 있거나 구동 소자가 절연성 접착제 물질을 통하여 리드 프레임 상부에 함께 실장되어 있으며, 히트 싱크(heat sink)라는 방열용 금속판과 함께 에폭시 수지(epoxy resin)를 이용하여 몰딩(modeling)되어 있는 것을 말한다.
이때, 리드 프레임은 일반적으로 반도체 전력 소자 및 구동 소자를 지지하는 버텀 리드(bottom lead), 반도체 패키지 몸체 내부에 위치하여 소자의 배선을 통하여 연결되며 버텀 리드들로부터 상향 또는 하향으로 절곡되어 있으며 는 내부 리드(inner lead) 및 외부와의 전기적인 연결 통로가 되며 내부 리드로부터 연장되어 반도체 패키지 몸체의 측면에서 외부로 돌출되어 있는 외부 리드(outer lead)를 포함하고 있다.
그러나, 이러한 구조에서는 반도체 패키지의 몸체 밖으로 리드 프레임이 돌출되어 있기 때문에 반도체 패키지에 내장되는 칩(chip)의 크기가 동일하더라도 경박 단소화 되어 가는 데는 한계가 있으며, 반도체 패키지에 열 특성을 향상시키기 위해서는 반대로 반도체 패키지의 크기가 커져야 하므로 더욱 불리한 단점을 가지고 있다. 또한, 이 경우에는 패키지의 저항을 높아지게 되는데, 특히 모스 전계 효과 트랜지스터의 경우에는 소스 단자와 드레인 단자 사이의 저항이 높아지는 문제점이 발생한다. 또한, 리드 프레임을 절곡하여 형성하기 때문에 패키지의 두께가 두꺼워지며 제조 공정이 다소 복잡하다.
본 발명에 과제는 이러한 과제를 해결하기 위한 것으로서, 크기 및 두께를 최소화할 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 다른 과제는 단순한 제조 공정을 가지는 반도체 패키지를 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 구성도이고,
도 2는 도 1에서 II-II’선을 따라 도시한 단면도이고,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 패키지의 하부 면을 도시한 하측 평면도이고,
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 단면도이고,
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 구성도이고,
도 6은 도 5에서 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 반도체 패키지의 하부 면을 도시한 하측 평면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 반도체 패키지에는 리드 프레임은 절곡되지 않고 내부 리드만으로 이루어져 있으며, 반도체 전력 소자를 지지하는 패드는 리드 프레임과 분리되어 반도체 전력 소자와 전기적으로 연결되어 있고, 패드 및 리드 프레임의 하부 면의 외부로 노출되어 있다.
더욱 상세하게 본 발명에 따른 반도체 패키지는, 서로 마주하는 제1 및 제2 면을 가지며, 제1 면에는 하나의 반도체 전력 소자가 실장되고 도전성 물질로 이루어져 반도체 전력 소자와 전기적으로 연결되어 있는 패드가 형성되어 있으며, 절곡되지 않고 패드와 동일한 선상에 반도체 전력 소자와 배선을 통하여 연결되는 부분의 내부 리드로만 이루어져 있으며, 배선과 연결되는 제1 면과 마주하는 제2 면을 가지는 리드 프레임이 형성되어 있다. 반도체 전력 소자, 패드 및 리드 프레임은 절연성 및 열전도성을 가지는 물질로 이루어져 있는 몰딩부로 둘러싸여 있으며, 리드 프레임 및 패드의 제2 면은 외부로 노출되도록 드러나 있다.
여기서, 반도체 전력 소자는 3단자 또는 2단자를 가지는 트랜지스터, 다이오드, 전계 효과 트랜지스터 및 사이리스터를 포함하는 디스크리트 소자인 것이 바람직하다.
이러한 반도체 패키지는 패드의 상부에 실장되어 있으며, 반도체 전력 소자를 구동하기 위한 제어 신호를 출력하는 제어 회로를 더 포함할 수 있으며, 제어 회로는 절연성을 가지는 접착제를 통하여 패드에 부착되는 것이 바람직하다.
이때, 패드 및 리드 프레임은 몰딩부의 평면 경계선 안쪽으로 들어가거나 일치하거나 밖으로 나오도록 형성될 수 있으며, 패드 및 리드 프레임의 제2 면은 몰딩부의 단면 경계선 밖으로 나오거나 단면 경계선과 일치하도록 형성될 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 전력 모듈 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 구성도이고, 도 2는 도 1에서 II-II’ 선을 따라 도시한 단면도이다.
도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(100)에는 중앙부에 위치하는 하나의 반도체 전력 소자(10)와 상부 면에 반도체 전력 소자(10)가 실장되어 있으며, 구리 등과 같이 열 전도성이 우수하며 저저항을 가지는 물질로 이루어진 패드(20)가 형성되어 있다. 또한, 패드(20)와 동일한 선상에 위치하며 배선(30)을 통하여 반도체 전력 소자(10)와 전기적으로 연결되어 있는 다수의 리드 프레임(40)이 형성되어 있다. 또한, 반도체 패키지(100)는, EMC(epoxy molding compound)와 같은 수지 등으로 이루어져 리드 프레임(40), 배선(30) 및 반도체 전력 소자(10)를 보호할 수 있도록 이들을 둘러 싼 몰딩부(50)를 포함하며, 몰딩부(50)는 절연성 및 열전도성이 우수한 물질의 수지로 이루어져 있다. 한편, 리드 프레임(40) 및 패드(20)에는 이들로부터 돌출되어 있는 연결부(21, 41)가 각각 형성되어 있으며, 연결부(21, 41)는 반도체 패키지의 제조 공정 중에 리드 프레임(40) 및 패드(20)의 고정시키기 위해 이들(40, 20)을 지지는 기능을 가진다.
이러한 본 발명의 실시예에 따른 반도체 전력 소자(10)로는 쌍극성 트랜지스터(bipolar transistor), 모스 전계 효과 트랜지스터(MOS FET), 절연 게이트 쌍극성 트랜지스터(insulated gate bipolar transistor), 다이오드(diode) 및 사이리스터(thyristor) 등과 같이 디스크리트 소자(discrete device)이며 3개 또는 2개의 단자를 가진다. 이때, 도 1 및 2에서 보는 바와 같이 두 개의 리드 프레임(40)은 반도체 전력 소자(10)의 두 단자와 연결되며, 반도체 전력 소자(10)가 3개의 단자를 가지는 경우에 나머지 하나의 단자는 패드(20)와 연결된다. 따라서, 리드 프레임(40)과 패드(20)는 서로 분리되어 있으며, 패드(20)는 반도체 전력 소자(10)에서 발생하는 열을 외부로 방출시키는 기능을 가지는 동시에 전기적인 신호를 외부로 출력하거나 외부로부터 입력받는 기능을 가진다.
또한, 이러한 구조에서 리드 프레임(40)은 배선(30)이 연결되는 내부 리드만으로 형성되어 있고, 도면에서 보는 바와 같이 배선(30)과 연결되는 상부 면과 마주하는 하부 면은 패드(20)의 하부 면과 함께 몰딩부(50)에 의해 둘러싸이지 않도록 외부로 드러나 인쇄 회로 기판과 납땜(soldering)을 통하여 전기적으로 연결될 수 있도록 형성되어 있다. 또한, 리드 프레임(40)은 절곡되지 않고 패드(20)와 동일한 선상에 평면으로 형성되어 있다. 이때, 리드 프레임(40) 및 패드(20)는 몰딩부(50)의 경계선(52) 밖으로 나오도록 형성할 수도 있으며, 그렇지 않을 수도 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 패키지의 하부 면을 도시한 하측 평면도이고, 도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 단면도이다.
우선, 도 3a에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 패키지에서 리드 프레임(40) 및 패드(20)는 몰딩부(50)의 평면 경계선(52)의 안쪽으로 형성할 수도 있으며, 도 3b에서 보는 바와 같이 리드 프레임(40) 및 패드(20)의 경계선 일부가 몰딩부(50)의 평면 경계선(52)과 일치하도록 형성할 수도 있으며, 도 3c에서 보는 바와 같이 몰딩부(50)의 평면 경계선(52) 밖으로 나오도록 형성할 수도 있다.
여기서, 도 1 및 도 2의 연결부(21, 41)가 도 3a 내지 도 3c에 나타나지 않는 이유는, 연결부(21, 41) 두께 일부를 패키지(100)의 하부 면에서 식각하거나 금형으로 눌러 주어 연결부(21, 41)의 두께를 얇게 하여 몰딩부(50)로 감싸기 때문이다.
또한, 도 4a에서 보는 바와 같이 리드 프레임(40) 및 패드(20)의 하부 면은 몰딩부(50)의 단면 경계선(54) 하부와 일치하도록 형성되어 있으며, 도 4b에서 보는 바와 같이 리드 프레임(40) 및 패드(20)의 하부 면은 몰딩부(50)의 단면 경계선(54) 하부 밖으로 0.05~0.1 mm 정도 나오도록 형성되어 있다. 이러한 경우에는 반도체 패키지(100)를 인쇄 회로 기판(printed circuit board)에 실장하는 경우에 용이하게 납땜(soldering)할 수 있는 장점이 있다.
이렇게 본 발명의 실시예와 같이, 리드 프레임(40)을 내부 리드로만 형성하는 경우에는 반도체 패키지(100)의 면적을 적어도 30% 이상 줄일 수 있었으며, 리드 프레임(40)을 절곡시키지 않고 형성하는 경우에는 반도체 패키지(100)의 두께를 40% 이상 줄일 수 있었다.
한편, 본 발명의 실시예에 따른 반도체 패키지는 반도체 전력 소자를 구동하기 위한 구동 회로를 포함할 수 있으며, 도면을 통하여 구체적으로 설명하기로 한다.
도 5는 본 발명의 제2 실시예에 따른 반도체 패키지의 구조를 개략적으로 도시한 구성도이고, 도 6은 도 5에서 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 7은 본 발명의 제2 실시예에 따른 반도체 패키지의 하부 면을 도시한 하측 평면도이다.
도 5 내지 도 7에서 보는 바와 같이, 대부분의 구성은 제1 실시예와 유사하다.
하지만, 패드(20)의 상부 면에는 반도체 전력 소자(10)를 구동하기 위한 제어 신호를 출력하는 제어 회로(60)가 절연성 접착제를 통하여 실장되어 있으며, 제어 회로(60)의 전기적인 신호를 입출력하기 위한 제어용 리드 프레임(44)이 추가로 형성되어 있다. 또한, 반도체 전력 소자(10)와 제어 회로(60)를 서로 연결하거나, 리드 프레임(44)과 제어 회로(60)를 전기적으로 연결하는 제어용 배선(36, 34)이추가로 형성되어 있다. 이때, 제어 회로(60)와 반도체 전력 소자(10) 사이의 절연 내압을 고려하여 제어 회로(60)는 우수한 절연성을 가지는 접착제를 이용하여 패드(20)의 상부에 부착시킨다.
여기서도, 연결부(21, 41)는 몰딩부(50)로 싸여 있기 때문에 도 7에는 나타나지 않는다.
따라서, 본 발명에 따른 반도체 패키지는 리드 프레임을 내부 리드로만 형성하기 때문에 패키지의 두께와 면적을 최소화할 수 있으며, 리드 프레임의 저항을 줄일 수 있어 패키지의 저항 또한 줄일 수 있다. 또한, 반도체 전력 소자가 실장되어 있는 패드를 직접 인쇄 회로 기판에 직접 탑재할 수 있어 패키지의 열 특성을 향상시킬 수 있다. 또한, 리드 프레임을 최적화하여 생산함으로써 제조 원가를 최소화할 수 있으며 생산성 효율을 향상시킬 수 있으며, 리드 프레임을 절곡하는 공정을 생략할 수 있어 제조 공정을 단순화할 수 있다.

Claims (10)

  1. 서로 마주하는 제1 및 제2 면을 가지며, 상기 제1 면에는 하나의 반도체 전력 소자가 실장되고 도전성 물질로 이루어져 상기 반도체 전력 소자와 전기적으로 연결되어 있는 패드,
    절곡되지 않고 상기 패드와 동일한 선상에 상기 반도체 전력 소자와 배선을 통하여 연결되는 부분의 내부 리드로만 이루어져 있으며, 상기 배선과 연결되는 제1면과 마주하는 제2면을 가지는 리드 프레임,
    절연성 및 열전도성을 가지는 물질로 이루어져 있으며, 상기 반도체 전력 소자, 상기 패드 및 상기 리드 프레임을 둘러싸고 있으며, 상기 리드 프레임 및 상기 패드의 상기 제2 면이 외부로 노출되도록 드러내는 몰딩부
    를 포함하는 반도체 패키지.
  2. 제1항에서, 상기 반도체 전력 소자는 디스크리트 소자인 반도체 패키지.
  3. 제2항에서, 상기 디스크리트 소자는 3 단자 또는 2단자를 가지는 트랜지스터, 다이오드, 전계 효과 트랜지스터 및 사이리스터를 포함하는 반도체 패키지.
  4. 제1항에서,
    상기 패드의 상부에 실장되어 있으며, 상기 반도체 전력 소자를 구동하기 위한 제어 신호를 출력하는 제어 회로를 더 포함하는 반도체 패키지.
  5. 제4항에서,
    상기 제어 회로는 절연성을 가지는 접착제를 통하여 상기 패드에 부착되어 있는 반도체 패키지.
  6. 제1항에서,
    상기 패드 및 상기 리드 프레임은 상기 몰딩부의 평면 경계선 안쪽으로 들어가도록 형성되어 있는 반도체 패키지.
  7. 제1항에서,
    상기 패드 및 상기 리드 프레임의 경계선은 상기 몰딩부의 평면 경계선과 일치하도록 형성되어 있는 반도체 패키지.
  8. 제1항에서,
    상기 패드 및 상기 리드 프레임은 상기 몰딩부의 평면 경계선 밖으로 나오도록 형성되어 있는 반도체 패키지.
  9. 제1항에서,
    상기 패드 및 상기 리드 프레임의 상기 제2 면은 상기 몰딩부의 단면 경계선밖으로 나오도록 형성되어 있는 반도체 패키지.
  10. 제1항에서,
    상기 패드 및 상기 리드 프레임은 상기 몰딩부의 단면 경계선과 일치하도록 형성되어 있는 반도체 패키지.
KR1020000007808A 2000-02-18 2000-02-18 반도체 패키지 KR100325669B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000007808A KR100325669B1 (ko) 2000-02-18 2000-02-18 반도체 패키지
US09/788,013 US20010045634A1 (en) 2000-02-18 2001-02-16 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000007808A KR100325669B1 (ko) 2000-02-18 2000-02-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20010081726A KR20010081726A (ko) 2001-08-29
KR100325669B1 true KR100325669B1 (ko) 2002-03-06

Family

ID=19647709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007808A KR100325669B1 (ko) 2000-02-18 2000-02-18 반도체 패키지

Country Status (2)

Country Link
US (1) US20010045634A1 (ko)
KR (1) KR100325669B1 (ko)

Also Published As

Publication number Publication date
KR20010081726A (ko) 2001-08-29
US20010045634A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
US7706146B2 (en) Power system module and method of fabricating the same
JP3516789B2 (ja) 半導体パワーモジュール
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR101100838B1 (ko) 반도체장치
US8203848B2 (en) Circuit device and method of manufacturing the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
JP6119313B2 (ja) 半導体装置
US6841866B2 (en) Power semiconductor device
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
US8604607B2 (en) Semiconductor module and semiconductor device
CN110914975B (zh) 功率半导体模块
CN110959191B (zh) 半导体装置
KR100585896B1 (ko) 반도체 장치 및 혼성 집적 회로 장치
US9786516B2 (en) Power device having reduced thickness
KR100325669B1 (ko) 반도체 패키지
JP2004048084A (ja) 半導体パワーモジュール
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
JP2002118215A (ja) 半導体装置
JPS6329413B2 (ko)
EP4123696A2 (en) Power module
JP2005123535A (ja) 半導体装置
KR0167281B1 (ko) 비엘피 패키지
JP2913500B2 (ja) 半導体装置
JP2005159238A (ja) 半導体装置
JPH05190735A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee