JPH05190735A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05190735A JPH05190735A JP2474992A JP2474992A JPH05190735A JP H05190735 A JPH05190735 A JP H05190735A JP 2474992 A JP2474992 A JP 2474992A JP 2474992 A JP2474992 A JP 2474992A JP H05190735 A JPH05190735 A JP H05190735A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- leads
- semiconductor device
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣリード間ピッチの縮小化およびパッケー
ジの縮小化を図る。 【構成】 ＩＣリード２のＩＣチップ１との接続部分２
ａおよび半田付け部分２ｂ以外の全ての領域を絶縁性物
質６で覆った。 【効果】 隣接するＩＣリード間の絶縁性が向上し、Ｉ
Ｃリード間ピッチの縮小化が図れ、また、同様にＩＣリ
ードとＩＣチップとの絶縁性も向上し、ＩＣチップとＩ
Ｃリードとの距離も狭くすることができパッケージの縮
小化が図れる。
ジの縮小化を図る。 【構成】 ＩＣリード２のＩＣチップ１との接続部分２
ａおよび半田付け部分２ｂ以外の全ての領域を絶縁性物
質６で覆った。 【効果】 隣接するＩＣリード間の絶縁性が向上し、Ｉ
Ｃリード間ピッチの縮小化が図れ、また、同様にＩＣリ
ードとＩＣチップとの絶縁性も向上し、ＩＣチップとＩ
Ｃリードとの距離も狭くすることができパッケージの縮
小化が図れる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特にＩ
Ｃチップと接続されるＩＣリードに関するものである。
Ｃチップと接続されるＩＣリードに関するものである。
【０００２】
【従来の技術】図５ａ，ｂは従来の半導体装置の概略の
断面図と平面図である。１はＩＣチップ、２はＩＣリー
ド、３はダイパッド、４は金属線、５はモールド樹脂で
ある。
断面図と平面図である。１はＩＣチップ、２はＩＣリー
ド、３はダイパッド、４は金属線、５はモールド樹脂で
ある。
【０００３】次に上記のように構成された従来の半導体
装置の組立てについて説明する。まず、ＩＣチップ１を
ダイパッド３上に取付け、ＩＣチップ１とＩＣリード２
を金属線４により接続後、モールド樹脂５によりＩＣチ
ップ１を覆ったものである。
装置の組立てについて説明する。まず、ＩＣチップ１を
ダイパッド３上に取付け、ＩＣチップ１とＩＣリード２
を金属線４により接続後、モールド樹脂５によりＩＣチ
ップ１を覆ったものである。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているが、ＩＣリード２は導電性物
質であるため、ＩＣチップ１や隣接するＩＣリード間の
距離が近いと、ＩＣチップもしくはＩＣリード間でリー
クが発生し、このため絶縁性の確保上、ＩＣチップ１と
ＩＣリード２間および隣接するＩＣリード間の距離を大
きく取らなければならないという問題があった。
上のように構成されているが、ＩＣリード２は導電性物
質であるため、ＩＣチップ１や隣接するＩＣリード間の
距離が近いと、ＩＣチップもしくはＩＣリード間でリー
クが発生し、このため絶縁性の確保上、ＩＣチップ１と
ＩＣリード２間および隣接するＩＣリード間の距離を大
きく取らなければならないという問題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ＩＣチップとＩＣリード間およ
び隣接するＩＣリード間の距離を大きくすることなく絶
縁が確保されるようにすることを目的とする。
ためになされたもので、ＩＣチップとＩＣリード間およ
び隣接するＩＣリード間の距離を大きくすることなく絶
縁が確保されるようにすることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、ＩＣリードのＩＣチップとの接続部分及び半田付
け部分以外の全ての領域に絶縁性物質を覆ったものであ
る。
置は、ＩＣリードのＩＣチップとの接続部分及び半田付
け部分以外の全ての領域に絶縁性物質を覆ったものであ
る。
【０００７】
【作用】この発明における半導体装置のＩＣリードは、
ＩＣチップの接続部分及び半田付け部分以外の全ての領
域が絶縁性物質で覆われていることにより、ＩＣチップ
とＩＣリードおよび隣接するＩＣリード間の絶縁性を確
保する。
ＩＣチップの接続部分及び半田付け部分以外の全ての領
域が絶縁性物質で覆われていることにより、ＩＣチップ
とＩＣリードおよび隣接するＩＣリード間の絶縁性を確
保する。
【０００８】
【実施例】実施例１．図１ａ，ｂはこの発明の実施例１
における半導体装置の概略構成を示す断面図と平面図で
ある。図において、ＩＣチップ１、ＩＣリード２、ダイ
パッド３、金属線４およびモールド樹脂５は図５ａ，ｂ
に示す従来装置のものと同様であり、６はＩＣリード２
のＩＣチップ１との接続部分２ａ及びプリント配線板な
どへの半田付け部分２ｂ以外の全ての領域を覆う絶縁性
物質である。なおこの絶縁性物質は、例えば柔軟な有機
性絶縁性物質のＰＩＱなどが使用される。
における半導体装置の概略構成を示す断面図と平面図で
ある。図において、ＩＣチップ１、ＩＣリード２、ダイ
パッド３、金属線４およびモールド樹脂５は図５ａ，ｂ
に示す従来装置のものと同様であり、６はＩＣリード２
のＩＣチップ１との接続部分２ａ及びプリント配線板な
どへの半田付け部分２ｂ以外の全ての領域を覆う絶縁性
物質である。なおこの絶縁性物質は、例えば柔軟な有機
性絶縁性物質のＰＩＱなどが使用される。
【０００９】次に、上記のように構成された実施例１に
おける半導体装置の組立てについて説明する。まず、従
来装置と同様にＩＣチップ１をダイパッド３に取付け、
次に、絶縁性物質６により半田付け部分２ｂおよびＩＣ
接続部分２ａ以外の全ての領域を覆われたＩＣリード２
と、ＩＣチップ１を金属線４により接続し、その後モー
ルド樹脂５によりＩＣを覆う。このときのＩＣリード２
は、絶縁性物質６により覆われているので、ＩＣチップ
や隣接するＩＣリードとの距離を短くすることができ、
これによりパッケージの縮小化およびＩＣリードのピッ
チの縮小化が可能となる。
おける半導体装置の組立てについて説明する。まず、従
来装置と同様にＩＣチップ１をダイパッド３に取付け、
次に、絶縁性物質６により半田付け部分２ｂおよびＩＣ
接続部分２ａ以外の全ての領域を覆われたＩＣリード２
と、ＩＣチップ１を金属線４により接続し、その後モー
ルド樹脂５によりＩＣを覆う。このときのＩＣリード２
は、絶縁性物質６により覆われているので、ＩＣチップ
や隣接するＩＣリードとの距離を短くすることができ、
これによりパッケージの縮小化およびＩＣリードのピッ
チの縮小化が可能となる。
【００１０】実施例２．図２ａ，ｂはこの発明の実施例
２における半導体装置の概略構成を示す断面図と平面図
であり、図において、ＩＣチップ１、ＩＣリード２、金
属線４、絶縁性物質６及びモールド樹脂５は図１ａ，ｂ
に示すものと同様であるが、この実施例における半導体
装置は、ＩＣリード２をＩＣチップ１の上部に配置した
構造で、ＩＣチップ１、ＩＣリード２の絶縁は絶縁性物
質６により確保されている。このようにすると、実施例
１による装置よりさらにパッケージの縮小化が図れる。
２における半導体装置の概略構成を示す断面図と平面図
であり、図において、ＩＣチップ１、ＩＣリード２、金
属線４、絶縁性物質６及びモールド樹脂５は図１ａ，ｂ
に示すものと同様であるが、この実施例における半導体
装置は、ＩＣリード２をＩＣチップ１の上部に配置した
構造で、ＩＣチップ１、ＩＣリード２の絶縁は絶縁性物
質６により確保されている。このようにすると、実施例
１による装置よりさらにパッケージの縮小化が図れる。
【００１１】実施例３．図３ａ，ｂはこの発明における
実施例３における半導体装置の概略構成を示す断面図と
下面図であり、実施例２のＩＣチップ１とＩＣリード２
を接続する金属線４を、導電材７に代えたものである。
実施例３における半導体装置の概略構成を示す断面図と
下面図であり、実施例２のＩＣチップ１とＩＣリード２
を接続する金属線４を、導電材７に代えたものである。
【００１２】実施例４．図４ａ，ｂはこの発明の実施例
４における半導体装置の概略構成を示す断面図と平面図
であり、図において、ＩＣチップ１、ＩＣリード２、ダ
イパッド３、金属線４、絶縁性物質６及びモールド樹脂
５は図１ａ，ｂに示す実施例１と同様であるが、ＩＣリ
ード２をＩＣチップ１の上部に配置したもので、この実
施例の半導体装置においても、実施例２における装置と
同様に作用する。そしてこの場合、ダイパッド３はＩＣ
チップ１を固定し、ＩＣチップ１とＩＣリード２との横
ずれを減少させることができる。
４における半導体装置の概略構成を示す断面図と平面図
であり、図において、ＩＣチップ１、ＩＣリード２、ダ
イパッド３、金属線４、絶縁性物質６及びモールド樹脂
５は図１ａ，ｂに示す実施例１と同様であるが、ＩＣリ
ード２をＩＣチップ１の上部に配置したもので、この実
施例の半導体装置においても、実施例２における装置と
同様に作用する。そしてこの場合、ダイパッド３はＩＣ
チップ１を固定し、ＩＣチップ１とＩＣリード２との横
ずれを減少させることができる。
【００１３】
【発明の効果】以上のようにこの発明によれば、半田付
け部分およびＩＣチップとの接続部分以外の全ての領域
を絶縁性物質で覆うＩＣリードを使用することにより、
ＩＣリードの絶縁性を向上し、隣接するＩＣリード間の
リークやＩＣリードとＩＣチップ間のリークが防止さ
れ、ＩＣリード間ピッチの縮小化およびパッケージの縮
小化が図れる効果がある。
け部分およびＩＣチップとの接続部分以外の全ての領域
を絶縁性物質で覆うＩＣリードを使用することにより、
ＩＣリードの絶縁性を向上し、隣接するＩＣリード間の
リークやＩＣリードとＩＣチップ間のリークが防止さ
れ、ＩＣリード間ピッチの縮小化およびパッケージの縮
小化が図れる効果がある。
【図１】この発明の実施例１における半導体装置の概略
構成を示す断面図ａと平面図ｂである。
構成を示す断面図ａと平面図ｂである。
【図２】この発明の実施例２における半導体装置の概略
構成を示す断面図ａと平面図ｂである。
構成を示す断面図ａと平面図ｂである。
【図３】この発明の実施例３における半導体装置の概略
構成を示す断面図ａと平面図ｂである。
構成を示す断面図ａと平面図ｂである。
【図４】この発明の実施例４における半導体装置の概略
構成を示す断面図ａと平面図ｂである。
構成を示す断面図ａと平面図ｂである。
【図５】従来の半導体装置の概略構成を示す断面図ａと
平面図ｂである。
平面図ｂである。
１ ＩＣチップ ２ ＩＣリード ３ ダイパッド ４ 金属線 ５ モールド樹脂 ６ 絶縁性物質 ７ 導電材
Claims (1)
- 【請求項１】 樹脂封止されるＩＣチップと接続される
ＩＣリードの、ＩＣチップとの接続部分及び半田付け部
分以外の全ての領域を絶縁性物質で覆ったことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2474992A JPH05190735A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2474992A JPH05190735A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190735A true JPH05190735A (ja) | 1993-07-30 |
Family
ID=12146797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2474992A Pending JPH05190735A (ja) | 1992-01-14 | 1992-01-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190735A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0898309A3 (en) * | 1997-08-20 | 2000-02-09 | CTS Corporation | An integrated circuit anti-bridging leads design |
| JP2011003636A (ja) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | 半導体装置 |
| JP2016134492A (ja) * | 2015-01-19 | 2016-07-25 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法、および半導体装置の実装方法 |
-
1992
- 1992-01-14 JP JP2474992A patent/JPH05190735A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0898309A3 (en) * | 1997-08-20 | 2000-02-09 | CTS Corporation | An integrated circuit anti-bridging leads design |
| JP2011003636A (ja) * | 2009-06-17 | 2011-01-06 | Toyota Motor Corp | 半導体装置 |
| JP2016134492A (ja) * | 2015-01-19 | 2016-07-25 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法、および半導体装置の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
| US6339252B1 (en) | Electronic device package and leadframe | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| US5708304A (en) | Semiconductor device | |
| KR960705357A (ko) | 반도체 장치 | |
| KR20010034526A (ko) | 측면 높이가 낮은 볼 격자 배열 반도체 패키지 | |
| KR970067817A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR900017153A (ko) | 반도체 장치 및 그 제조방법 | |
| KR19990006272A (ko) | 반도체 패키지 및 이것을 사용한 반도체 모듈 | |
| JPH05190735A (ja) | 半導体装置 | |
| US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| JP3248117B2 (ja) | 半導体装置 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| KR100325669B1 (ko) | 반도체 패키지 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JPH0442942Y2 (ja) | ||
| JPH06224369A (ja) | 半導体装置 | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 |