JP2016134492A - 半導体装置、半導体装置の製造方法、および半導体装置の実装方法 - Google Patents

半導体装置、半導体装置の製造方法、および半導体装置の実装方法 Download PDF

Info

Publication number
JP2016134492A
JP2016134492A JP2015007982A JP2015007982A JP2016134492A JP 2016134492 A JP2016134492 A JP 2016134492A JP 2015007982 A JP2015007982 A JP 2015007982A JP 2015007982 A JP2015007982 A JP 2015007982A JP 2016134492 A JP2016134492 A JP 2016134492A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
terminal
terminals
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015007982A
Other languages
English (en)
Other versions
JP6345608B2 (ja
Inventor
登志幸 玉手
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2015007982A priority Critical patent/JP6345608B2/ja
Publication of JP2016134492A publication Critical patent/JP2016134492A/ja
Application granted granted Critical
Publication of JP6345608B2 publication Critical patent/JP6345608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードピッチを変えることなく絶縁距離を増大させる。【解決手段】配線基板30に実装される半導体装置1であって、各々が、インナーリード3a,4aと、インナーリード3a,4aに連結されたアウターリード3b,4bとを有し、互いに隣り合うように設けられたリード端子3,4と、リード端子3のインナーリード3aおよびリード端子4のインナーリード4aを封止する封止部2と、封止部2の端部2aから延在し、リード端子4のアウターリード4bをその先端が露出するように被覆する絶縁性のリード被覆部6とを備える。【選択図】図1

Description

本発明は、半導体装置、半導体装置の製造方法、および半導体装置の実装方法に関する。
従来、トランジスタ等の半導体素子を有する半導体チップと、半導体チップを封止する封止部と、半導体チップと電気的に接続され、封止部から突出するリード端子とを有する半導体装置が知られている。また、半導体装置のパッケージ種別として、TO(Transistor Outline)、SIP(Single Inline Package)、DIP(Dual Inline Package)等がある。TOタイプの半導体装置として図5(a),(b)に示す半導体装置100がある。この半導体装置100は、ダイパッド110と、このダイパッド110上に実装された半導体チップ108と、半導体チップ108を封止する封止部102と、封止部102から突出するリード端子103,104,105とを有する。リード端子103,105は、ボンディングワイヤー109により半導体チップ108に電気的に接続されている。
上記の半導体装置に対して、JISやIEC等の規格により、隣り合うリード端子間の中心距離(リードピッチ)が定められている。例えばTO−220型のパッケージの場合、リードピッチは2.54mmと定められている。
また、これらの規格では、使用環境(汚染度)に応じた絶縁条件が定められている。例えば、エアコンの室外機に使用される半導体装置や、トイレ等に設置されるハンドドライヤー(エアータオル)に使用される半導体装置の場合は粉塵や水分による汚染度が高いため、通常よりも厳しい絶縁条件が課せられる。
この絶縁条件は、絶縁距離で規定され、より詳しくは、リード端子間の空間距離(Clearance)や沿面距離(Creepage Distance)により規定される。ここで、空間距離とは、リード端子間の直線距離(あるいは絶縁物を経由した距離)のことである。一方、沿面距離とは、双方のリード端子を隔てる絶縁物の表面に沿って計測した距離のことである。例えばTO−220型の場合、使用環境によっては6.4mmの沿面距離を確保することが求められる。リードピッチは2.54mmと規定されていることから、何らかの絶縁処理を行わないと絶縁条件を満足することができない。なお、以下の説明においては、沿面距離、空間距離を総称して絶縁距離という。
特許文献1(図1参照)には、リード端子間の沿面距離を確保するために、外部リード3と4の間および外部リード3と5の間に、樹脂体8の形状変更による凸部12を設けた半導体装置が開示されている。
実開平5−48356号公報
しかしながら、特許文献1に係る半導体装置の場合、外部リード3と4の間の絶縁距離を大幅に増加させることができず、使用環境によっては十分な絶縁距離を確保できない場合がある。
その他、絶縁条件を満足するために、半導体装置を配線基板に実装した後、リード端子を樹脂封止する等の絶縁処理を行うことが考えられる。しかしながら、半導体装置の製造工程が増加し、製造コストが増大するという課題がある。
本発明は、上記の技術的認識に基づいてなされたものであり、その目的は、リードピッチを変えることなく絶縁距離を増大させることが可能な半導体装置、半導体装置の製造方法、および半導体装置の実装方法を提供することである。
本発明に係る半導体装置は、
配線基板に実装される半導体装置であって、
各々が、インナーリードと、前記インナーリードに連結されたアウターリードとを有し、互いに隣り合うように設けられた第1および第2のリード端子と、
前記第1のリード端子のインナーリードおよび前記第2のリード端子のインナーリードを封止する封止部と、
前記封止部の端部から延在し、前記第2のリード端子のアウターリードをその先端が露出するように被覆する絶縁性のリード被覆部と、
を備えることを特徴とする。
また、前記半導体装置において、
前記リード被覆部は、前記半導体装置が前記配線基板に実装された状態において、前記リード被覆部の先端部が前記配線基板に当接する長さまで前記端部から延在していてもよい。
また、前記半導体装置において、
前記リード被覆部は、前記封止部とともに一体成形されたものであってもよい。
また、前記半導体装置において、
前記リード被覆部は、前記第2のリード端子のアウターリードの基端から先端に向かうにつれて細くなるように形成されていてもよい。
また、前記半導体装置において、
インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第2のリード端子に隣り合うように設けられた第3のリード端子をさらに備え、
前記封止部は、前記第3のリード端子のインナーリードを封止し、前記第1および第3のリード端子には前記リード被覆部が設けられていないようにしてもよい。
また、前記半導体装置において、
前記リード被覆部が設けられた前記第2のリード端子のインナーリードおよびアウターリードは、一直線上に延在しているようにしてもよい。
また、前記半導体装置において、
インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第2のリード端子に隣り合うように設けられた第3のリード端子と、
インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第3のリード端子に隣り合うように設けられた第4のリード端子と、をさらに備え、
前記封止部は、前記第3および第4のリード端子のインナーリードを封止し、前記第1および第3のリード端子には前記リード被覆部が設けられず、前記第4のリード端子には前記リード被覆部が設けられているようにしてもよい。
また、前記半導体装置において、
前記第1および第2のリード端子のアウターリードは、前記配線基板に向けて湾曲しており、前記リード被覆部は前記湾曲したアウターリードの形状に沿って湾曲しているようにしてもよい。
本発明に係る半導体装置の実装方法は、
前記半導体装置を配線基板に実装する実装方法であって、前記第1および第2のリード端子を前記配線基板の貫通孔に挿通させた後、前記第1および第2のリード端子と前記配線基板とをはんだ接合することを特徴とする。
また、前記半導体装置の実装方法において、
前記第2のリード端子を前記配線基板の貫通孔に挿通させる際、前記リード被覆部の先端部を前記配線基板に当接させるようにしてもよい。
また、前記半導体装置の実装方法において、
前記第1および第2のリード端子を前記配線基板の貫通孔に挿通させる前に、前記第1のリード端子を前記配線基板の実装位置に応じて曲げるようにしてもよい。
本発明に係る半導体装置の製造方法は、
各々が、インナーリードと、前記インナーリードに連結されたアウターリードとを有し、互いに隣り合うように設けられた第1および第2のリード端子を含むリードフレームを用意する工程と、
前記第1のリード端子のインナーリードおよび前記第2のリード端子のインナーリードを封止して封止部を形成する工程と、
前記封止部の端部から延在し、前記第2のリード端子のアウターリードをその先端が露出するように被覆する絶縁性のリード被覆部を形成する工程と、
を備えることを特徴とする。
また、前記半導体装置の製造方法において、
前記封止部を形成する工程において、前記封止部とともに前記リード被覆部を一体成形するようにしてもよい。
本発明に係る半導体装置は、第1および第2のリード端子のインナーリードを封止する封止部の端部から延在し、第2のリード端子のアウターリードをその先端が露出するように被覆する絶縁性のリード被覆部を備えている。これにより、本発明によれば、リードピッチを変えることなく絶縁距離を増大させることができる。
(a)は第1の実施形態に係る半導体装置1の正面図であり、(b)は半導体装置1の下面図である。 (a)は配線基板30に実装された半導体基板1を斜め上から見たときの斜視図であり、(b)は配線基板30に実装された半導体基板1を斜め下から見たときの斜視図である。 (a)は第2の実施形態に係る半導体装置1Aの正面図であり、(b)は(a)のA−A線に沿う断面図である。 (a)は第3の実施形態に係る半導体装置1Bの正面図であり、(b)は(a)のA−A線に沿う断面図である。 (a)は従来のTOタイプの半導体装置100の正面図であり、(b)は半導体装置100の下面図である。
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
(第1の実施形態)
第1の実施形態に係る半導体装置1は、図1(a),(b)に示すように、TOパッケージであり、封止部2と、リード端子3〜5(第1〜第3のリード端子)と、絶縁性のリード被覆部6と、半導体チップ8と、ボンディングワイヤー9と、ダイパッド10とを備えている。
リード端子3〜5は一直線上に並んで設けられている。即ち、リード端子3およびリード端子4は互いに隣り合うように設けられ、リード端子4およびリード端子5は互いに隣り合うように設けられている。
リード端子3〜5は、各々、インナーリードおよびアウターリードを有する。即ち、リード端子3は、インナーリード3aと、インナーリード3aに連結されたアウターリード3bとを有する。同様に、リード端子4は、インナーリード4aと、インナーリード4aに連結されたアウターリード4bとを有し、リード端子5は、インナーリード5aと、インナーリード5aに連結されたアウターリード5bとを有する。
図1(a)に示すように、アウターリード4bはインナーリード4aを介してダイパッド10に電気的に接続され、このダイパッド10上には半導体チップ8が実装されている。この半導体チップ8は、はんだ(図示せず)によりダイパッド10に電気的に接続されるとともに、ボンディングワイヤー9によりインナーリード3aおよびインナーリード5aに電気的に接続されている。
なお、半導体チップ8は、例えばパワーMOSFETやIGBT等のスイッチング素子、あるいはダイオード等であるが、これに限らず、他の半導体素子であってもよい。また、半導体チップ8は、複数の半導体素子を含んでもよいし、あるいは複数の論理ゲートを有する論理回路を含んでもよい。
封止部2は、図1(a)に示すように、リード端子3〜5のインナーリード3a〜5a、半導体チップ8、ボンディングワイヤー9およびダイパッド10を封止している。なお、ダイパッド10の裏面は放熱面として露出していてもよい。
リード端子3,5(アウターリード3b,5b)は、封止部2の端部2aから突出して外側に延在している。なお、リード端子3,5には後述のリード被覆部6が設けられていない。
リード被覆部6は、樹脂またはセラミック等の絶縁材料からなり、図1(a),(b)に示すように、封止部2の端部2aからリード端子を包むように延在している。本実施形態では、リード被覆部6は、リード端子4に対して設けられており、リード端子4のアウターリード4bをその先端が露出するように被覆している。リード被覆部6は、端部2aからアウターリード4bの途中まで、アウターリード4bを全周にわたって被覆している。このリード被覆部6が設けられていることにより、図1(b)に示すように、リードピッチを変えることなく、絶縁距離を大幅に増大させることができる。
なお、リード被覆部6は、後ほど半導体装置1の製造方法において説明するように、トランスファーモールド成形等により、封止部2とともに一体成形されたものであってもよい。
上記の半導体装置1は、図2(a),(b)に示すように、配線基板30に実装される。リード被覆部6が設けられていないリード端子3,5は、配線基板30に適した形状になるように曲げ加工(リードフォーミング)が施され、配線基板30の貫通孔31に挿通されている。これに対して、リード端子4は、リードフォーミングされることなく、配線基板30の貫通孔31に挿通されている。このように、リード被覆部6が設けられたリード端子4には曲げ加工が施されておらず、リード端子4のインナーリード4aおよびアウターリード4bは一直線上に延在する。
上記のように、第1の実施形態に係る半導体装置1では、封止部2の端部2aから延在し、リード端子4のアウターリード4bをその先端が露出するように被覆する絶縁性のリード被覆部6を有する。これにより、絶縁距離は、リード端子3,4間の直線距離から、リード被覆部6を経由したリード端子3,5間の距離に大幅に増大する。よって、第1の実施形態によれば、リードピッチを変えることなく絶縁距離を増大させることができる。また、半導体装置1を配線基板30に実装した後に絶縁処理を行う必要がないため、半導体装置1の製造工程や製造コストに対する影響を抑制することができる。
さらに、半導体装置1では、リードフォーミングされないリード端子4にリード被覆部6を設け、リードフォーミングされるリード端子3,5にはリード被覆部6を設けない。換言すれば、リード被覆部6が設けられるリード端子4は、半導体装置1を配線基板30に実装する際に曲げ加工を行う必要がないリード端子である。これにより、半導体装置1を従来と同様の方法で配線基板30に実装することができる。よって、半導体装置1の設計や製造工程に影響を与えないようにすることができる。また、リード端子3,5をリードフォーミングすることにより、リード端子3とリード端子5との間の絶縁距離をさらに大きくすることができる。
なお、リード被覆部6は、図2(a),(b)に示すように、半導体装置1が配線基板30に実装された状態において、リード被覆部6の先端部6aが配線基板30に当接する長さまで端部2aから延在しているようにしてもよい。これにより、配線基板30の表面(部品実装面)側のリード端子4は完全に絶縁される。よって、絶縁条件を検討する際、配線基板30の裏面に突出したアウターリード間の距離、換言すれば、配線基板30の裏面のランドパターン間の距離のみを考慮すればよい。
また、リード被覆部6は、図2(a),(b)に示すように、リード端子4のアウターリード4bの基端から先端に向かうにつれて細くなるように形成されていてもよい。また、絶縁条件を満たすために、リード端子3〜5の全てにリード被覆部6を設けてもよい。あるいは、リード端子3,5にリード被覆部6を設け、リード端子4にリード被覆部6を設けないようにしてもよい。半導体装置1の使用環境に応じてリード被覆部6を適宜設けることで、所要の絶縁距離を確保することができる。
<半導体装置1の製造方法>
次に、上記の半導体装置1の製造方法について説明する。
まず、リード端子3〜5およびダイパッド10を含むリードフレーム(図示せず)を用意する。次に、ダイパッド10に半導体チップ8を実装し、半導体チップ8とインナーリード3a,5aをボンディングワイヤー9で電気的に接続する。次に、インナーリード3a〜5a、半導体チップ8、ボンディングワイヤー9およびダイパッド10を、樹脂またはセラミック等の絶縁材料により封止して封止部2を形成する。次に、封止部2の端部2aから延在し、リード端子4のアウターリード4bをその先端が露出するように被覆する絶縁性のリード被覆部6を形成する。なお、封止部2の形成工程において、トランスファーモールド成形等によりリード被覆部6を封止部2とともに一体成形により形成してもよい。その後、リードフレームの不要部分(リード端子間を接続するタイバー等)を切り落として半導体装置1を得る。
<半導体装置1の実装方法>
次に、上記の半導体装置1の配線基板30への実装方法について説明する。
まず、リード被覆部6が設けられていないリード端子3,5をリードフォーミングする。即ち、リード端子3,5を配線基板30の実装位置に応じて曲げる。次に、リード端子3〜5を配線基板30の貫通孔31に挿通させる。なお、リード端子4を配線基板30の貫通孔31に挿通させる際、リード被覆部6の先端部6aを配線基板30に当接させてもよい。その後、リード端子3〜5のアウターリード3b〜5bと配線基板30とをはんだ接合する。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第1の実施形態との相違点の一つはパッケージ種別である。第1の実施形態に係る半導体装置1がTOパッケージであったのに対し、第2の実施形態に係る半導体装置1Aは、SIPパッケージである。以下、相違点を中心に第2の実施形態について説明する。
第2の実施形態に係る半導体装置1Aは、図3(a),(b)に示すように、封止部2と、リード端子3〜5(第1〜第3のリード端子)と、リード端子7(第4のリード端子)と、絶縁性のリード被覆部6とを備えている。リード端子3〜5,7は一直線に並んでいる。リード端子7は、インナーリード(図示せず)と、このインナーリードに連結されたアウターリード7bとを有し、リード端子5に隣り合うように設けられている。封止部2は、リード端子3〜5,7のインナーリード、および半導体チップ8(図示せず)を封止している。なお、リード端子の数は4本に限らず、2本,3本または5本以上であってもよい。
半導体装置1Aでは、リード端子4およびリード端子7にリード被覆部6が設けられている。即ち、リード端子4に設けられたリード被覆部6は、封止部2の端部2aからアウターリード4bの途中までアウターリード4bを全周にわたって被覆している。また、リード端子7に設けられたリード被覆部6は、封止部2の端部2aからアウターリード7bの途中までアウターリード7bを全周にわたって被覆している。一方、リード端子3,5にはリード被覆部6は設けられていない。
上記のように、リード端子3〜5,7に対し、リード被覆部6が設けられていないリード端子が隣り合わないように一つおきにリード被覆部6が設けられている。これにより、第2の実施形態によれば、リードピッチを変えることなく絶縁距離を増大させることができる。
なお、リード端子3,5にリード被覆部6を設け、リード端子4,7にリード被覆部6を設けないようにしてもよい。また、使用環境に応じた絶縁条件を満たすために、リード端子3またはリード端子5にもリード被覆部6を設けてもよいし、あるいはリード端子3〜5,7の全てにリード被覆部6を設けてもよい。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。第1の実施形態との相違点の一つはパッケージ種別である。第1の実施形態に係る半導体装置1がTOパッケージであったのに対し、第3の実施形態に係る半導体装置1Bは、DIPパッケージである。以下、相違点を中心に第3の実施形態について説明する。
第3の実施形態に係る半導体装置1Bは、図4(a),(b)に示すように、封止部2と、リード端子3〜5(第1〜第3のリード端子)と、絶縁性のリード被覆部6とを備えている。リード端子3〜5は、それぞれ一対ずつ設けられている。封止部2は、リード端子3〜5のインナーリード、および半導体チップ8(図示せず)を封止している。なお、リード端子の数は6本(3対)に限らず、2本(1対),4本(2対)あるいは8本(4対)以上であってもよい。
リード端子3〜5のアウターリード3b〜5bは、所定の方向(配線基板30の方向)に向けて湾曲している。図4(a),(b)に示すように、リード端子4のみにリード被覆部6が設けられている。リード端子4に設けられたリード被覆部6は、封止部2の端部2aからアウターリード4bの途中までアウターリード4bを全周にわたって被覆している。このリード被覆部6は、図4(b)に示すように、湾曲したアウターリード4bの形状に沿って湾曲している。
上記のように、リード端子3〜5に対し、リード被覆部6が設けられていないリード端子が隣り合わないようにリード端子4にリード被覆部6が設けられている。これにより、第3の実施形態によれば、リードピッチを変えることなく絶縁距離を増大させることができる。
なお、リード端子3,5にリード被覆部6を設け、リード端子4にリード被覆部6を設けないようにしてもよい。また、使用環境に応じた絶縁条件を満たすために、リード端子3〜5の全てにリード被覆部6を設けてもよい。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
1,1A,1B 半導体装置
2 封止部
2a 端部
3,4,5,7 リード端子
3a,4a,5a,7a インナーリード
3b,4b,5b,7b アウターリード
6 リード被覆部
6a 先端部
8 半導体チップ
9 ボンディングワイヤー
10 ダイパッド
30 配線基板
31 貫通孔
100 従来の半導体装置
102 封止部
103,104,105 リード端子
108 半導体チップ
109 ボンディングワイヤー
110 ダイパッド

Claims (13)

  1. 配線基板に実装される半導体装置であって、
    各々が、インナーリードと、前記インナーリードに連結されたアウターリードとを有し、互いに隣り合うように設けられた第1および第2のリード端子と、
    前記第1のリード端子のインナーリードおよび前記第2のリード端子のインナーリードを封止する封止部と、
    前記封止部の端部から延在し、前記第2のリード端子のアウターリードをその先端が露出するように被覆する絶縁性のリード被覆部と、
    を備えることを特徴とする半導体装置。
  2. 前記リード被覆部は、前記半導体装置が前記配線基板に実装された状態において、前記リード被覆部の先端部が前記配線基板に当接する長さまで前記端部から延在していることを特徴とする請求項1に記載の半導体装置。
  3. 前記リード被覆部は、前記封止部とともに一体成形されたものであることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記リード被覆部は、前記第2のリード端子のアウターリードの基端から先端に向かうにつれて細くなるように形成されていることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
  5. インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第2のリード端子に隣り合うように設けられた第3のリード端子をさらに備え、
    前記封止部は、前記第3のリード端子のインナーリードを封止し、前記第1および第3のリード端子には前記リード被覆部が設けられていないことを特徴とする請求項1〜4のいずれかに記載の半導体装置。
  6. 前記リード被覆部が設けられた前記第2のリード端子のインナーリードおよびアウターリードは、一直線上に延在していることを特徴とする請求項5に記載の半導体装置。
  7. インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第2のリード端子に隣り合うように設けられた第3のリード端子と、
    インナーリードと、前記インナーリードに連結されたアウターリードとを有し、前記第3のリード端子に隣り合うように設けられた第4のリード端子と、をさらに備え、
    前記封止部は、前記第3および第4のリード端子のインナーリードを封止し、前記第1および第3のリード端子には前記リード被覆部が設けられず、前記第4のリード端子には前記リード被覆部が設けられていることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
  8. 前記第1および第2のリード端子のアウターリードは、前記配線基板に向けて湾曲しており、前記リード被覆部は前記湾曲したアウターリードの形状に沿って湾曲していることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
  9. 請求項1〜8のいずれかに記載の半導体装置を配線基板に実装する実装方法であって、前記第1および第2のリード端子を前記配線基板の貫通孔に挿通させた後、前記第1および第2のリード端子と前記配線基板とをはんだ接合することを特徴とする半導体装置の実装方法。
  10. 前記第2のリード端子を前記配線基板の貫通孔に挿通させる際、前記リード被覆部の先端部を前記配線基板に当接させることを特徴とする請求項9に記載の半導体装置の実装方法。
  11. 前記第1および第2のリード端子を前記配線基板の貫通孔に挿通させる前に、前記第1のリード端子を前記配線基板の実装位置に応じて曲げることを特徴とする請求項9または10に記載の半導体装置の実装方法
  12. 各々が、インナーリードと、前記インナーリードに連結されたアウターリードとを有し、互いに隣り合うように設けられた第1および第2のリード端子を含むリードフレームを用意する工程と、
    前記第1のリード端子のインナーリードおよび前記第2のリード端子のインナーリードを封止して封止部を形成する工程と、
    前記封止部の端部から延在し、前記第2のリード端子のアウターリードをその先端が露出するように被覆する絶縁性のリード被覆部を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  13. 前記封止部を形成する工程において、前記封止部とともに前記リード被覆部を一体成形することを特徴とする請求項12に記載の半導体装置の製造方法。
JP2015007982A 2015-01-19 2015-01-19 半導体装置 Active JP6345608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015007982A JP6345608B2 (ja) 2015-01-19 2015-01-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015007982A JP6345608B2 (ja) 2015-01-19 2015-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2016134492A true JP2016134492A (ja) 2016-07-25
JP6345608B2 JP6345608B2 (ja) 2018-06-20

Family

ID=56464497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015007982A Active JP6345608B2 (ja) 2015-01-19 2015-01-19 半導体装置

Country Status (1)

Country Link
JP (1) JP6345608B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018881A (ja) * 2016-07-26 2018-02-01 株式会社三社電機製作所 端子取付基板
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device
WO2021229859A1 (ja) * 2020-05-13 2021-11-18 日立Astemo株式会社 半導体装置、バスバー及び電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51152957U (ja) * 1975-05-30 1976-12-06
JPS6027453U (ja) * 1983-08-01 1985-02-25 日本電気株式会社 半導体装置
JPS6113685A (ja) * 1984-06-29 1986-01-21 株式会社東芝 リ−ド端子用スペ−サ
JPH05190735A (ja) * 1992-01-14 1993-07-30 Mitsubishi Electric Corp 半導体装置
JPH0661393A (ja) * 1991-04-26 1994-03-04 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 半導体装置
JP2010272637A (ja) * 2009-05-20 2010-12-02 Cosel Co Ltd 電子部品の取付構造とその取付方法
JP2011029402A (ja) * 2009-07-24 2011-02-10 Daishinku Corp リードタイプの電子部品及びリードフレーム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51152957U (ja) * 1975-05-30 1976-12-06
JPS6027453U (ja) * 1983-08-01 1985-02-25 日本電気株式会社 半導体装置
JPS6113685A (ja) * 1984-06-29 1986-01-21 株式会社東芝 リ−ド端子用スペ−サ
JPH0661393A (ja) * 1991-04-26 1994-03-04 Consorzio Per La Ric Sulla Microelettronica Nel Mezzogiorno 半導体装置
JPH05190735A (ja) * 1992-01-14 1993-07-30 Mitsubishi Electric Corp 半導体装置
JP2010272637A (ja) * 2009-05-20 2010-12-02 Cosel Co Ltd 電子部品の取付構造とその取付方法
JP2011029402A (ja) * 2009-07-24 2011-02-10 Daishinku Corp リードタイプの電子部品及びリードフレーム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018881A (ja) * 2016-07-26 2018-02-01 株式会社三社電機製作所 端子取付基板
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device
WO2021229859A1 (ja) * 2020-05-13 2021-11-18 日立Astemo株式会社 半導体装置、バスバー及び電力変換装置
JP7355707B2 (ja) 2020-05-13 2023-10-03 日立Astemo株式会社 半導体装置、バスバー及び電力変換装置

Also Published As

Publication number Publication date
JP6345608B2 (ja) 2018-06-20

Similar Documents

Publication Publication Date Title
KR101187903B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지
US20140210093A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002110905A5 (ja)
TW200507220A (en) Semiconductor device and method of manufacturing thereof
JP7158392B2 (ja) パワー半導体モジュール
JP2015142077A (ja) 半導体装置
JP2015144217A (ja) コネクタフレーム及び半導体装置
CN105206596A (zh) 具有弯折引线的封装集成电路器件
JP6345608B2 (ja) 半導体装置
JP6065839B2 (ja) 半導体装置及びその製造方法
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
US9373566B2 (en) High power electronic component with multiple leadframes
JP6092645B2 (ja) 半導体装置
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
CN102891090A (zh) 半导体器件及其封装方法
JP5880331B2 (ja) 半導体装置
CN104425412A (zh) 具有可插拔式引线的模制的半导体封装
JP4366472B2 (ja) 半導体装置
CN109768023A (zh) 具有表面安装结构的扁平无引线封装体
US9299645B2 (en) Semiconductor device having lead frame with notched inner leads
JP7147173B2 (ja) 半導体装置
US12009287B2 (en) Semiconductor device with packaging material and metal member protruding from the packaging material
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2015053402A (ja) 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
US20200035587A1 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180523

R150 Certificate of patent or registration of utility model

Ref document number: 6345608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150