JP2000349221A - リードフレームおよびそれを用いた半導体デバイス - Google Patents

リードフレームおよびそれを用いた半導体デバイス

Info

Publication number
JP2000349221A
JP2000349221A JP11155665A JP15566599A JP2000349221A JP 2000349221 A JP2000349221 A JP 2000349221A JP 11155665 A JP11155665 A JP 11155665A JP 15566599 A JP15566599 A JP 15566599A JP 2000349221 A JP2000349221 A JP 2000349221A
Authority
JP
Japan
Prior art keywords
chip
wire
semiconductor device
gnd
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155665A
Other languages
English (en)
Inventor
Masahiko Kushino
正彦 櫛野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11155665A priority Critical patent/JP2000349221A/ja
Priority to US09/516,157 priority patent/US6538303B1/en
Publication of JP2000349221A publication Critical patent/JP2000349221A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

(57)【要約】 【課題】 熱抵抗およびＧＮＤインダクタンスを低減さ
せ放熱性および高周波特性を向上させることで、搭載す
る半導体チップの性能を効率よく引き出す。 【解決手段】 搭載するチップ１２より大きいアイラン
ド部貫通孔１６ｃがアイランド部１６ａに形成され、こ
のアイランド部貫通孔１６ｃを覆うようにして、ヒート
シンク２０がアイランド部１６ａに取り付けられる。ア
イランド部貫通孔１６ｃ内のヒートシンク２０の面上に
チップ１２が設置される。チップ１２の接地端子１２ｂ
とアイランド部１６ａとがＧＮＤワイヤ１８ａによりワ
イヤボンディングされる。放熱経路において熱抵抗が削
減され、放熱性が向上する。ＧＮＤワイヤ１８ａ長が短
くなり、ＧＮＤインダクタンスが低減する。チップ１２
の性能を効率よく引き出すことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、モールドタイプの
高周波パワーデバイスなどに使用するヒートシンク付パ
ッケージ用のリードフレームおよびそれを用いた半導体
デバイスに関するものである。
【０００２】
【従来の技術】従来におけるヒートシンク付パッケージ
を有する半導体デバイスは、以下において図６から図９
を用いて説明する構造である。図６（ａ）は、従来の半
導体デバイスの形成過程における平面図であり、図６
（ｂ）は図６（ａ）におけるＣ−Ｃ線矢視断面図であ
る。また、図７（ａ）は、図６（ａ）におけるＡ−Ａ線
矢視断面図であり、図７（ｂ）は、図６（ａ）における
Ｂ−Ｂ線矢視断面図である。この半導体デバイス（従来
例１）は、チップ５２およびこのチップ５２を包含する
パッケージ５４から形成されている。
【０００３】パッケージ５４は、リードフレーム５６、
ボンディングワイヤ５８、ヒートシンク６０および封止
部材６２から形成されている。リードフレーム５６は、
ダイパッド部５６ａおよびリード部５６ｂからなってお
り、ダイパッド部５６ａ上に銀ペースト６４によりダイ
ボンディングされたチップ５２を備えている。チップ５
２としては、例えば、ＧａＡｓＭＭＩＣ（Monolithic M
icrowave IntegratedCircuit ）チップが用いられる。
【０００４】ボンディングワイヤ５８は、Ａｕワイヤに
より形成されており、チップ５２に形成されたチップパ
ッド５２ａとリードフレーム５６のダイパッド部５６ａ
およびリード部５６ｂとをそれぞれ結線するＧＮＤワイ
ヤ５８ａおよびリードワイヤ５８ｂの２種類に分けられ
る。このＧＮＤワイヤ５８ａにより、チップ５２におけ
る回路上のＧＮＤ配線を形成し、動作時においてＧＮＤ
インダクタンスが発生する。
【０００５】ヒートシンク６０は、ダイパッド部５６ａ
のチップ５２を備えた面の裏面に導電性ペースト６６に
よりベタ付けされた銅製のブロックである。また、ヒー
トシンク６０のダイパッド部５６ａにベタ付けされた面
の裏面は、封止部材６２より露出しており、本半導体デ
バイスを実装する際には露出した面が実装面にハンダ付
けされる。これにより、チップ５２を動作させた際に発
生する熱がヒートシンク６０を介して半導体パッケージ
外部へ放熱しやすくなる。
【０００６】上記半導体デバイスは、以下の製造工程を
経て形成される。まず、厚さ０．１５〔ｍｍ〕の銅製リ
ードフレーム５６の裏面に別形成された２．０×２．８
×０．７〔ｍｍ〕の銅製ヒートシンク６０を導電性ペー
スト６６によりべた付けする。このリードフレーム５６
のダイパッド部５６ａに銀ペースト６４を塗布し、チッ
プ５２をダイボンディングする。
【０００７】この後、ボンディングワイヤ５８により、
チップ５２のチップパッド５２ａとリードフレーム５６
のダイパッド部５６ａおよびリード部５６ｂとをワイヤ
ボンディングする。そして、封止部材６２によりトラン
スファーモールドされる。
【０００８】次に、従来における別のヒートシンク付パ
ッケージを有する半導体デバイス（従来例２）を図８お
よび図９に示す。図８（ａ）は、従来例２の半導体デバ
イスの形成過程における平面図であり、図８（ｂ）は図
８（ａ）におけるＣ−Ｃ線矢視断面図である。また、図
９（ａ）は、図８（ａ）におけるＡ−Ａ線矢視断面図で
あり、図９（ｂ）は、図８（ａ）におけるＢ−Ｂ線矢視
断面図である。なお、従来例１の構成要素と同等の機能
を有する構成要素については、同一の符号を付記し、そ
の説明を省略する。
【０００９】ここで、従来例２は従来例１と次の点で異
なる。従来例２の半導体デバイスのリードフレーム５６
は、ダイパッド部５６ａ（図６参照）を有しておらずヒ
ートシンク６０がダイパッドを兼ねた構造である。ま
た、リードフレーム５６は、全リード部５６ｂの下面が
ヒートシンク６０の上面に絶縁性ペースト６８により取
り付けられている。そして、ＧＮＤワイヤ５８ａは、ヒ
ートシンク６０の上面にボンディングされており、チッ
プ５２における回路上のＧＮＤ配線を形成し、動作時に
おいてＧＮＤインダクタンスが発生する。
【００１０】この従来例２の半導体デバイスは、以下の
製造工程を経て形成される。まず、ヒートシンク６０の
チップ５２実装面の中央に銀ペースト６４を塗布し、チ
ップ５２をダイボンディングする。そして、ヒートシン
ク６０とリードフレーム５６とが絶縁性ペースト６８で
取り付けられる。この後、ワイヤボンディングが、チッ
プパッド５２ａとダイパッド部５６ａを兼ねているヒー
トシンク６０上面およびリード部５６ｂとの間で行われ
る。この後は、上記従来例１と同様の工程を経て半導体
デバイスが形成される。
【００１１】
【発明が解決しようとする課題】ところで、半導体デバ
イス、特に高周波パワーデバイスを樹脂モールドパッケ
ージするにあたっては、放熱性および高周波特性が重要
な点となる。すなわち、放熱性の点からは、チップ５２
の自己発熱量が大きいことから、放熱経路を短縮・簡素
化（熱抵抗を小さく）して発生した熱を効率的に外部へ
放熱させて、チップ５２の温度上昇を抑制する必要があ
る。また、高周波特性の点からはＧＮＤインダクタンス
をできるだけ小さくすることが求められる。
【００１２】ところが、上記従来の技術の半導体デバイ
ス用パッケージ５４は、放熱経路およびＧＮＤインダク
タンスに関して以下の問題を有している。
【００１３】まず、放熱経路に関しては、上記従来例１
では発熱部であるチップ５２から半導体デバイスの外部
へ熱が伝達する間の放熱経路上で介在する部材が多い構
造となっており、この放熱経路の熱抵抗は、例えば５０
〔℃／Ｗ〕と非常に大きくなっている。
【００１４】この場合の放熱経路を各熱抵抗（単純抵
抗）ごとに表すと、図１０のようになる。図１０は、従
来例１の放熱経路を表す概念図である。すなわち、放熱
経路は、チップ５２の発熱部→チップ５２のベース部材
（Ｒ１）→銀ペースト６４（Ｒ２）→ダイパッド部５６
ａ（Ｒ３）→導電性ペースト６６（Ｒ４）→ヒートシン
ク６０（Ｒ５）→パッケージ５４外部となる。これらを
累積表現すると、パッケージ熱抵抗：Ｒｔｈ＝Ｒ１＋Ｒ
２＋Ｒ３＋Ｒ４＋Ｒ５である。
【００１５】このように、従来例１では放熱経路が長く
複雑になっていることから、パッケージ熱抵抗が高い構
造である。したがって、従来例１の半導体デバイスを連
続動作させると、パッケージ５４内部の温度が上昇しす
ぎる可能性がある。この場合には、電気的特性である出
力電力値が時間経過とともに低下する現象や、入力電力
を上げるなどして所望の出力を得ようとしても、内部温
度が高すぎることから出力電力値が飽和状態にあり、出
力電力値がそれ以上は上がらないといった現象が発生し
問題となる。
【００１６】この問題を解消するためには、放熱経路を
できるだけ短く簡素にし、パッケージの熱抵抗を下げて
放熱性を向上させ、パッケージ５４の内部における温度
上昇を抑制する必要がある。そこで、従来例２は、ダイ
パッド部５６ａが存在しない構造をとり、上記Ｒ３およ
びＲ４を省いた放熱経路を実現させている。
【００１７】上記従来例２においては、リードフレーム
５６とヒートシンク６０とがリードフレーム５６のリー
ド部５６ｂにおいて取り付けられている。リード部５６
ｂは、後に分離され半導体デバイスの端子を形成するこ
とから、各リード部５６ｂが電気的に絶縁されている必
要がある。したがって、リードフレーム５６とヒートシ
ンク６０との取り付け部分は、一般に絶縁性ペースト６
８や絶縁性テープ、絶縁性接着剤などにより取り付けら
れている。ところが、これにより以下の問題が生じてい
る。
【００１８】従来例２では、まずリードフレーム５６と
ヒートシンク６０とを取り付け、その後チップ５２、ヒ
ートシンク６０およびリードフレーム５６に対してボン
ディングワイヤ５８によるワイヤボンディングが施され
る。この際にヒートシンクが加熱されることにより、上
記の絶縁性ペースト６８などからその有機成分のガスが
発生する。
【００１９】このガスの発生は、リードフレーム５６お
よびヒートシンク６０の表面の変質を引き起こし、その
ためにワイヤボンディングに接合不良が発生する可能性
が高くなる。これにより、ワイヤボンディングの信頼性
の低下や不良発生率の増大を招来している。また、上記
ヒートシンク６０の加熱により、絶縁性ペースト６８な
どの接着力が低下し、ヒートシンク６０がリードフレー
ム５６から外れるという不良も発生している。
【００２０】さらに、従来例２においては、リードフレ
ーム５６の多数本のリード部５６ｂのボンディングする
面にのみ、絶縁性ペースト６８などを付与する工程が必
要であり、上記の不良率の問題と相まって製造コストが
増大するという問題も存在している。
【００２１】また、上記いずれの従来例も有しているＧ
ＮＤインダクタンスに関する以下の問題点がなおも存在
している。高周波パワーデバイスの適用周波数域である
１〔ＧＨｚ〕以上の周波数域においては、ＧＮＤワイヤ
５８ａにより接地することでＧＮＤインダクタンスが発
生する。
【００２２】これをチップ５２の回路的に見た場合、回
路上の接地（ＧＮＤ）が、発生したＧＮＤインダクタン
スの分だけ本来の接地から浮いた状態になる。そのた
め、半導体デバイスの出力が、本来の設計値である出力
値からＧＮＤインダクタンスに相当する分だけ差し引か
れた値となり、所望の出力値が得られないという問題が
発生する。
【００２３】したがって、この問題を解消するために、
ＧＮＤインダクタンスを低減する必要がある。これに対
して、ＧＮＤワイヤ５８ａの本数を増やすというＧＮＤ
インダクタンス低減策が考えられるが、この場合さらに
次の問題が浮上する。
【００２４】ＧＮＤワイヤ５８ａの本数を増やすために
は、チップ５２のチップパッド５２ａを増やす必要が生
じ、このことはチップサイズの大型化につながる。ここ
で、チップ５２として用いられるＧａＡｓＭＭＩＣチッ
プなどの場合は、ベース部材であるＧａＡｓＭＭＩＣ用
ウエファーがＳｉに比べて割高であり、チップ５２のコ
ストはウエファー内での乗り数でほとんど決定されてし
まう。したがって、チップサイズの大型化は半導体デバ
イスのコストアップを招来するという問題点がある。
【００２５】また、ＧＮＤワイヤ５８ａ本数を増やすた
めに、ＧＮＤワイヤ５８ａのピッチを現状より狭くした
場合、１〔ＧＨｚ〕以上の周波数域であれば相互インダ
クタンスの影響により、ＧＮＤインダクタンスの有効な
低減効果が得られないという問題点もある。
【００２６】以上のように、従来の技術におけるリード
フレームおよびこれを用いた半導体デバイスでは、信頼
性や生産性の悪化、およびそれらに伴うコストアップを
招来することなく放熱性および高周波特性を向上させる
ことが困難であり、搭載する半導体チップの性能を十分
に発揮させることができないという問題があった。
【００２７】本発明は、上記の課題を解決するためにな
されたものであり、信頼性や生産性の悪化、およびそれ
らに伴うコストアップを招来することなく、熱抵抗を低
減させて放熱性を向上させ、また、ＧＮＤインダクタン
スを低減させて高周波特性を向上させることにより、搭
載する半導体チップの性能を効率よく引き出すことがで
きる半導体デバイス用のリードフレームおよびこれを用
いた半導体デバイスを提供することを目的としている。
【００２８】
【課題を解決するための手段】本発明のリードフレーム
は、上記の課題を解決するために、半導体チップを収容
するためのアイランド部、アイランド部に取り付けられ
た金属ブロックおよびアイランド部に向かって延びるリ
ード部を有する半導体デバイス用のリードフレームにお
いて、前記アイランド部には、半導体チップが収容され
る領域に、搭載される半導体チップより大きい貫通孔が
形成されていると共に、前記金属ブロックが前記貫通孔
を覆うように取り付けられていることを特徴としてい
る。
【００２９】上記の構成によれば、搭載する半導体チッ
プよりリードフレームのアイランド部に形成された貫通
孔の方が大きいため、半導体チップを貫通孔内に収容す
ることができる。また、貫通孔を金属ブロックが覆って
いるため、この貫通孔内の金属ブロックの面上に半導体
チップが設置されることになり、金属ブロックをヒート
シンクとして利用することができる。
【００３０】したがって、従来において発熱部である半
導体チップとヒートシンクとの間に存在していたアイラ
ンド部を介しない放熱経路を形成することが可能とな
り、放熱性の向上を図ることができる。
【００３１】さらに、上記の構成では、ヒートシンクが
リード部に取り付けられている構造とは異なり、上記ヒ
ートシンクとしての金属ブロックは、リードフレームの
アイランド部に備えられている。そのため、金属ブロッ
クの取り付けに際して絶縁性ペーストなどを使用するこ
となく、リード部と金属ブロックとが絶縁された構造と
することが可能である。
【００３２】したがって、ヒートシンクがリード部に取
り付けられている構造において一般に用いられていた絶
縁性ペーストなどを使用することによる、ヒートシンク
の接着力の低下、ワイヤボンディングの信頼性低下、工
程の複雑化などの問題を回避することができる。
【００３３】上記リードフレームは、さらに、前記アイ
ランド部および前記金属ブロックは、前記リード部から
分離されるように形成されていることが好ましい。
【００３４】上記の構成によれば、アイランド部および
金属ブロックが、例えば半導体デバイス形成時などにお
いて、リード部から分離されるように形成されており、
リード部と電気的に絶縁することが可能である。したが
って、アイランド部を、搭載する半導体チップ回路上の
ＧＮＤとすることが可能である。アイランド部をＧＮＤ
とすれば、半導体チップの接地端子をアイランド部にワ
イヤボンディングすることができる。
【００３５】ここで、半導体チップおよびアイランド部
は、いずれも金属ブロックの面上に設置されるので、接
地端子と半導体チップの載置面とをワイヤボンディング
する場合と比較して、ワイヤボンディングする面間の段
差を小さくすることができる。これにより、ボンディン
グワイヤ長を短くすることができ、その結果、回路上の
ＧＮＤインダクタンスを低減することが可能となる。し
たがって、上記構成のリードフレームを用いることによ
り、高周波特性の向上を図ることができる。
【００３６】本発明の半導体デバイスは、上記の課題を
解決するために、半導体チップが、上記リードフレーム
に形成された前記貫通孔内の前記金属ブロック上に搭載
されていることを特徴としている。
【００３７】上記の構成によれば、金属ブロックをヒー
トシンクとし、半導体チップが直接ヒートシンク上に設
置された構造とすることができる。これにより、熱抵抗
を削減して放熱経路を簡素化することができ、半導体チ
ップで発生する熱のより効率的な放熱が可能となる。
【００３８】その結果、上記半導体デバイスを連続動作
させた場合においても、その内部の半導体チップの温度
上昇を抑制し、出力電圧値などの電気的特性の低下を抑
えることができる。
【００３９】本発明の半導体デバイスは、上記課題を解
決するために、前記アイランド部および前記金属ブロッ
クが、前記リード部から分離されるように形成されてい
る上記リードフレームに形成された、前記貫通孔内の前
記金属ブロック上に、接地端子を有する半導体チップが
搭載されると共に、前記半導体チップの接地端子が前記
アイランド部に接続されたＧＮＤワイヤに接続されてい
ることを特徴としている。
【００４０】上記の構成によれば、半導体チップが金属
ブロック上に直接設置されており、半導体チップの接地
端子とリードフレームのアイランド部とがＧＮＤワイヤ
により接続されている。そのため、半導体チップの載置
面と接地端子とを接続する場合と比較して、アイランド
部の厚みにより接続する面間の段差を小さくすることが
でき、ＧＮＤワイヤ（ボンディングワイヤ）長を短くす
ることができる。
【００４１】したがって、熱抵抗を削減して放熱性を向
上させることに加えて、半導体チップ回路におけるＧＮ
Ｄインダクタンスを低減することができる。その結果、
本半導体デバイスでは、ＧＮＤインダクタンスに起因す
る出力値の低下を抑制することができる。
【００４２】本発明の半導体デバイスは、上記課題を解
決するために、接地端子を備えた半導体チップがヒート
シンクの一面上に搭載されると共に、前記ヒートシンク
の半導体チップ搭載面と同一面上に接地用の金属部材が
配置され、前記接地端子と前記金属部材とがワイヤボン
ディングされていることを特徴としている。
【００４３】上記の構成によれば、半導体チップが直接
ヒートシンク上に設置されており、また、半導体チップ
の接地端子がヒートシンク上の金属部材に接続されてい
る構造である。
【００４４】これにより、半導体チップを動作させた際
に発生する熱をヒートシンクにより効率よく半導体デバ
イス外部に放熱させることができ、半導体デバイス内部
の温度上昇を抑え、これに起因する出力値の低下や飽和
などを抑制することができる。
【００４５】また、ヒートシンクの半導体チップ搭載面
上に金属部材が設けていることにより、半導体チップ上
の接地端子が位置している面と金属部材の面との段差を
小さくできるので、半導体チップの接地のためのボンデ
ィングワイヤを短くすることができる。したがって、半
導体チップの回路上のＧＮＤインダクタンスを減少させ
ることができ、これに起因する出力値の低下を抑制する
ことが可能となる。
【００４６】
【発明の実施の形態】本発明の実施の一形態について図
１から図４に基づいて説明すれば、以下の通りである。
【００４７】図１（ａ）は、本実施の形態に係る半導体
デバイスの形成過程における平面図であり、図１（ｂ）
は図１（ａ）におけるＣ−Ｃ線矢視断面図である。ま
た、図２（ａ）は、図１（ａ）におけるＡ−Ａ線矢視断
面図であり、図２（ｂ）は、図１（ａ）におけるＢ−Ｂ
線矢視断面図である。この半導体デバイスは、チップ
（半導体チップ）１２およびこのチップ１２を包含する
パッケージ１４から形成されている。
【００４８】チップ１２としては、例えば、高周波パワ
ーデバイスとしてのＧａＡｓＭＭＩＣチップなどが用い
られ、ここでは厚さ０．２〔ｍｍ〕のＧａＡｓＭＭＩＣ
チップを用いている。
【００４９】パッケージ１４は、リードフレーム１６、
ボンディングワイヤ１８、ヒートシンク（金属ブロッ
ク）２０および封止部材２２から形成されている。リー
ドフレーム１６は、例えば、板厚０．１５〔ｍｍ〕のＣ
ｕ板から形成されており、アイランド部（金属部材）１
６ａ、リード部１６ｂおよび吊りピン（支持部）１６ｄ
を有している。
【００５０】ここで、アイランド部１６ａにはアイラン
ド部貫通孔（貫通孔）１６ｃが形成されている。アイラ
ンド部貫通孔１６ｃは、この内部に収納されるチップ１
２のサイズより少し大きい貫通孔である。
【００５１】リード部１６ｂは、半導体デバイス形成時
において端子となる部分であり、後述するように後の工
程において各リード部１６ｂが分離される。また、吊り
ピン１６ｄは、半導体デバイス形成前および形成途中の
リードフレーム１６においてアイランド部１６ａが分離
しないように支持しており、後の工程において各リード
部１６ｂから分離される部分である。
【００５２】ヒートシンク２０は、上記アイランド部貫
通孔１６ｃの一部または全部を覆うようにアイランド部
１６ａに取り付けられており、例えば、長さ（Ｌ）２．
０〔ｍｍ〕×幅（Ｗ）２．８〔ｍｍ〕×厚さ（Ｔ）０．
７〔ｍｍ〕の形状を有する銅製のブロックである。
【００５３】ここで、上記チップ１２、リードフレーム
１６およびヒートシンク２０の設置関係は、次の通りで
ある。リードフレーム１６およびヒートシンク２０は、
例えば、スポット溶接位置２０ａ・２０ａ（リードフレ
ーム１６のアイランド部貫通孔１６ｃと吊りピン１６ｄ
との中点、２ヶ所）においてスポット溶接により固定さ
れている。このリードフレーム１６とヒートシンク２０
との固定は、上記スポット溶接の他に、導電性ペースト
や金属プリフォーム共晶を用いる方法など、固定により
両者間の導電性が得られる方法であればよい。
【００５４】また、チップ１２は、アイランド部貫通孔
１６ｃ内に収納されており、アイランド部貫通孔１６ｃ
内のヒートシンク２０の上面に銀ペースト２４によりダ
イボンディングされている。このダイボンディングにお
いても、銀ペースト２４以外であってもよく、導電性お
よび熱伝導性に優れていることが好ましい。
【００５５】ボンディングワイヤ１８は、Ａｕワイヤに
より形成されており、チップ１２に形成されたチップパ
ッド１２ａとアイランド部１６ａおよびリード部１６ｂ
とをそれぞれ結線するＧＮＤワイヤ１８ａおよびリード
ワイヤ１８ｂの２種類に分けられる。このＧＮＤワイヤ
１８ａにより、チップ１２における回路上のＧＮＤ配線
が形成される。なお、チップパッド１２ａのうち、ＧＮ
Ｄワイヤ１８ａにより接地されるものはチップ１２の接
地端子となる。
【００５６】ここで、チップ１２がアイランド部貫通孔
１６ｃ内に収納されていることから、ＧＮＤワイヤ１８
ａによりボンディングされるチップ１２のチップパッド
１２ａが形成された面およびアイランド部１６ａの上面
の段差が、アイランド部１６ａの厚み分（上記の具体的
数値では、１５〔ｍｍ〕）減少することになる。つま
り、ＧＮＤワイヤー１８ａの長さを短くすることができ
る。
【００５７】封止部材２２は、上記チップ１２、ボンデ
ィングワイヤ１８、アイランド部１６ａ、リード部１６
ｂのリードワイヤ１８ｂがボンディングされた部分およ
びヒートシンク２０などを包含するように形成されてい
る。ただし、ヒートシンク２０のチップ１２がダイボン
ディングされた面の裏面は封止部材２２から露出するよ
うに形成されているのが好ましい。この場合、ヒートシ
ンク２０の露出部は、本半導体デバイス実装時に、その
実装面に例えばはんだ付けされるなどすることにより、
チップ５２を動作させた際に発生する熱をヒートシンク
６０を介して半導体パッケージ外部へ放熱しやすくなる
ようにされている。
【００５８】以上のように、リードフレーム１６は、搭
載するチップ１２より大きいアイランド部貫通孔１６ｃ
が形成されたアイランド部１６ａに、アイランド部貫通
孔１６ｃを覆うようにヒートシンク２０が取り付けられ
た構造である。また、このリードフレーム１６を用いて
形成される半導体デバイスは、チップ１２をアイランド
部貫通孔１６ｃ内に収容し、かつ、ヒートシンク２０の
面に直接ダイボンディングした構造であり、チップ１２
の接地端子はアイランド部１６ａにワイヤボンディング
されている。
【００５９】次に、上記構成の本半導体デバイスのアセ
ンブリ手順に関して説明する。まず、リードフレーム１
６とヒートシンク２０とを、上記のいずれかの方法によ
り固定する。次に、ヒートシンク２０のチップ１２がダ
イボンディングされる面、つまりアイランド部貫通孔１
６ｃ内のヒートシンク２０のほぼ中央に銀ペースト２４
を塗布する。そして、銀ペースト２４を塗布した部分の
真上にチップ１２を設置し、ダイボンディングする。
【００６０】この状態で、チップ１２上に形成されたチ
ップパッド１２ａとアイランド部１６ａおよびリード部
１６ｂとを、それぞれＧＮＤワイヤ１８ａおよびリード
ワイヤ１８ｂによりワイヤボンディングする。
【００６１】その後、樹脂などの封止部材２２により、
チップ１２周辺を封止することにより、図１および図２
に示した状態が形成される（ただし、図１および図２に
おいては封止部材２２を二点鎖線で示している）。さら
に、リードの形成が行われ、リードフレーム１６のタイ
バー１６ｅが取り除かれるなどして各リード部１６ｂが
独立する。このとき、吊りピン１６ｄが切断されること
により、アイランド部１６ａがリード部１６ｂと分離さ
れる。
【００６２】ここで、本実施の形態に係る半導体デバイ
スの構成において、放熱性および高周波特性の観点から
検証を行う。まず、放熱性について図３および図１０を
用いて従来の技術と比較する。図３は、本実施の形態に
係る半導体デバイスの放熱経路を表す概念図である。ま
た、図１０は、比較例としての従来の技術における半導
体デバイスの放熱経路を表す概念図であり、比較例１は
従来の技術における従来例１に相当している。
【００６３】本実施の形態に係る半導体デバイスの放熱
経路を熱抵抗ごとに表すと、チップ１２発熱部→チップ
１２ベース部材（Ｒ１）→銀ペースト２４（Ｒ２）→ヒ
ートシンク２０（Ｒ５）→パッケージ１４外部となる。
したがって、累積表現すると、パッケージ熱抵抗Ｒｔｈ
＝Ｒ１＋Ｒ２＋Ｒ５となる。
【００６４】一方、比較例１においては、リードフレー
ムのアイランド部（Ｒ３）およびアイランド部とヒート
シンクとの間の導電性ペースト（Ｒ４）が熱抵抗として
さらに介在しており、パッケージ熱抵抗Ｒｔｈ＝Ｒ１＋
Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５である。
【００６５】このように、本実施の形態に係る半導体デ
バイスでは、比較例１の半導体デバイスと比べて、Ｒ３
およびＲ４の熱抵抗を削減することにより、パッケージ
熱抵抗を低減している。これらに関して、アセンブリ後
のパッケージ評価において、パッケージ熱抵抗を実測し
たところ、比較例１では約５０〔℃／Ｗ〕であったのに
対し、本実施の形態では約４０〔℃／Ｗ〕であり、実際
に約２０〔％〕の改善効果があることを確認した。
【００６６】次に、高周波特性について図４、図５およ
び図１１を用いて従来の技術と比較する。図４は、本実
施の形態に係る半導体デバイスのＧＮＤワイヤ１８ａ周
辺を表す概念図であり、図１１は、比較例としての従来
の技術における半導体デバイスのＧＮＤワイヤ５８ａ周
辺を表す概念図である。図５は、本実施の形態および比
較例においてＧＮＤワイヤ長を比較するための模式図で
ある。図１１において、図１１（ａ）の比較例１および
図１１（ｂ）の比較例２はそれぞれ従来の技術における
従来例１および従来例２に相当している。
【００６７】ここで、ＧＮＤインダクタンスは、ＧＮＤ
ワイヤ５８ａの長さに大きく影響され、ＧＮＤワイヤ５
８ａの長さが長くなるとＧＮＤインダクタンスが大きく
なる傾向にある。したがって、ＧＮＤワイヤ５８ａを短
くすることは、ＧＮＤインダクタンスの軽減に対して有
効である。
【００６８】本実施の形態では、チップ１２がアイラン
ド部貫通孔１６ｃ内に収納されているので、従来の場合
と比較してＧＮＤワイヤ１８ａの両端がボンディングさ
れている面の段差が小さい。したがって、チップ１２か
らＧＮＤワイヤ１８ａの最高点までの引き上げ距離およ
びアイランド部１６ａ側のボンディング位置のチップ１
２からの距離を従来と同様とした場合でも、ＧＮＤワイ
ヤ１８ａの長さは短くなる。これに関して、以下で説明
する。
【００６９】図４に示すように、チップ１２の上面と平
行な方向をＸ方向、チップ１２の上面と垂直な方向をＹ
方向とし、ＧＮＤワイヤ１８ａのアイランド部１６ａ側
のボンディング位置を２ｎｄボンディング位置、ＧＮＤ
ワイヤ１８ａの最高点をループトップとする。また、２
ｎｄボンディング位置とループトップとのＸ方向および
Ｙ方向の距離をそれぞれｘおよびｙとし、２ｎｄボンデ
ィング位置とループトップとの間のＧＮＤワイヤ１８ａ
のワイヤ長をＬとする。
【００７０】比較例１および２においても図１１に示す
ように、同様にしてｘ’、ｙ’およびＬ’を決める。こ
こで、比較例１および２において、ＧＮＤワイヤ５８ａ
の形状は等しいものとすることができるので、以下にお
いては、これらを同等として説明する。
【００７１】上記の場合において、ｘ＝ｘ’とし、１ｓ
ｔボンディング位置（チップ１２およびチップ５２側の
ボンディング位置）からループトップまでの、ＧＮＤワ
イヤ１８ａとＧＮＤワイヤ５８ａとの引き上げ距離は等
しいものとする。そこで、２ｎｄボンディング位置を基
準とし、ＧＮＤワイヤ１８ａおよびＧＮＤワイヤ５８ａ
を直線に近似した場合の本実施の形態と比較例との比較
を図５に示す。
【００７２】図５より、Ｌ＝（ｙ2 ＋ｘ2 ）1/2 、Ｌ’
＝（ｙ’2 ＋ｘ’2 ）1/2 の関係が成り立ち、ｘ＝ｘ’
＝０．２０〔ｍｍ〕、ｙ’＝０．３０〔ｍｍ〕とする
と、上記の通りアイランド部１６ａの厚さが０．１５
〔ｍｍ〕であればｙ＝ｙ’−０．１５＝０．１５〔ｍ
ｍ〕となることから、Ｌ＝０．２５〔ｍｍ〕、Ｌ’＝
０．３６〔ｍｍ〕となる。したがって、本実施の形態に
より、比較例に対してＧＮＤワイヤ長を約３０．５
〔％〕短縮することが可能となる。
【００７３】本実施の形態においては、ＧＮＤワイヤ１
８ａが５本ある場合であり（図１参照）、各ＧＮＤワイ
ヤ１８ａにより上記短縮の効果がもたらされる。高周波
回路上でのＧＮＤインダクタンスは、ＧＮＤワイヤ長に
対して単純に同比率で小さくなるものではない。そこ
で、上記の比較例および本実施の形態に対して実際に高
周波特性を評価した結果、本実施の形態では比較例に対
してＧＮＤインダクタンスが約１５〔％〕小さくなって
おり、改善効果があることが確認された。
【００７４】以上のように、１ｓｔボンディング位置か
らループトップまでの距離を同一距離とした場合、ＧＮ
Ｄワイヤ１８ａの長さはチップ１２上面位置をアイラン
ド部１６ａ上面位置に近付けるほど短くなり、ＧＮＤイ
ンダクタンスの低減効果が大きくなる。
【００７５】ここで、チップ１２およびアイランド部１
６ａの厚み関係は、チップ１２の厚みをｔ0 、アイラン
ド部１６ａの厚みをｔ 1とすると、０＜ｔ 1≦（ｔ0 ／
２）であることが好ましい。
【００７６】チップ１２として、ＧａＡｓＭＭＩＣチッ
プを用いる場合などでは、チップ１２の表面にエアブリ
ッジが形成されていることが多い。このとき、チップ１
２をダイボンディングする際に使用するコレットとし
て、角錐コレットが用いられる。
【００７７】角錐コレットを用いる場合は、チップ１２
の厚みｔ0 の約半分（約ｔ0 ／２）を角錐コレットのつ
かみしろとして確保する必要がある。そのため、アイラ
ンド部１６ａの厚みをチップ１２の厚みの１／２以上と
すると、角錐コレットがアイランド部１６ａに当たらな
いようにアイランド部貫通孔１６ｃを大きくする必要が
生じ、ＧＮＤワイヤ１８ａの長さを十分に短縮すること
が困難になる。
【００７８】したがって、アイランド部１６ａの厚みを
チップ１２の厚みの１／２以下とすることが好ましく、
このとき、チップ１２のダイボンディング時に角錐コレ
ットを用いる場合でも、ＧＮＤワイヤ１８ａの長さを十
分に短縮することが可能となる。
【００７９】ただし、上記関係が満たされない場合であ
っても、ヒートシンク２０のチップ１２をダイボンディ
ングする部分に凹部を設けることにより上記と同様の効
果を得ることができる。
【００８０】以上で説明した本実施の形態に係る半導体
デバイスに用いたリードフレームの特徴は、以下の通り
である。すなわち、高周波デバイスなどに用いられるヒ
ートシンク２０付リードフレーム１６は、アイランド部
１６ａを有するリードフレーム１６と、別形成されたヒ
ートシンク２０とを組み合わせて一体化されており、ア
イランド部１６ａにアイランド部貫通孔１６ｃを有して
おり、半導体デバイスを形成した際に、アイランド部貫
通孔１６ｃにチップ１２を収納することができることか
ら、ＧＮＤワイヤ１８ａのワイヤ長を短くすることが可
能であり、ＧＮＤインダクタンスを低減することができ
る。
【００８１】また、アイランド部１６ａを有しているも
のの、ヒートシンク２０上に直接チップ１２を実装する
ことができるため、熱伝達経路を最短とすることが可能
である。
【００８２】つまり、別々に形成されたヒートシンク２
０とアイランド部１６ａにチップ１２サイズより少し大
きいアイランド部貫通孔１６ｃを設けたリードフレーム
１６とを組み合わせることにより、アイランド部貫通孔
１６ｃ内のヒートシンク２０上にチップ１２を直接実装
できる構造である。これにより、ＧＮＤワイヤ１８ａの
ワイヤ長を短くし、かつ熱経路も最小限とすることがで
きる。
【００８３】以上のように、本実施の形態に係るリード
フレーム１６では、半導体デバイスの信頼性・生産性の
悪化やコストアップなどを招来する絶縁ペーストなどの
使用やチップ１２の大型化を回避しつつ、放熱性および
高周波特性の向上が図れ、搭載するチップ１２の性能を
効率よく引き出すことが可能である。
【００８４】また、本実施の形態においては上記のよう
に、アイランド部１６ａにアイランド部貫通孔１６ｃが
形成されているものについて説明したが、これに限ら
ず、チップ１２の周辺部にアイランド部１６ａが位置す
る構造であればよい。例えば、アイランド部１６ａが分
割されている場合であってもよく、チップ１２の外周辺
近傍にアイランド部１６ａが位置しておればよい。
【００８５】
【発明の効果】本発明のリードフレームは、以上のよう
に、搭載する半導体チップより大きい貫通孔がアイラン
ド部に形成されており、その貫通孔を金属ブロックが覆
っている構成である。
【００８６】これにより、上記リードフレームを用いて
半導体デバイスを形成すると、半導体チップをアイラン
ド部貫通孔内の金属ブロック面上に設置することができ
る。したがって、金属ブロックをヒートシンクとする
と、半導体チップが直接ヒートシンクに設置される構造
となり、放熱効果を高めることが可能となる。
【００８７】また、金属部材の取り付けを電気的に導通
する方法で行うことができるため、絶縁性ペーストなど
を使用することによる、ヒートシンクの接着力の低下、
ワイヤボンディングの信頼性低下、工程の複雑化などの
問題を回避することができる。
【００８８】その結果、ヒートシンクの接着力不良やワ
イヤボンディング不良による歩留りの悪化やコストアッ
プを抑制しつつ、信頼性が高く、放熱性のよい半導体デ
バイスを形成し、搭載する半導体チップの性能を効率よ
く引き出し得るリードフレームを提供することができる
という効果を奏する。
【００８９】上記リードフレームは、以上のように、ア
イランド部がリード部から分離されるように形成されて
いることが好ましい。
【００９０】これにより、上記リードフレームを用いる
と、半導体デバイス形成時などにおいては、アイランド
部とリード部とが絶縁可能であるため、アイランド部を
ＧＮＤとし、搭載する半導体チップの接地端子をアイラ
ンド部にワイヤボンディングすることができる。アイラ
ンド部にワイヤボンディングすることで、半導体チップ
のボンディングする面との段差が小さくなり、ボンディ
ングするワイヤ長を短くできる。その結果、ＧＮＤイン
ダクタンスを小さくすることが可能となる。
【００９１】したがって、接地するためのワイヤ本数の
増加やそれに伴う半導体チップサイズの増大を避け、半
導体チップの大型化およびアセンブリ材料の増加による
コストアップを回避つつ、ＧＮＤインダクタンスの低減
を図ることができる。その結果、コストアップを抑制し
つつ、搭載する半導体チップの性能を効率よく引き出し
得るリードフレームを提供することができるという効果
を奏する。
【００９２】本発明の半導体デバイスは、以上のよう
に、半導体チップが、上記リードフレームに形成された
貫通孔内の金属ブロック上に設置されている構成であ
る。
【００９３】これによると、半導体チップが金属ブロッ
ク上に直接設置されており、金属ブロックをヒートシン
クとすることができるので、半導体チップで発生する熱
を効率よく放熱することができる。
【００９４】したがって、連続動作させた場合において
も、内部の温度上昇を抑制し、温度上昇に起因する出力
値の低下や飽和などの特性悪化を回避し、搭載する半導
体チップの設計値を効率よく引き出す半導体デバイスを
提供することができるという効果を奏する。
【００９５】本発明の半導体デバイスは、以上のよう
に、アイランド部および金属ブロックがリード部から分
離されるリードフレームに形成された貫通孔内の金属ブ
ロック面上に半導体チップが設置されており、半導体チ
ップの接地端子は、アイランド部に接続されたＧＮＤワ
イヤに接続されている構成である。
【００９６】これによると、半導体チップおよびアイラ
ンド部が金属ブロックの同一面上に設置されているた
め、アイランド部の厚みによりＧＮＤワイヤで接続する
距離を短縮することができる。したがって、半導体チッ
プのＧＮＤインダクタンスを低減することが可能とな
る。
【００９７】その結果、ＧＮＤワイヤ本数の増加やそれ
に伴う半導体チップサイズの増大を避け、半導体チップ
およびアセンブリ材料の増加によるコストアップを回避
つつ、ＧＮＤインダクタンスが小さく、内蔵する半導体
チップの性能を効率よく引き出す高性能な半導体デバイ
スを提供することができるという効果を奏する。
【００９８】本発明の半導体デバイスは、以上のよう
に、ヒートシンクの一面上に半導体チップと金属部材と
を有し、半導体チップの接地端子と金属部材とがワイヤ
ボンディングされている構成である。
【００９９】これによると、半導体チップがヒートシン
クに直接設置されているため放熱性を向上させることが
できる。また、半導体チップを設置しているヒートシン
クの面に金属部材を設置してワイヤボンディングするた
め、ワイヤボンディングにて接続する面の段差を小さく
することが可能であり、ボンディングワイヤ長を短縮さ
せ、ＧＮＤインダクタンスを低減することができる。
【０１００】したがって、半導体チップの温度上昇やＧ
ＮＤインダクタンスに起因する半導体デバイスの特性悪
化を抑制し、搭載する半導体チップの特性を効率よく引
き出し得る半導体デバイスを提供することができるとい
う効果を奏する。
【図面の簡単な説明】
【図１】（ａ）は、本発明の実施の一形態に係る半導体
デバイスの形成過程における平面図であり、（ｂ）は、
（ａ）におけるＣ−Ｃ線矢視断面図である。
【図２】（ａ）は、図１（ａ）におけるＡ−Ａ線矢視断
面図であり、（ｂ）は、図１（ａ）におけるＢ−Ｂ線矢
視断面図である。
【図３】図１の半導体デバイスの放熱経路を表す概念図
である。
【図４】図１の半導体デバイスのＧＮＤワイヤ周辺を表
す概念図である。
【図５】本発明の実施の一形態および比較例に係る半導
体デバイスにおいて、ＧＮＤワイヤ長を比較するための
模式図である。
【図６】（ａ）は、従来の半導体デバイスの形成過程に
おける平面図であり、（ｂ）は、（ａ）におけるＣ−Ｃ
線矢視断面図である。
【図７】（ａ）は、図６（ａ）におけるＡ−Ａ線矢視断
面図であり、（ｂ）は、図６（ａ）におけるＢ−Ｂ線矢
視断面図である。
【図８】（ａ）は、従来の別の半導体デバイスの形成過
程における平面図であり、（ｂ）は、（ａ）におけるＣ
−Ｃ線矢視断面図である。
【図９】（ａ）は、図８（ａ）におけるＡ−Ａ線矢視断
面図であり、（ｂ）は、図８（ａ）におけるＢ−Ｂ線矢
視断面図である。
【図１０】比較例としての従来の半導体デバイスの放熱
経路を表す概念図である。
【図１１】（ａ）は、比較例として従来の半導体デバイ
スのＧＮＤワイヤ周辺を表す概念図であり、（ｂ）は、
別の比較例として従来の別の半導体デバイスのＧＮＤワ
イヤ周辺を表す概念図である。
【符号の説明】
１２ チップ（半導体チップ） １２ａ チップパッド １４ パッケージ １６ リードフレーム １６ａ アイランド部（金属部材） １６ｂ リード部 １６ｃ アイランド部貫通孔（貫通孔） １６ｄ 吊りピン（支持部） １８ ボンディングワイヤ １８ａ ＧＮＤワイヤ １８ｂ リードワイヤ ２０ ヒートシンク（金属ブロック）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを収容するためのアイランド
    部、アイランド部に取り付けられた金属ブロックおよび
    アイランド部に向かって延びるリード部を有する半導体
    デバイス用のリードフレームにおいて、 前記アイランド部には、半導体チップが収容される領域
    に、搭載される半導体チップより大きい貫通孔が形成さ
    れていると共に、前記金属ブロックが前記貫通孔を覆う
    ように取り付けられていることを特徴とするリードフレ
    ーム。
  2. 【請求項２】前記アイランド部および前記金属ブロック
    は、前記リード部から分離されるように形成されている
    ことを特徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】半導体チップが、請求項１または２に記載
    のリードフレームに形成された前記貫通孔内の前記金属
    ブロック上に搭載されていることを特徴とする半導体デ
    バイス。
  4. 【請求項４】接地端子を有する半導体チップが、請求項
    ２に記載のリードフレームに形成された前記貫通孔内の
    前記金属ブロック上に搭載されると共に、前記半導体チ
    ップの接地端子が前記アイランド部に接続されたＧＮＤ
    ワイヤに接続されていることを特徴とする半導体デバイ
    ス。
  5. 【請求項５】接地端子を備えた半導体チップがヒートシ
    ンクの一面上に搭載されると共に、前記ヒートシンクの
    半導体チップ搭載面と同一面上に接地用の金属部材が配
    置され、前記接地端子と前記金属部材とがワイヤボンデ
    ィングされていることを特徴とする半導体デバイス。
JP11155665A 1999-06-02 1999-06-02 リードフレームおよびそれを用いた半導体デバイス Pending JP2000349221A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11155665A JP2000349221A (ja) 1999-06-02 1999-06-02 リードフレームおよびそれを用いた半導体デバイス
US09/516,157 US6538303B1 (en) 1999-06-02 2000-02-29 Lead frame and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11155665A JP2000349221A (ja) 1999-06-02 1999-06-02 リードフレームおよびそれを用いた半導体デバイス

Publications (1)

Publication Number Publication Date
JP2000349221A true JP2000349221A (ja) 2000-12-15

Family

ID=15610924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155665A Pending JP2000349221A (ja) 1999-06-02 1999-06-02 リードフレームおよびそれを用いた半導体デバイス

Country Status (2)

Country Link
US (1) US6538303B1 (ja)
JP (1) JP2000349221A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002238B2 (en) * 2003-10-23 2006-02-21 Broadcom Corporation Use of a down-bond as a controlled inductor in integrated circuit applications
US20080061408A1 (en) * 2006-09-08 2008-03-13 National Semiconductor Corporation Integrated circuit package
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0463758A1 (en) * 1990-06-22 1992-01-02 Digital Equipment Corporation Hollow chip package and method of manufacture
JPH04199668A (ja) 1990-11-29 1992-07-20 Dainippon Printing Co Ltd リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
JP3509274B2 (ja) 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
DE19506958C2 (de) * 1995-02-28 1998-09-24 Siemens Ag Halbleitervorrichtung mit gutem thermischen Verhalten
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
JP3123482B2 (ja) * 1997-10-08 2001-01-09 日本電気株式会社 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法

Also Published As

Publication number Publication date
US6538303B1 (en) 2003-03-25

Similar Documents

Publication Publication Date Title
JP5058599B2 (ja) ワイヤボンドボールグリッドアレイ用グランドアーチ
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
JPH05299576A (ja) マルチチップ型半導体装置及びその製造方法
KR102199360B1 (ko) 반도체 패키지
CN114743947A (zh) 基于to形式的功率器件封装结构及封装方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JP2708309B2 (ja) マルチチップ型半導体装置
JP4252563B2 (ja) 半導体装置
JP2000349221A (ja) リードフレームおよびそれを用いた半導体デバイス
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2736161B2 (ja) 半導体装置
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP2002110889A (ja) 半導体装置及びその製造方法
JP2006332708A (ja) 半導体装置
JP3109267B2 (ja) 放熱板付リードフレームとそれを用いた半導体装置
KR20020050556A (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
JPH08255868A (ja) 半導体装置およびその製造方法
JPH0832007A (ja) 半導体装置および半導体装置組立体
KR100212706B1 (ko) 반도체 디바이스
JP2016219649A (ja) 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法
JP3568534B2 (ja) 半導体装置及びその製造方法
JP3568534B6 (ja) 半導体装置及びその製造方法