JP5058599B2 - ワイヤボンドボールグリッドアレイ用グランドアーチ - Google Patents

ワイヤボンドボールグリッドアレイ用グランドアーチ Download PDF

Info

Publication number
JP5058599B2
JP5058599B2 JP2006521763A JP2006521763A JP5058599B2 JP 5058599 B2 JP5058599 B2 JP 5058599B2 JP 2006521763 A JP2006521763 A JP 2006521763A JP 2006521763 A JP2006521763 A JP 2006521763A JP 5058599 B2 JP5058599 B2 JP 5058599B2
Authority
JP
Japan
Prior art keywords
ground
integrated circuit
arch
package
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006521763A
Other languages
English (en)
Other versions
JP2007500441A (ja
Inventor
クリス、ワイランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2007500441A publication Critical patent/JP2007500441A/ja
Application granted granted Critical
Publication of JP5058599B2 publication Critical patent/JP5058599B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73229—Wire and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

この発明は、集積回路のパッケージングに関し、そして、特に、ピン数の多い半導体パッケージにおけるボンドワイヤインピーダンス低減に関する。
集積回路技術の改良により基板の所定領域に収納できる装置の密度並びに複雑さが増すにつれ、これら装置のパッケージングに重大な問題が起きている。コンピュータ応用においては、例えば、データバスの幅は１６，３２，６４ビットから１２８ビット、そして、それ以上に増えてきている。データがシステム内を移動する間にバスから同時スイッチ出力（ＳＳＯ）があることは珍しくない。ＳＳＯの間に一時的な大電流によりチップの電源及びグランドレールにノイズが生じることが多い。ノイズが大きいとグランド及び電源レールが規定電圧からはずれチップ動作が予測不可能になる。
ＢＧＡ（ボールグリッドアレイ）パッケージにおいては、装置ダイをパッケージ上のグランドに接続するのにボンドワイヤがよく用いられる。ピン数の多いＢＧＡでは、通常、グランドリングがよく用いられる。これらのボンドワイヤは、場合によっては、信号ボンドワイヤの近傍に置かれコプラナーウェーブガイド構造を形成して信号ボンドワイヤのインピーダンスを制御する。
米国特許５，８７２，４０３及び６，０８３，７７２は基板上に電力半導体ダイを搭載する構造及び方法に関するものである。これらは、一般的には、パワーエレクトロニクスに関し、さらに特に、電力素子用低インピーダンス大電流コンダクタ及びその製造に関する。
米国特許６，３１９，７７５Ｂ１は集積回路パッケージの製造方法に関し、特に、回路ダイ及びリードフレームへの導電ストラップの取り付け処理に関する。この特許及び上記引用された２件はこの参照によりそれら全体が開示に含まれる。
従来のプロセスでは金属のテント形状構造は屡々ドロップインヒートシンクと称されるが、熱抵抗を低減するのに用いることができる。これらドロップインヒートシンクは接地されてもされなくてもよい。しかし、ドロップインヒートシンクからボンドワイヤへの距離はボンドワイヤインピーダンスに大きな影響を与えるには遠すぎるかも知れない。従って、ボンドワイヤインピーダンスの制御力はほとんどない。特に、高周波で高性能が要求される用途でのボンドワイヤインピーダンスの制御力を提供することが望まれる。
実施形態の一例では構造がボンドワイヤインピーダンスの制御をもたらす。すなわち、複数のグランドパッド、信号パッド及び電源パッドを有する集積回路ダイと、前記集積回路ダイを搭載し、そして、前記集積回路ダイを囲む少なくとも一つのグランド基準に結合されている基準トレースであるグランドトレースを有する導電パスを含み、そして、前記集積回路ダイ上に設けられたグランドアーチを有するパッケージとを備え、前記グランドアーチは、エポキシ、ポリイミド、ポリアミド、ハンダマスク、ＰＴＦＥそしてＴＥＦＬＯＮＴＭの少なくとも一つから選ばれる誘電体材料により被覆された金属テープより成る集積回路装置が提供される。
他の実施形態では、集積回路ダイをパッケージに封入する際に複数ボンドワイヤのインピーダンスを制御する方法が論じられる。この方法では、集積回路ダイをパッケージに封入する際に複数ボンドワイヤのインピーダンスを制御する方法であって、前記集積回路ダイ上の信号パッド、電源パッド、及びグランドパッドの位置を決め、前記パッケージ上のグランドトレース位置を決め、前記集積回路ダイの前記信号パッド、前記電源パッド、及び前記グランドパッドをボンディングし、前記ボンドワイヤ及び前記グランドトレース位置上にエポキシ、ポリイミド、ポリアミド、ハンダマスク、ＰＴＦＥそしてＴＥＦＬＯＮＴＭの少なくとも一つから選ばれる誘電体材料により被覆された金属テープより成るグランドアーチを含むとともに、前記パッケージを所定量回転させ、前記ボンドワイヤ及びグランドトレース位置上に、さらなるグランドアーチを含む導電パスを設け、前記集積回路ダイ及びグランドアーチを封入する方法が提供される。
さらなる効果並びに新規な特徴が以下に記載され、そして、部分的には、以下の記載を検討することにより当業者に明らかとなり又はこの発明を実施することにより知り得る。
この発明が添付図面を参照して、例を挙げて、さらに詳細に説明される。
この発明は装置の電源又はグランドとＰＧＡパッケージとを繋ぐパスのインピーダンスの低減に効果的である。さらに、この発明は信号ボンドワイヤから所定距離おいてグランドアーチを設けることにより信号ボンドワイヤのインピーダンスを制御できるものである。
この発明は装置の電源又はグランドとＰＧＡパッケージとを繋ぐパスのインピーダンスの低減に効果的である。さらに、この発明は信号ボンドワイヤから所定距離おいてグランドアーチを設けることにより信号ボンドワイヤのインピーダンスを制御できるものである。これは高周波での用途、例えば、１ＧＨｚ付近での高周波メモリ用途に有用である。さらには、信号立ち上がり時間がパッケージを介した伝搬遅延より速い高速用途がある。信号ボンドワイヤのインピーダンスを小さくすることにより、ダイパッドでの立ち上がり時間が速くなり、これは、ダイパッドでの立ち上がり時間はパッケージ内部接続特性インピーダンスとパッドキャパシタンスとの積により決まるからである。ボンドワイヤを含むパッケージ内部接続インピーダンスが小さくなると立ち上がり時間が速くなり、従って、ＩＣ装置が高速となる。
他の応用では、グランドアーチはグランドではなく安定した基準電圧にボンディングされてもよい。そのような態様は特定の装置ダイ特性及び電圧供給条件により駆動されてもよい。
図１に見られるように、グラフ５０はグランドアーチからのボンドワイヤ距離の関数としてのボンドワイヤインピーダンスを示している。曲線６０は距離変化に応じたワイヤのインピーダンスを表している。距離変化に応じたインピーダンスが曲線の各データ点で６５により示された数値により表されている。例えば、距離が５０μｍではワイヤのインピーダンスは約６１オームである。他の例としては、ここには示されていないが、距離が５００μｍではインピーダンスは約１１９オームである。シールドされていないボンドワイヤではインピーダンスは約１２５オームである。
実施形態の一例では、集積回路（ＩＣ）装置及びボンドワイヤ上部近傍に銅のストリップが形成されボンドワイヤインピーダンスを低減させる。この低減したボンドワイヤインピーダンスが、さらに、ボンドワイヤインダクタンス及び電磁波障害（ＥＭＩ）を低減させる。薄い銅テープを用いると特定のボンドワイヤ及びダイ構造にグランドアーチをカスタマイズすることができる。
図２Ａを参照すると、この発明の実施形態の一例において、ボンドワイヤ直近でダイとパッケージとの間で低インピーダンス電力又はグランド接続が行われている。これがボンドワイヤのインピーダンスを小さくしている。ＩＣ装置がＢＧＡパッケージ構造１００内に収納されている。ダイ１３０が基板１１０に取り付けられている。ダイパッド１１５がワイヤ１２０によりパッケージランディング１２５にワイヤボンディングされている。ハンダボール１０５がグランドトレース１４０に結合されている。このグランドトレース１４０はＢＧＡでよく用いられるグランドリングでもよく、ＩＣダイ１３０にグランド接続を施している。グランドアーチ１７０がボンディングされたＩＣダイ１３０上に設けられ、且つ、導電ボンド１５０ａ及び１５０ｂを介してグランドトレース１４０に取り付けられている。グランドアーチ１７０は導電材料１６０及び誘電体材料１４５を有している。導電材料１６０はＩＣ装置を製造するプロセス、そして、その装置をパッケージするのに用いられるプロセスに適応する如何なる材料を備えてもよい。そのような材料は、限定されないが、銅、金、銀、アルミニウム、そしてこれらの合金を含んでもよい。
図２Ｂはグランドアーチ１７０の拡大横断面図である。導電材料１６０及び誘電体材料１４５はある特定パッケージタイプに適応する厚みとなっている。例えば、この発明は特別に設計されたリードフレームを有するセラミック及びプラスチックのピングリッドアレイ（ＰＧＡ）に適用できる。このリードフレームではアーチとの電気的接触を可能にするのに十分な幅をグランドリードが有する。
実施形態の一例では導電材料１６０は銅テープでもよい。銅テープは従来の如く形成され、所定のダイサイズ、ワイヤボンド高さ及び長さにより効率的にカスタマイズすることができる。しかし、このテープは封入器の厳密性に耐える自己支持構造となるのに十分な厚みでなければならない。例えば、２５μｍの厚みであれば十分であるが、他の状況を考えると２５０μｍの厚みでもよい。この厚みはパッケージの程度並びに何が製造されるかに依る。導電ボンド１５０ａ及び１５０ｂは導電性接着剤、ハンダ、又は、圧縮ボンドでもよいが、電気的接合をもたらすにはこれらの方法には限定されない。
誘電体材料１４５は短絡の原因となる導電材料１６０とボンドワイヤ１２０との接触を防止するものである。アーチに適用でき、不慮の短絡を防止できる誘電体は数多くある。誘電体の種類は潜在的なコストを踏まえて誘電率を下げるということを基にして選ばれる。そのような材料には、限定されないが、エポキシ、ポリイミド、ポリアミド、ハンダマスク、ＰＴＦＥ、及び、ＴＥＦＬＯＮＴＭが含まれる。この誘電体は、当然、モールド処理の際に晒される温度に耐えるものでなければならない。
ここで図３を参照すると、グランドに対して導電ボンドが望ましくない場合がある。この発明による他の実施形態では、構造２００が、基板２１０にボンディングされたダイ２３０を有する。ダイ２３０は、ワイヤ２２０によりパッドランディング２１５からパッケージランディング２２５へワイヤボンディングされている。絶縁材料２４５がその上に設けられている導電部２６０を有するアーチ２７０がボンド２５０ａ、２５０ｂ、２５０ｃを介して基板２１０にボンディングされている。アーチ２７０はその中央で折り曲がり、さらなるボンディング点を提供している。この場合、アーチはその絶縁材料２４５上でボンディングされる。ボンド２５０ａ及び２５０ｃはグランドトレースを介してハンダボール２０５には接続されておらず、従って、アーチは電気的には接地されておらず、それは能動回路を有するダイ中央付近に取り付け可能である。しかし、アーチ内の導電材料はＩＣ装置２３０より発生する熱を逃がす経路をもたらす。装置設計並びにパッケージング処理が非電気的に接続されたボンディングの有用性に影響を与える。ボンド２５０ａ、２５０ｂ及び２５０ｃは適当な接着剤により接着されてアーチの機械的接続を十分なものとする。誘電体材料は所望の熱伝達特性及び用いられる接着剤との適合性を有するものが選ばれる。
図４を参照すると、この発明の他の実施形態では、図３に見られるような態様のアーチがパッケージに電気的にボンディングされてもよい。構造３００が、基板３１０に取り付けられたダイ３３０を有する。ワイヤボンド３２０がダイパッドランディング３１５をパッケージランディング３２５に結合している。ハンダボール３０５がグランドトレース３４０ａ及び３４０ｂに結合されている。これらグランドトレース３４０ａ及び３４０ｂ上で、グランドアーチ３７０の誘電体材料２４５が開かれグランドアーチの導電材料２６０が露出している点で、グランドトレース３４０ａ及び３４０ｂ上に導電ボンド３５０ａ及び３５０ｂを介してグランドアーチ３７０が結合されている。導電ボンド３５０ａ及び３５０ｂに加えて、ダイ３３０は中央付近にグランド領域３８０を有し、この上にさらなる導電ボンド３５０ｃが取り付けられてもよい。この態様とするために、グランド領域３８０がダイ３３０の中央付近となるようにユーザはＩＣ設計のレイアウトを考えると思われる。このグランドは設計プロセスの初期段階である特定のＩＣ装置の設計に組み込まれることになろう。もし設計が中央にグランド領域を設けることを許さない場合は、グランド領域は、例えば、ダイの異なる象限内に置かれてもよい。
他の実施形態では、グランドアーチ３７０の態様としては３５０ａ及び３５０ｂ上でグランドトレース３４０ａ及び３４０ｂに電気的にボンディングされてもよい。３５０ｃでの電気的接続は除外され、これは、中央グランドトレース３８０が無くなると思われるからである。３５０ｃのアーチ３７０がダイ中央付近に接着されてもよいが電気的には結合されない。従って、グランドアーチ３７０が３４０ａ、３５０ａ及び３４０ｂ、３５０ｂにおいてさらなるグランドを、そして、３５０ｃにおいて熱放散をもたらす。
グランドトレースのインピ−ダンスが低くなることにより、Ｉ／Ｏスイッチング電流による電源又はグランドで生じるノイズが減少して信号品質が高まる。グランドアーチを形成するテープは固形又はメッシュでもよい。アーチがグランドに結合されないと、アーチが低抵抗を低くし、ダイに発生する熱を放散させて、パッケージの伝熱能力が高められる。グランド結合の態様では、アーチはダイ上にシールドを施してＥＭＩを低下させる。ダイはパッケージと組み合わさってグランドシールドにより囲まれる。
図５はそれら上記の実施形態がピン数が多く、そして、同様にボール／ピン数が多いパッケージに封入される装置に適用できる場合のフローチャートを示す。実施形態の一例では、一連の工程５００が行われて、この発明が装置ダイ及びパッケージに適用される。設計者は既に装置上の信号及び電源／グランドパッド位置を決めているであろう。設計の前段階では装置のノイズの発生を最小限に抑え、一方で、装置の性能を高めることに集中することになろう。適当なパッケージが選ばれると、ユーザは装置の信号及び電源／グランドパッドを対応するパッケージランディングにボンディングする５１０。ボンディング５１０が完了すると、グランドアーチがボンドワイヤ上に設けられる５１５。グランドアーチ内に存在する誘電体材料が短絡が生じる可能性を低減させる。グランドアーチは導電ボンドによりパッケージに取り付けられる５２０。グランドアーチが取り付けられると、ユーザは装置ダイ及びグランドアーチアセンブリを封入する５３０。上述の如く、ダイ中央付近にグランドアーチを取り付けるのに電熱性接着剤を用いることができるように、グランドアーチは中央付近に凹部が形成されてもよい（図３及び４）。
アーチとグランド間の電気的接触には多くの手法を用いることができる。例えば、一つにはアーチの銅とパッケージグランドとの間に導電ダイ取り付け材料Ａｂｌｅｓｔｉｋ２０００ＢＴＭ等の導電接着剤を用いてもよい。
他の実施形態の例では、アーチがパッケージにハンダ付けされてもよい。この場合、ハンダペーストがパッケージグランド接続に適用され、アーチがハンダペーストと接触する。ハンダペーストがリフローされて接続を成す。モールドコンパウンドの硬化温度を超えるリフロー温度でハンダペーストが用いられることが多い。
他の実施形態の例では、取り付け手段としては、グランドパッドとアーチが金メッキされ、そして、熱圧縮ボンディングを成す熱及び圧縮により接続される金熱圧縮ボンディングでもよい。他の方法としては、シリコンダイをパッケージに取り付け、又は、ダイパッドをパッケージランディングにワイヤボンディングするものでもよい。
図６のフローチャートは上記の各実施形態に適合して実施される半導体装置製造のための一手法である。実施形態の他の例では、さらなる接地並びに熱放散が必要になるとの予測の基に設計者は信号パッド、電源／グランドパッド、そして、ダイ上グランドアーチの装置ダイ６０５上での取り付け位置を決める。工程６０５が通常シリコンに如何なる設計が施される前に行われる。しかし、この発明は如何なる装置とパッケージとの組み合わせに用いられてもよい。装置ダイパッド配置並びにパッケージが決まると、装置の信号及び電源／グランドパッドが対応するパッケージランディングにボンディングされ６１０、そして、ボンドグランドストラップが装置グランドパッド上且つパッケージグランドに設けられる６１５。パッケージタイプにより、これらは、図３の場合のように、ボンディングパッド又は装置ダイを囲むグランドリングでもよい。さらに複数のグランドストラップが装置／パッケージ構造に用いられてもよい。グランドストラップがボンディングされた後、グランドストラップ近傍の装置信号パッドが対応するパッケージランディングにワイヤボンディングされてもよい６２０。グランドアーチがボンディングされた後、パッケージがシールされる６２５。
この発明は特にＢＧＡパッケージに適するが、グランドアーチが取り付けられる領域を有する如何なるパッケージに適用できる。
さらには、二つ以上のグランドアーチが用いられてもよい。実施形態の一例では、グランドアーチは第一の方向に設けられてもよい。パッケージ／ダイアセンブリが９０度回転され、そして、他のグランドアーチが取り付けられる。
実施形態の他の例では、一つのグランドアーチが装置ダイ中央付近に取り付けられ、二番目のグランドアーチが、ダイ中央でボンディングされずに、パッケージ／ダイアセンブリが９０度回転された後に取り付けられるというように組み合わせによりグランドアーチが形成されてもよい。
三つ以上のグランドアーチが用いられてボンドワイヤインピーダンスを良好なものにしてもよい。設計者は所望にようにインピーダンスを制御できるようにグランドアーチ数を決めるであろう。グランドアーチ数はダイサイズ、パッケージ、ワイヤボンド数等による。
実施形態のさらに他の例では、多くのワイヤボンドが共に編み込まれて信号ワイヤボンド及び装置ダイ上にメッシュとされてもよい。このメッシュはグランド位置にボンディングされてシールドを施してもよい。
実施形態の他の例では、パッケージグランドのみに接続され、ワイヤボンド上に延在してシールドを施し、しかし、装置とは接触しないハーフアーチが形成されてもよい。この実施形態の変形例では、ハーフアーチはダイのみと接触して、熱抵抗を低減させ、しかし、パッケージには電気的に結合されないように設計されてもよい。
この発明が各種特定の実施形態例を参照して記載されたが、請求項に規定されるこの発明の精神と範疇から外れることなく、多くの変更がなされることが当業者には明らかとなる。
ボンドワイヤインピーダンス対グランドアーチ距離特性を示す図である。 この発明の一実施形態によるＢＧＡ用グランドアーチ構造の側面図である。 図２Ａのグランドアーチ構造の横断面の詳細を示す図である。 この発明の他の実施形態によるＢＧＡ用の他のグランドアーチ構造の側面図である。 この発明のさらに他の実施形態によるＢＧＡ用のさらに他のグランドアーチ構造の側面図である。 この発明の実施形態の一例による装置ダイのパッケージングのフローチャートである。 この発明の実施形態の他例による装置をパッケージングするための一手法を例示するフローチャートである。

Claims (11)

  1. 複数のグランドパッド、信号パッド及び電源パッドを有する集積回路ダイと、
    前記集積回路ダイを搭載し、そして、前記集積回路ダイを囲む少なくとも一つのグランド基準に結合されている基準トレースであるグランドトレースを有する導電パスを含み、そして、前記集積回路ダイ上に設けられたグランドアーチを有するパッケージとを備え、
    前記グランドアーチは、エポキシ、ポリイミド、ポリアミド、ハンダマスク、ＰＴＦＥそしてＴＥＦＬＯＮＴＭの少なくとも一つから選ばれる誘電体材料により被覆された金属テープより成る、集積回路装置。
  2. 前記グランドアーチは該グランドアーチと複数ワイヤボンドとの間の電気的接触を妨げるのに十分な構造をもたらす所定の厚みを有する請求項１に記載の集積回路装置。
  3. 前記グランドアーチは前記集積回路装置上の少なくとも一つのグランド位置に結合され、該グランド位置は前記グランドトレース及びグランドパッドを含む請求項１に記載の集積回路装置。
  4. 前記グランド位置は、さらに、前記集積回路装置上のほぼ中央領域位置を含む請求項３に記載の集積回路装置。
  5. 前記グランドアーチは銅、金、銀、アルミニウムそしてこれらの合金から選ばれた導電材料の複数コンダクタを備える請求項２に記載の集積回路装置。
  6. 前記導電材料は銅テープの形態となっている請求項５に記載の集積回路装置。
  7. 前記グランドアーチは導電接着剤、ハンダ、共晶金属ボンドそして熱圧縮ボンドの少なくとも一つによりグランド位置に結合されている請求項１に記載の集積回路装置。
  8. 集積回路ダイをパッケージに封入する際に複数ボンドワイヤのインピーダンスを制御する方法であって、
    前記集積回路ダイ上の信号パッド、電源パッド、及びグランドパッドの位置を決め、
    前記パッケージ上のグランドトレース位置を決め、
    前記集積回路ダイの前記信号パッド、前記電源パッド、及び前記グランドパッドをボンディングし、
    前記ボンドワイヤ及び前記グランドトレース位置上にエポキシ、ポリイミド、ポリアミド、ハンダマスク、ＰＴＦＥそしてＴＥＦＬＯＮ ＴＭ の少なくとも一つから選ばれる誘電体材料により被覆された金属テープより成るグランドアーチを含むとともに、前記パッケージを所定量回転させ、前記ボンドワイヤ及びグランドトレース位置上に、さらなるグランドアーチを含む導電パスを設け、
    前記集積回路ダイ及びグランドアーチを封入する方法。
  9. 前記所定量は約９０度である請求項８に記載の方法。
  10. さらなるグランドアーチを設けるのは装置設計、パッケージサイズ、ワイヤボンド数そして所望インピーダンスに依る請求項８に記載の方法。
  11. 前記所望インピーダンスはワイヤボンドからのグランドアーチ距離に依る請求項１０に記載の方法。
JP2006521763A 2003-07-30 2004-07-30 ワイヤボンドボールグリッドアレイ用グランドアーチ Expired - Lifetime JP5058599B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US49133803P 2003-07-30 2003-07-30
US60/491,338 2003-07-30
PCT/IB2004/051351 WO2005010989A1 (en) 2003-07-30 2004-07-30 Ground arch for wirebond ball grid arrays

Publications (2)

Publication Number Publication Date
JP2007500441A JP2007500441A (ja) 2007-01-11
JP5058599B2 true JP5058599B2 (ja) 2012-10-24

Family

ID=34103017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521763A Expired - Lifetime JP5058599B2 (ja) 2003-07-30 2004-07-30 ワイヤボンドボールグリッドアレイ用グランドアーチ

Country Status (6)

Country Link
US (1) US7217997B2 (ja)
EP (1) EP1652234B1 (ja)
JP (1) JP5058599B2 (ja)
CN (1) CN100438016C (ja)
TW (1) TWI376756B (ja)
WO (1) WO2005010989A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US20060007171A1 (en) * 2004-06-24 2006-01-12 Burdi Roger D EMI resistant balanced touch sensor and method
JP4494175B2 (ja) * 2004-11-30 2010-06-30 新光電気工業株式会社 半導体装置
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
US7667321B2 (en) * 2007-03-12 2010-02-23 Agere Systems Inc. Wire bonding method and related device for high-frequency applications
US8058719B2 (en) * 2007-03-23 2011-11-15 Microsemi Corporation Integrated circuit with flexible planer leads
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
US7829997B2 (en) 2007-04-04 2010-11-09 Freescale Semiconductor, Inc. Interconnect for chip level power distribution
CN101675518B (zh) 2007-05-10 2012-12-05 飞思卡尔半导体公司 芯片上功率引线球栅阵列封装
US8566759B2 (en) * 2007-08-24 2013-10-22 International Business Machines Corporation Structure for on chip shielding structure for integrated circuits or devices on a substrate
US8589832B2 (en) * 2007-08-24 2013-11-19 International Business Machines Corporation On chip shielding structure for integrated circuits or devices on a substrate and method of shielding
US8517990B2 (en) 2007-12-18 2013-08-27 Hospira, Inc. User interface improvements for medical devices
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
TWI382519B (zh) * 2008-04-21 2013-01-11 Advanced Semiconductor Eng 利用外蓋之電子元件封裝模組
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR101257737B1 (ko) 2008-08-22 2013-04-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메타 물질을 사용하는 임피던스 제어 전기 상호접속
JP2010108980A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置
US9735781B2 (en) 2009-02-24 2017-08-15 Syphermedia International, Inc. Physically unclonable camouflage structure and methods for fabricating same
US10691860B2 (en) 2009-02-24 2020-06-23 Rambus Inc. Secure logic locking and configuration with camouflaged programmable micro netlists
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US8791582B2 (en) 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
EP2745204A4 (en) 2011-08-19 2015-01-07 Hospira Inc SYSTEMS AND METHOD FOR A GRAPHIC INTERFACE WITH A GRAPHICAL PRESENTATION OF MEDICAL DATA
WO2013090709A1 (en) 2011-12-16 2013-06-20 Hospira, Inc. System for monitoring and delivering medication to a patient and method of using the same to minimize the risks associated with automated therapy
US9018742B2 (en) * 2012-01-19 2015-04-28 Infineon Technologies Ag Electronic device and a method for fabricating an electronic device
AU2013239778B2 (en) 2012-03-30 2017-09-28 Icu Medical, Inc. Air detection system and method for detecting air in a pump of an infusion system
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
CA2880156C (en) 2012-07-31 2020-10-13 Hospira, Inc. Patient care system for critical medications
US10046112B2 (en) 2013-05-24 2018-08-14 Icu Medical, Inc. Multi-sensor infusion system for detecting air or an occlusion in the infusion system
EP3003442B1 (en) 2013-05-29 2020-12-30 ICU Medical, Inc. Infusion system and method of use which prevents over-saturation of an analog-to-digital converter
EP3003441B1 (en) 2013-05-29 2020-12-02 ICU Medical, Inc. Infusion system which utilizes one or more sensors and additional information to make an air determination regarding the infusion system
ES2776363T3 (es) 2014-02-28 2020-07-30 Icu Medical Inc Sistema de infusión y método que utiliza detección óptica de aire en línea de doble longitud de onda
CA2947045C (en) 2014-05-29 2022-10-18 Hospira, Inc. Infusion system and pump with configurable closed loop delivery rate catch-up
US11344668B2 (en) 2014-12-19 2022-05-31 Icu Medical, Inc. Infusion system with concurrent TPN/insulin infusion
US10850024B2 (en) 2015-03-02 2020-12-01 Icu Medical, Inc. Infusion system, device, and method having advanced infusion features
KR20160120074A (ko) * 2015-04-07 2016-10-17 (주)와이솔 반도체 패키지 및 그 제조 방법
EP3440698A4 (en) * 2016-04-01 2020-02-12 INTEL Corporation SEMICONDUCTOR HOUSING WITH STRUCTURES FOR SHIELDING ELECTROMAGNETIC INTERFERENCES
EP3454922B1 (en) 2016-05-13 2022-04-06 ICU Medical, Inc. Infusion pump system with common line auto flush
EP3468635B1 (en) 2016-06-10 2024-09-25 ICU Medical, Inc. Acoustic flow sensor for continuous medication flow measurements and feedback control of infusion
US10204842B2 (en) * 2017-02-15 2019-02-12 Texas Instruments Incorporated Semiconductor package with a wire bond mesh
US10256193B1 (en) 2017-11-29 2019-04-09 Nxp Usa, Inc. Methods and devices with enhanced grounding and shielding for wire bond structures
US10089055B1 (en) 2017-12-27 2018-10-02 Icu Medical, Inc. Synchronized display of screen content on networked devices
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US10923596B2 (en) 2019-03-08 2021-02-16 Rambus Inc. Camouflaged FinFET and method for producing same
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
US11278671B2 (en) 2019-12-04 2022-03-22 Icu Medical, Inc. Infusion pump with safety sequence keypad
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
WO2022020184A1 (en) 2020-07-21 2022-01-27 Icu Medical, Inc. Fluid transfer devices and methods of use
US11135360B1 (en) 2020-12-07 2021-10-05 Icu Medical, Inc. Concurrent infusion with common line auto flush
TWI780576B (zh) * 2020-12-28 2022-10-11 抱樸科技股份有限公司 具有包覆層之導線的半導體元件及其製作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083772A (en) 1978-08-14 1992-01-28 Brown Lawrence G Exercising apparatus
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPH02198158A (ja) * 1989-01-27 1990-08-06 Hitachi Ltd 半導体装置
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5166722A (en) 1990-08-14 1992-11-24 Nikon Corporation Camera image shake detecting apparatus
JPH04165655A (ja) * 1990-10-29 1992-06-11 Sanyo Electric Co Ltd 高周波半導体装置
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
JPH07326685A (ja) * 1994-05-31 1995-12-12 Fujitsu Ltd 半導体装置とその製造方法
JP2874595B2 (ja) * 1995-05-11 1999-03-24 日本電気株式会社 高周波回路装置
US5872403A (en) 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
JP3082905B2 (ja) * 1997-01-28 2000-09-04 富士通電装株式会社 チップ・オン・ボード遮蔽構造およびその製造方法
US5851337A (en) * 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
JPH11204679A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体装置
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6373127B1 (en) * 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6319775B1 (en) 1999-10-25 2001-11-20 Advanced Micro Devices, Inc. Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001339016A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW552689B (en) * 2001-12-21 2003-09-11 Siliconware Precision Industries Co Ltd High electrical characteristic and high heat dissipating BGA package and its process
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package

Also Published As

Publication number Publication date
CN1833317A (zh) 2006-09-13
TW200507132A (en) 2005-02-16
US7217997B2 (en) 2007-05-15
EP1652234A1 (en) 2006-05-03
JP2007500441A (ja) 2007-01-11
EP1652234B1 (en) 2018-12-26
CN100438016C (zh) 2008-11-26
TWI376756B (en) 2012-11-11
US20060180916A1 (en) 2006-08-17
WO2005010989A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
JP5058599B2 (ja) ワイヤボンドボールグリッドアレイ用グランドアーチ
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US7132744B2 (en) Enhanced die-up ball grid array packages and method for making the same
US6856007B2 (en) High-frequency chip packages
US6879039B2 (en) Ball grid array package substrates and method of making the same
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US6586834B1 (en) Die-up tape ball grid array package
US10582617B2 (en) Method of fabricating a circuit module
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US20060049505A1 (en) High density interconnect power and ground strap and method therefor
US20090102029A1 (en) Semiconductor Device
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JP2000323610A (ja) フィルムキャリア型半導体装置
JP2803656B2 (ja) 半導体装置
JPH11145322A (ja) 半導体装置
JPH06302757A (ja) 電子部品搭載装置及びその実装方法
JPH05211274A (ja) リードフレーム及び半導体装置
JP2000058699A (ja) 半導体装置およびその製造方法
KR0150392B1 (ko) 탭 그리드 어레이
JPH0897315A (ja) 表面実装型半導体装置
JP2963548B2 (ja) 半導体装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH03232265A (ja) リードフレーム
JPH05235250A (ja) 半導体装置およびその製造方法
KR20000018896A (ko) 열적 및 전기적으로 향상된 pbga 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5058599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term