KR101257737B1 - 메타 물질을 사용하는 임피던스 제어 전기 상호접속 - Google Patents

메타 물질을 사용하는 임피던스 제어 전기 상호접속 Download PDF

Info

Publication number
KR101257737B1
KR101257737B1 KR1020117000255A KR20117000255A KR101257737B1 KR 101257737 B1 KR101257737 B1 KR 101257737B1 KR 1020117000255 A KR1020117000255 A KR 1020117000255A KR 20117000255 A KR20117000255 A KR 20117000255A KR 101257737 B1 KR101257737 B1 KR 101257737B1
Authority
KR
South Korea
Prior art keywords
electrical
bond
overlay
meta
layer
Prior art date
Application number
KR1020117000255A
Other languages
English (en)
Other versions
KR20110016480A (ko
Inventor
크리스토퍼 위랜드
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110016480A publication Critical patent/KR20110016480A/ko
Application granted granted Critical
Publication of KR101257737B1 publication Critical patent/KR101257737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

두 전기 소자(510,550) 사이에 전기 상호접속을 향상시키는 방법은 전기 상호접속(530)에 겹합된 메타 물질 오버레이(700)를 제공함으로써 유효해진다. 메타 물질 오버레이는 전기 상호접속을 둘러싸는 유전 매개체의 절연체의 실수 성분의 유전율과 투자율보다 다르게 형성된 전기 상호접속의 유전 매개체의 유전율과 투자율을 가지는 신호의 모양을 가지도록 만드는 방법과 같이 신호 동작이 이루어지도록 전기 상호접속을 통해 전기 신호를 전송하도록 설계된다. 일부의 예에서 메타 물질로부터 미치는 유전율과 투자율은 유전율과 투자율이 음의 값을 가지는 것처럼 신호를 전송하는 것을 야기한다. 따라서, 임피던스의 향상된 제어와 견고성을 가지는 전기 상호접속을 제공하는 방법은 노이즈를 감소하고, 손실을 줄인다. 메타 물질 오버레이의 대체적인 실시예는 종래의 분리된 와이어 본드보다 향상성을 제공하는 동시에 테이프 구현과 양립할 수 있는 하나의 통합된 구조를 용이하게 하도록 한다.

Description

메타 물질을 사용하는 임피던스 제어 전기 상호접속{IMPEDANCE CONTROLLED ELECTRICAL INTERCONNECTION EMPLOYING META-MATERIALS}
본 발명은 일반적으로 전기 장치 제작 및 패키징에 관한 발명으로, 더욱 상세하게는 임피던스 제어 전자 본드 와이어 상호접속의 설계에 관한 발명이다.
집적회로는 일반적으로 전자회로, 또는 각각이 반도체 기판상에 형성된 복수의 전자회로를 캡슐화하는 플라스틱 또는 세라믹 패키지를 포함하고 있다. 전자 회로 및 패키지 외부접속 사이의 전기 상호접속(elecrtrical interconnetion)은 일반적으로 와이어 본딩(wire-bonding), 플립 칩 솔더링(flip-chip soldering) 및 테이프 오토메틱 본딩(tape automated bonding:TAB)에 의해 제공된다. 전자 회로의 복잡성 및 기능성이 증가함에 따라, 이러한 전자 상호접속은 일반적으로 반도체 다이의 표면의 전역에 걸쳐 요구될 뿐 아니라 반도체 다이의 주변에도 요구된다. 게다가, 복수의 전자회로가 함께 패키지(co-packaged)되어 있는 멀티칩 모듈(multi chip module:MCM)의 전자 회로들 사이의 전자 상호접속은 주변보다는 패키지의 전체적인 풋프린트(footfrint)에 구현되는 전자 접속이 요구된다.
집적회로의 어느 부분으로의 전자 접속이 용이하게 구현되고, 저주파에서 잘 작동하는 와이어 본딩을 고려하라. 이러한 본드 와이어는 형태(둥글거나 평평함), 폭(일반적으로 15μm 에서 200μm) 및 길이(일반적으로 100μm에서 1000μm)에 있어서 다양할 수 있다. 이러한 본드 와이어는 신호를 전송하기 위한 매우 독특한 임피던스 전송선 세그먼트를 나타낸다. 그러나, 이러한 와이어 본딩된 전자 상호접속은 데이터 레이트와 신호 주파수가 늘어남에 따라 공정 과정 및 장치로부터 야기되는 변형에 의한 인덕턴스, 캐패시턴스 및 저항의 기생성분(parasistic)으로 인하여 점점 문제가 되고 있다. 이러한 기생성분은 신호주파수가 증가함에 따라 본드 와이어에 대한 임피던스를 과도하게 하거나 변하기 쉽게 한다. 이러한 임피던스의 미스매치는 패키지 전기 트레이스 또는 전기 회로의 제어된 임피던스 환경에서부터 본드와이어로의 반사로 인해 상당히 감쇠된 신호를 전파하는 결과를 초래한다. 또한, 이러한 반사된 신호는 전기 회로의 기능을 떨어뜨리고, 왜곡 신호 파형 및 증가된 노이즈를 초래하게 된다.
전형적으로, 종래에는 본드 와이어의 길이를 줄이도록 장치를 설계하여 본드 와이어 인덕턴스를 줄임으로써 기생 효과(parasitic effect)를 제어하거나 감소시켜왔다. 본드 와이어 연결이 디바이스의 모서리에서 요구될 때, 짧은 본드 와이어 길이가 가능했고 효용성을 가진다. 그러나, 장치 내부에 본드 와이어가 요구되는 장치 어플리케이션이 있다. 놀랍게도, 전자 회로, 패키징 포맷, 반도체 다이 기술, 운영 요구사항, 및 세계적인 제조사의 과잉에도 불구하고, 전자 회로에 높은 동작률을 갖는 전자 상호접속을 제공하기 위한 종래의 기술은 제한적이었고, 전자 회로와 패키지의 구조 또는 특히 매우 높은 전기 상호접속 카운트를 갖는 디바이스를 위한 재현성 및 제조성에 상당한 장애를 겪고 있었다. 오늘날 패키지는 NXP 반도체사의 4-핀 SOT(패키지명 SOT343F)와 같은 싱글 트랜지스터 패키지로부터 Renesas Technology 사의 2,116-핀 high density BGA(패키지명 PRBG2116FA-A)와 같은 멀티플 칩 패키지(MCP)에 이른다. 따라서, 제어된 임피던스는 하나의 전기 상호접속 또는 모든 전기 상호접속에 의해 요구된다.
그와 동시에, 제어되고 재현할 수 있는 전기 상호접속에 대한 요구는 오늘날 전자 회로에 표시되는 패키지의 포맷, 핀의 카운트 및 신호 주파수와 같이 넓은 범위의 도처에 존재한다. 이러한 장치의 예는 "4-pin SOT package에서 25GHz로 향상된 아날로그 입력과 출력 포트로 작동하는 광대역 트랜지스터인 NXP Semiconductors BFG424F NPN" 에서부터 "3.5GHz 에서 작동하는 고어를 가지는 0.13μm 실리콘에 의해 구현되고 1066MHz에서 작동하는 64-비트 디지털 데이터 버스를 가지는 775-핀 랜드 패키지로 패키지되는 인텔 펜티엄 4 익스트림 프로세서를 통하여, 800MHz/900MHz/1800MHz/ 1900MHz의 규격 cellular 주파수에서 작동하는 듀얼 아날로그 입력 포트와 64kb/s 디지털 오디오를 제공하는 디지털 출력 포트가 있는 a 32-lead Lead Frame Chip Scale Package in Very Low Quad format(LFCSP-VQ)내에 패키지된 Analog Devices AD6534 Othello-G Single-chip Direct Conversion GSM/GPRS 송수신기"에 이른다.
본드 와이어 문제에 대한 일반적인 해결책은 반도체 회로의 컨택을 직접적으로 이웃하는 회로 또는 기판에 연결하는, 플립칩 개념 또는 볼 그리드 어레이(ball grid array:BGA) 패키지를 이용함으로써 전이(transition)의 크기를 감소하는 것이다. 알려진 또 다른 해결책으로는 세라믹이 포함된 에폭시(epoxy)와 같이 높은 유전 상수의 물질로 전이 영역을 채우는 것이다. 이러한 해결책들에도 불구하고, 이러한 해결책들이 모든 케이스에 적용되는 것은 아니다. 예를 들어, 이러한 해결책들은 전이 영역에서 높은 주파수의 신호가 전이 영역에 오직 몇몇의 상호접속에만 관련된다는 점에서 비효율적이다. 그러므로, 존재하는 해결책은 몇몇의 전이 상호접속이 높은 진동수의 기생 효과를 처리하거나 반도체 회로 안의 물질이 상술한 플립칩과 BGA 해결책의 솔더볼 리플로우(solder ball reflow) 동작으로부터 높은 온도를 견디기 어렵기 때문에 구현하기 위해 비용이 들고, 비효율적이다.
본드 와이어 구조의 기생 효과를 감소하거나 제어하기 위한 기술은 본드 와이어의 유도 저항이 평행한 본드 와이어의 용량성 리엑턴스를 보상하는 Grellman et al의 [미국등록 특허 4,686,492]와 같이 복수의 본드 와이어의 평행한 레이어를 제공하는 것을 포함한다. 그러나, 이러한 기술은 본드 와이어의 각각의 끝에 있는 본딩 패드가 서너개 이상의 와이어 본드를 지지할 수 있도록 요구하고, 매우 많은 본드 패드와 증가된 반도체 다이 풋프린트(die footprint)와 비용을 초래한다. 그와 동시에, 반도체 다이 풋프린트가 평방 25mm 이상에 이를 때, 이러한 긴 거리의 평행한 레이어를 제공하는 것은 전자 패키징의 환경적 요구를 견딜 수 없어 끊어지기 쉬운 상호접속을 초래한다. 마지막으로, Grellman et al에 묘사되어 있는 바와 같이, 4-레이어 본드 와이어 구조의 2,116 핀 패키지는 위치해야할 8,464개의 본드 와이어와 16,928개의 패키징과 반도체 다이에 와이어 본딩 툴의 개별적인 본드 랜딩이 요구되어, 산출량이 감소하고, 제조 시간이 증가하며, 비용이 증가되는 결과를 초래한다.
Kwark et al의 [미국공개특허 2005/0,116,013]에 의해 제시된 대안은 메인 와이어 본드 밑에 넓고 평평한 본드(일반적으로 리본 본딩(ribbon bonding)이라 언급됨)인 제2의 본드를 제공하는 것을 포함한다. 결과적인 전기 연결은 마이크로스트립(microstrip) 구조를 제공한다. Grellman et al에 의한 접근과 같이 높은 속도의 상호접속을 위한 공간적으로 민감한 영역에 증가된 다이 풋프린트가 요구되는 것을 초래하고, 마이크로스트립 구조에 특징을 이루는 모든 본딩 패드와 인접한 추가적인 그라운드 본드 패드를 제공하는 것이 요구되고, 기계적인 본딩 동작의 수를 배가시키게 된다.
Kwark과 Grellman에 의한 각각의 해결책들은 각 본드 와이어의 개별적인 임피던스를 제어하는 이슈를 해결한다. 이와 대조적으로, Wyland[미국등록특허 7,217,997]는 와이어 본드상에 넓은 전기적인 면과 함께, 신호 와이어 본드와 넓은 전기적인 면 사이에 전기적인 합선(short circuit)를 방지하기 위한 유전 공간을 제공하는 것을 알려준다. Wyland가 제시하는 와이어 본드의 임피던스는 분리된 와이어 본드의 약 125Ω로부터 본드 와이어로부터 대략 32μm 떨어진 넓은 전기적인 면에 의해 제공되는 아날로그 신호 입력.출력의 전형적인 50Ω으로 감소될 수 있다. 유리하게도, Wyland에 의해 제시된 접근은 복수의 와이어 본드가 동시에 관리될 수 있도록 하는 넓은 전기적인 면에 대한 하나의 특징을 제공한다.
그러나, Wyland는 와이어 본드 상에 넓은 전기적인 면이 임피던스를 50Ω으로 감소시킬 수 있지만 작은 갭에서 작은 변형 또는 오차를 위해 엄격한 허용 오차와 상당한 변형의 결과로 32μm 의 작은 갭으로 인해 상당히 낮게 감소시킬 수 없다라는 것을 제시한다. 게다가, 이러한 제어된 구조의 임피던스 공급은 본드 와이어가 단지 반도체 회로(circuit)의 주변에 연결되어 있고, 패키지 일렉트리컬 트레이스(package electrical trace)에 직접적으로 결합된 설계에 가장 알맞다. 이러한 구조는 50Ω과 75Ω과 같이 다른 임피던스의 복수의 출력을 제공하는 것이 요구되어지는 것과 같이 서로 가깝지만 다른 임피던스의 본드 와이어들을 제공하기 위하거나, 50Ω 출력 포트에 아주 근접한 MCM에서의 아주 작은 옴의 증폭 이득 단계와 같이 매우 낮은 임피던스 전자 회로의 상호접속을 제공하기 위해 반도체 회로 설계자의 허용범위에 허용되지 않는 것 또한 명백하다,
따라서, 반도체 다이 또는 패키지 안에서 그들의 위치에 상관없는 본드 와이어를 위한 제어된 임피던스를 제공하는 방법을 제공하는 것은 이익이 될 수 있다.게다가, 제조와 조립 과정 중에 하나의 추가적인 요소를 공급하는 것을 허용하는 동시에 개별적으로 장착된 다른 본드 와이어의 임피던스를 허용하는 방법이 있다면 더욱 이익이 될 것이다. 게다가, MCM 등과 같은 반도체 회로의 패키징 과정의 복잡성을 줄이기 위해, 추가적인 소자가 싱글-피스 파트로써의 본드 와이어를 제공하는 전기 신호 상호접속에 통합될 수 있다면, 추가적인 이익을 얻을 수 있다. 게다가, 기 제조될 수 있고 인캡슐런트(encapsulants)와 같은 완제품에 추가적인 유전 물질을 제거하는 효과를 포함하도록 요구되는 구조를 허용하는 방법은 이익이 될 수 있다.
본 발명에 따르면 제1 장치로의 복수의 전기 상호접속 중, 각각의 전기 상호접속이 적어도 상호접속 길이에 의해 특징될 수 있는 적어도 하나의 전기 상호접속을 마련하는 방법이 제공된다. 상기 방법은 오버레이(overlay)를 마련하는 단계를 더 포함하고, 오버레이는 적어도 하나의 제1 메타 물질 구조를 포함하고, 상호접속 길이의 적어도 하나의 특정 영역에 대해서 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속과 대략적으로 평행하게 배치된다.
본 발명의 또 다른 실시예에 따르면, 제1 장치로의 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속을 포함하며, 각각의 전기 상호접속은 적어도 상호접속 길이에 의해 특징될 수 있는 회로가 제공된다. 상기 회로는 오버레이(overlay)를 더 포함하고, 오버레이는 적어도 하나의 제1 메타 물질 구조를 포함하고, 상호접속 길이의 적어도 하나의 특정 영역에 대해서 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속과 대략적으로 평행하게 배치된다.
본 발명의 또 다른 실시예에 따르면, 기설정된 컴퓨팅 장치 포맷에 따른 데이터를 저장하고, 회로를 전기적으로 상호접속하는 방법을 제공하는 적절한 컴퓨팅 장치에 의해 데이터가 실행되는 컴퓨터 판독 가능 매체가 제공된다. 상기 방법은, 제1 장치로의 복수의 전기 상호접속 중 각각의 전기 상호접속이 적어도 상호접속 길이에 의해 특징될 수 있는 적어도 하나의 전기 상호접속을 마련하는 단계; 및 오버레이(overlay)를 마련하는 단계를 포함하고, 오버레이는 적어도 하나의 제1 메타 물질 구조를 포함하고, 상호접속 길이의 적어도 하나의 특정 영역에 대하여 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속과 대략적으로 평행하게 배치된다.
본 발명의 또 다른 실시예에 따르면, 기설정된 컴퓨팅 장치 포맷에 따른 데이터를 저장하고, 회로를 전기적으로 상호접속하기 위한 회로를 제공하는 적절한 컴퓨팅 장치에 의해 데이터가 실행되는 컴퓨터 판독 가능 매체가 제공된다. 상기 회로는 제1 장치로의 복수의 전기 상호접속 중 각각의 전기 상호접속이 적어도 상호접속 길이에 의해 특징될 수 있는 적어도 하나의 전기 상호접속; 및, 오버레이(overlay)를 포함하고, 오버레이는 적어도 하나의 제1 메타 물질 구조로 구성되고, 상호접속 길이의 적어도 하나의 특정 영역에 대하여 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속과 대략적으로 평행하게 배치된다.
본 발명의 다양한 실시예는 아래의 도면을 참조하여 서술될 수 있다.
도 1은 종래의 와이어 본드를 이용하는 두 전기 소자 사이의 전형적인 종래의 전기 상호접속을 도시한 도면,
도 2는 Grellman et al에 따른 와이어 본드의 임피던스를 제어하는 기존의 레이어드된 와이어 본드 접근법을 도시한 도면,
도 3은 Kwark et al에 따른 마이크로스트립 전이를 형성하기 위한 공통 분배(co-dispensed)된 그라운드 면의 종래 접근법을 도시한 도면,
도 4는 Wyland에 따르는 그라운드 아치의 종래 접근법을 도시한 도면,
도 5는 와이어 본드의 어레이에 메타 물질 오버레이를 제공하는 본 발명의 일 실시예에 따른 도면,
도 6은 도 5에 따른 메타 물질 오버레이 구조의 일 실시예를 도시한 도면,
도 7a는 도 5 및 도 6에 따른 메타 물질 오버레이의 일 실시예의 단면도를 도시한 도면,
도 7b는 메타 물질 오버레이의 또 다른 실시예를 도시한 도면,
도 8은 도 6 및 도 7에 따른 와이어 본드의 어레이에 대하여 위치한 6 레이어 메타 물질 오버레이의 일 실시예를 도시한 도면,
도 9는 6 레이어 메타 물질 구조와 와이어 본드를 집적시켜 하나의 상호접속 소자를 제공하는 2개의 7 레이어 메타 물질 오버레이를 이용하는 전기 상호접속의 일 실시예를 도시한 도면,
도 10은 도 9의 7 레이어 메타 물질 오버레이의 실시예로부터 반도체 회로 또는 패키지로의 전기 상호접속의 일 실시예를 도시한 도면,
도 11은 본 발명의 일 실시예에 따른, 전기 신호 접속이 2개의 6 레이어 메타 물질 구조 사이에 끼워진 13 레이어 메타 물질 오버레이를 도시한 도면,
도 12는 본 발명의 일 실시예에 따른, 패키지 내의 반도체 회로에 대한 메타 물질 오버레이의 세 가지 실시예를 도시한 도면, 그리고,
도 13은 종래 기술과 비교하였을 때 본 발명의 일 실시예에 따르는 메타 물질 오버레이의 본드 와이어의 전송 특징을 도시한 도면이다.
도 1에 도시된 것은 종래의 와이어 본드(150)를 이용한 두 전자 소자(110,120) 사이의 전형적인 종래의 전기 상호접속(100)이다. 도시된 바와 같이, 제1 전자 소자(110)는 그것의 표면 위에 위치하고, 그것의 물리적 주변과 가까운 복수의 제1 본드 패드(130)를 구비하고 있다. 이와 비슷하게 제2 전자 소자(120) 역시 그것의 표면 위에 위치하고, 그것의 물리적 주변과 가까운 복수의 제2 본드 패드(140)를 구비하고 있다. 제1 본드 패드(130) 및 제2 본드 패드(140) 사이에는 종래의 와이어 본드(150)가 생성된다. 와이어 본드(150)는 전형적으로 초음파 본딩(thermosonic bonding), 볼 본딩(ball bonding) 또는 지름이 15μm 에서 50μm 사이의 금, 알루미늄 또는 구리 선을 이용한 웨지 본딩(wedge bonding)을 이용하여 형성된다. 제1 본드 패드(130)와 제2 본드 패드(140) 사이의 전형적인 거리(L)(160)는 100μm 에서 250μm 이다.
Grellman에 따르는 와이어 본드의 임피던스를 제어하는 종래의 레이어드된 와이어 본드 접근은 도 2에 도시된 레이어드된 상호접속(200)과 같다. 도시된 바와 같이 제1 본드 패드(240)를 가지는 제1 장치(210)는 제2 본드 패드(230)를 가지는 제2 장치(220)와 전기적으로 상호접속된다. 각각의 전기 상호접속은 하나의 제1 본드 패드(240)로부터 하나의 제2 본드 패드(230)로의 평행한 레이어드된 와이어 본드 스택(wire bond stack)(250)로 이루어진다. 평행하고 레이어드된 와이어 본드 스택(250)은 도 1의 와이어 본드와 대응되는 제1 본드(201), 제2 본드(202), 제3 본드(203) 및 제4 본드(204)를 포함한다. 제2 본드부터 제4 본드(202-204)의 각각은 와이어 본드가 제1 본드(201)와 평행하고, 그것 상에 수직으로 배치되도록 위치되어져 있다. 평행한 레이어드 와이어 본드 스택(250)내의 각각의 다음 본드 와이어는 제1 본드(201)의 인덕턴스를 보상하기 위해 유한한 커패시턴스로 이루어진다. 앞서 약술한 Grellman의 접근은 제조 복잡성을 증가시키고 제1 장치(210)와 제2 장치(220)에 포함되는 전자 회로의 비용을 증가시킨다. 왜냐하면, 복수의 와이어 본딩 과정은 각각 전기 상호접속이 요구되고, 증가된 풋프린트는 특히 웨지 본딩에서, 복수의 본드 핏(bond feet)을 소비하기 때문이다.
지금 언급하는 도 3에 따라면, kwark et al에 따른 마이크로 스트립 전이(370)를 형성하는 공통 분배 그라운드 면 상호접속(300)의 종래 접근법이 개시된다. 제2 본드 패드(330)와 제2 리본 패드(335)를 포함하는 제2 장치(320)에 아주 근접한 제 1 본드 패드(340)와 제1 리본 패드(345)를 구비한 제1 장치(310)가 도시된다. 각각의 마이크로스트립 전이는 제1 리본 패드(345)와 제2 리본 패드(335) 사이의 리본 본드(360)를 가지는 제1 본드 패드(340)와 제2 본드 패드(330) 사이의 와이어 본드(350)를 포함한다. 비록, 표준 리본이 1000μm의 폭과 100μm의 두께까지 허용될지라도(예를 들어, Kulicke and Soffa Industries, Fort Washington, Pennsylvenia, USA에서 제조되는 본딩 리본), 리본 본드(360)를 형성하기 위해 사용되는 리본의 전형적인 구조는 폭이 20μm에서 100μm사이이고, 두께는 6μm에서 20μm사이 이다. Kwark은 앞서 설명한 Grellman에 비해 요구되어지는 본드 와이어(350)당 복수의 본드가 요구되고, 와이어 본드 패드와 리본 본드 패드 각각을 수용하기 위한 풋 프린트가 증가된다. 리본 본드 패드(335,345)가 본드 패드(330,340)보다 상당히 넓다는 사실은 본드 패드의 간격(L)(380)의 감소를 제한하는데 공헌한다. 이러한 제한은 제어된 임피던스 본드 와이어 상호접속을 구현하기 위한 Grellman에 Kwark의 결점을 추가한다.
도 2와 도 3 각각에 제시된 Grellman과 Kwark의 본드 와이어당 복수의 본드가 요구되는 것은 Wyland에 따르는 그라운드 아치 구조(400)에 의해 개선된다. 패키지의 베이스(405) 상에 그것의 표면에 디바이스 본드 패드(420)가 위치한 반도체 다이(410)가 장착된 것이 ,명확하게 묘사된 것은 아니지만, 묘사되어 있다. 또한 베이스(405)의 표면상에 패키지 트레이스(440)와 그라운드 면 커넥션(450)이 위치한다. 앞서 약술한 바와 같이, 일반적인 종래의 다른 접근들에서의 반도체 다이(420)는 각각의 디바이스 본드 패드(420)와 패키지 트레이스(440) 사이에 와이어 본드(430)를 통하여 패키지와 전기적으로 상호접속된다.
그러나, 지금 와이어 본드(430) 위에 위치한 그라운드 아치(470)는 와이어 본드(430)의 유도 임파던스를 위해 용량성 보정을 제공한다. 그라운드 아치(470)의 변형 또는 와이어 본드(430)의 분리로 인하여 와이어 본드(430)보다 그라운드 아치(470)가 짧아지는 것을 방지하기 위해, 그라운드 아치(470)는 유전체(480) 안쪽 표면 위에 위치한다. 그라운드 아치(470)는 도전성 에폭시(460)에 의해 그라운드 면 커넥션(450)과 전기적으로 연결된다. 앞서 언급한 바와 같이, 그라운드 아치(470)없이 120Ω을 제공하는 것과 대조적으로 와이어 본드에 50Ω의 임피던스를 제공하기 위해, 와이어 본드(430)와 그라운드 아치(470) 사이의 거리L(490)는 32μm가 된다. 앞서 언급한 바와 같이, 그라운드 아치(470)는 복수의 본드 와이어 임피던스를 동시에 구현하기 위한 탄력성을 제공하지 못하고, 반도체 다이(410) 주변으로부터 고정된 거리에 한 줄로 동시에 위치하지 않는 한 반도체 다이(410)의 풋프린트 내에 복수의 본드 패드 위치를 제공하지 못하며, 마이크로웨이브 MCMs 내의 낮은 노이즈의 GaAs, InP 또는 SiGe 증폭기와 같은 복수의 고주파의 반도체 소자를 상호접속하기 위해 요구되어지는 낮은 임피던스를 제공하지 못한다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예는 종래 기술의 결점 및 제한에 대한 해결책인 와이어 본드(530) 어레이를 덮는 메타-물질 오버레이(560)를 제공한다. 도 1과 비슷하게, 제1 장치(510)는 복수의 제1 본드 패드(520)를 구비할 뿐 아니라 제2 장치(550)는 복수의 제2 본드 패드(540)를 구비한다. 제1 본드 패드(520) 각각은 와이어 본드(530)를 통해 제2 본드 패드(540) 중 하나와 전기적으로 연결된다. 와이어 본드 어레이(530)를 덮는 것은 와이어 본드(530) 임피던스가 바람직한 목표값을 갖도록 와이어 본드(530) 환경에 적절한 보정과 제어를 제공하는 메타 물질 오버레이(560)이다. 메타-물질 오버레이(560)는 사용되는 절연체의 실수 성분의 유전율과 투자율과는 다른 유전율과 투자율을 갖는 신호의 모양을 가지도록 만드는 방법으로 신호 동작이 이루어지도록 설계되는 복수의 물질 중 하나이다. 대응하는 유전율과 대응하는 투자율은 εR=εR+jεR 및 μR=μR+jμR과 같이, 실수 성분과 허수 성분을 모두 포함한다. 마치 유전율과 투자율이 음수값을 가지는 것처럼 신호 응답을 가지도록 메타 물질을 설계하는 것이 가능하다. 메타 물질 오버레이(560)와 같이, 본 발명의 실시예에 따른 메타 물질은 신호에서 라인의 공명 응답을 감소시키기 위한 절연체에서의 도체의 배열이다. 이러한 매타 물질 구조는 선택적으로 다른 메타 물질 구조로 대체될 수 있다.
양의 임피던스에 의존하는 임피던스 매칭에 대한 현재의 접근에도 불구하고. 임피던스 매칭을 수행하기 위해 음의 임피던스를 사용하는 것 또한 가능하다. A.F.Starr는 그의 논문인 "Fabrication and Characterization of a Negative-Refractive-Index Composite Meta-Material", Physical Review B 70, 113102(2004 of American Physical Society 에서, "효과적인 굴절률이 음의 값을 갖는 물질의 설계를 향해 제안된 경로가 많지는 않지만, 전기적인 유전율(ε)과 자기적인 투자율(μ)이 동시에 음수인 물질을 설계하는 것은 정확한 접근이다. 음의 ε와 μ가 동시에 존재하는 물질 또는 화합물이 자연적으로 발생하는 것이 알려지지 않았지만, 이러한 물질은 유한한 주파수 대역 위에 하나 혹은 두 개 모두 음의 값을 갖도록 하는 효과적인 매개물 논의에서 비롯된 효과적인 ε와 μ를 제공하기 위해 설계될 수 있다."라고 언급하였다.
앞서 도 4에서 제시한 Wyland와 같지 않게, 메타 물질 오버레이(560)에서 와이어 본드(530)의 유전율과 투자율은 음의 방향으로 영향을 미치고, 만약 요구된다면 와이어 본드의 임피던스(530)가 50Ω보다 상당히 낮도록 허용하며, 그라운드 아치 구조(400)의 그라운드 아치(470)와 비교된 메타 물질 오버레이(560)와 와이어 본드(530) 사이의 공간적인 허용 오차는 증가하고, 반도체 다이 또는 패키지 안의 위치에 상관없이 제1 본드 패드(520)와 제2 본드 패드(540) 사이에 와이어 본드(530)가 요구되는 곳마다 메타 물질 오버레이(560)를 사용할 수 있다.
도 6에 도시된 것은 도 5의 메타 물질 오버레이(560)를 제공하기에 적절한 제1 실시예의 메타 물질 구조(600)이다. 기판(610)은 메타 물질로써 형성된다. 기판(610)에는 이하에서 "직사각형과 같은 모양"으로 언급될 "스퀘어-서클(square-circle)에 집중적으로 배치된 도전성 물질(다시 말해, 모티프(motif))의 패턴(635)이 있다. 또한, 기판(610)에는 금속의 직선 영역 패턴(630)이 있고, 기판(610) 표면에 보여지는, 메타 물질 전도성 판(615)이 있다. 본 발명의 일 실시예에 따른, 기판(610)과, 거기의 메타 물질 전도성 판(615)은 y-축 방향으로 14mm이고, 메타 물질은 반사를 감소시키기 위해 임피던스를 제어함으로써, 도 5에 도시된 와이어 본드(530)와 같은 신호 전송 라인을 향상시키도록 설계되고, 전력 전송을 향상시키고 신호 노이즈를 감소시킨다. 직사각형과 같은 모양(635)의 길이의 합은 메타 물질 전도성 판(615)의 길이와 유사하다.(그리고 종종 동일하다.) 선택적으로, 메타 물질 전도성 판(615)의 길이는 와이어 본드(530)의 길이를 정수로 나눈 것이거나 그것의 1/4로 나눈 것이다. 금속의 직선 영역(630)은 직사각형과 같은 모양(635)의 폭과 매치된다. 본 실시예에서 직사각형과 같은 모양(635)은 2.5mm의 직경의 특징을 가진 정사각형이고, 도전성 물질(635) 각각의 요소는 도전체 폭이 0.1mm이고, 도전체 두께가 25μm인 특징을 가진다. 직사각형과 같은 모양(625)의 갭(645,650)은 0.2mm이다. 메타 물질 도전성 판(515)의 두께는 25μm이다. 메타 물질 구조(600)의 금속은 일반적으로 금, 구리, 또는 알루미늄이지만, 선택적으로 다른 금속, 메탈 알로이(metal alloy) 및 전도성 폴리머(polymer)를 포함하는 물질의 범위에서 선택될 수 있다. 메탈 물질 구조(600)의 절연체는 일반적으로 BT(bismaleimide triazine) 수지, 회로 기판을 위한 유리 타입의 동박 적층판(Copper Clad Laminate)으로 사용되는 수지 등과 같이 고내열성의 열경화성 수지이다.
제1 실시예의 메타 물질 기판(700)의 횡단면은 도 7a에 도시된다. 도 7a는 도 6의 메타 물질 기판(600)의 AA-AA 면을 자른 횡단면이다. 메타 물질 기판(600)은 복수의 레이어(755)로 구성되어 있다. 레이어1(755L1)은 도 6의 메타 물질 도전성 판(615)과 동일한 그라운드 면(730)이고, 25μm 두께이다. 그라운드 판(730) 위에는 100μm 두께의 절연 물질(750)인 레이어2(755L2)가 위치한다. 레이어3(755L3)은 메타 물질 기판(700)에 구현되는 금속 직선 영역(720)이 있는 곳이고, 또한 25μm 두께이다. 레이어4(755L4)는 또 다른 100μm 두께의 절연 물질(750)의 층이다. 레이어5(755L5)는 도 6의 집중적인 직사각형과 같은 모양(625)이 형성된 금속 도전체(725)의 배열을 포함하고, 25μm의 두께를 가진다.
게다가, 레이어5(755L5) 위에는 100μm 두께의 절연 물질(750)인 레이어6(755L6)이 있다. 그러므로, 본 발명의 일 실시예에 따른 메타 물질은 종래의 그라운드 판(730)(755L1)과 구리 테이프의 절연 물질(750)에 추가적인 두 개의 금속 레이어(755L3,755L5)가 구현되어 있다.
감소되거나 추가적인 공정으로 인한 복잡성을 포함하는 대체적인 실시예는 메타 물질 기판(700)을 제공하기 위해 선택적으로 구현될 수 있다. 이러한 대체적인 실시예는 절연 물질 상에 신호 도전성 판(790)을 가지는 메타 물질 기판(700B)으로써 도 7b에 제시된다. 신호 도전성 판(790) 밑에 기설정된 거리에는, 콘센트릭 스퀘어(concentric squares)를 가지는 절연된 금속 구조가 정의된다. 이전 실시예와 반대로, 스퀘어는 금속이 없는 영역이다.
도 8은 도 5에 따른 와이어 본드 어레이에 대하여 오버레이 위치된 메타 물질로써, 본 발명의 일 실시예에 따른, 6 레이어의 메타-물질 기판(700)의 실시예를 도시한다. 여기서, 복수의 제1 본드 패드(520)를 가지는 제1 장치(510) 뿐 아니라 복수의 제2 본드 패드(540)를 가지는 제2 장치(550)가 도시된다. 제1 본드 패드(520) 각각은 와이어 본드(530)를 통해 제2 본드 패드(540) 중 하나와 전기적으로 연결된다. 메타 물질 오버레이(560)에 위치에, 6 레이어 메탈 기판(700)은 순서대로, 절연 물질(750)의 레이어6(755L6), 금속성 도전체(725)의 배열로 구성되는 레이어5(755L5), 절연 물질(750)의 레이어4(755L4), 금속 직선 영역(720)을 포함하는 레이어3(755L3), 절연 물질(750)의 레이어2(755L2) 및 그라운드 판(730)인 레이어1(755L1)가 위치한다.
앞서 제시한 실시예에서의 메타 물질 오버레이(700,600,560)는 와이어 본드로부터 분리된다. 대체적으로, 매타 물질 오버레이는 완전한 전기 상호접속으로써 구현될 수 있다. 이러한 배열은 7 레이어 메타 물질 오버레이(910,920)가 정렬된 상호접속을 위해 제어된 임피던스 전기 상호접속을 제공하는 도 9에 도시되어 있다. 따라서, 복수 개의 제1 본드 패드(520)가 구비된 제1 장치(510)와 복수 개의 제2 본드 패드(540)가 구비된 제2 장치(550)가 도시된다. 제1 본드 패드(520)와 제2 본드 패드(540)의 어레이의 상호접속은 이전에 복수의 분리된 와이어 본드(530)를 대체하기 위한 복수의 전기 트레이스가 위치한 최초의 전기 트레이스층(917)을 포함하는 제1의 7 레이어 메타 물질 기판(910)이다. 제1의 7 레이어 메타 물질 오버레이(910)의 잔여 레이어는 제1 절연층(916), 금속성 도전체(725)를 구비한 제1 도전층(915), 제2 절연층(914), 금속 직선 영역(720)을 포함하는 제2 도전층(913), 제3 절연층(912), 및 신호 도전체 판(911)이다. 제1의 7 레이어 메타 물질 기판(910)은 제1 본드 패드(520)와 제2 본드 패드(540)의 복수의 구역 각각을 제공할 수 있는 충분한 길이(L910)를 가진다.
또한, 제1 본드 패드(520)와 제2 본드 패드(540) 사이에 하나의 전기 상호접속을위한 상호접속을 제공할 수 있는 길이(L920)의 제2의 7 레이어 메타 물질(920)이 도시된다. 선택적으로, 제2의 7 레이어 메타 물질(920)은 두께, 성분, 및 제1의 7 레이어 메타 물질(910)에 대한 레이어(911-916)의 레이아웃의 편차를 가진다. 이러한 제2의 설계는 선택적으로, 특정 상호접속만을 제공함으로써 물질 소비를 감소하고, 특정 대역폭 수행을 제공하며, 또는 제1의 7 레이어 메타 물질(910)과 다른 특정 임피던스 특징, 메타 물질 오버레이 모양 특징 또는 상호접속 거리 특징을 제공한다.
7 레이어 메타 물질(910,920)의 실시예는 제1 본드 패드(520)와 제2 본드 패드(540) 각각에 전기 트레이스 층(917)(분리된 와이어 본드(530)를 대체하는 전기 트레이스)에 위치한 전기 트레이스의 부착을 요구한다. 이와 비슷하게, 신호 도전체 판(911)은 적어도 하나의 제1 장치(510)와 제2 장치(550)에 제공되는 두개의 그라운드 컨택트 중 적어도 하나에 전기 상호접속을 요구한다. 실시예는 도 10에 도시된 반도체 회로 또는 패키지에 도 9의 대표적인 7 레이어 메타 물질로부터 전기 상호접속을 제공하기 위해 접근한다. 대표적인 7 레이어 메타 물질 상호접속(1000)은 횡단면 도 1000A 내지 도 1000C에 대하여 도시된다.
언급된 7 레이어 메타 물질 오버레이(910)의 제1 횡단면(1000A)은 기판(1020) 상에 금속화(metallization)를 포함하는 제1 본드 패드(520) 또는 제2 본드 패드(540) 중 하나의 본드 패드를 덮도록 도시된다. 전기 트레이스 층(917)은 금속화(1010)과 접촉되고, 이러한 접촉은 도전성 접착제와 솔더를 포함하는 규격 기술에 의해 구현될 수 있다. 제2 횡단면(1000B)은 기판(1020) 상의 금속화(1010)과 7 레이어 메타 물질 오버레이(910)의 신호 도전체 판(911)의 제1 전기 상호접속을 도시한다. 도시된 바와 같이, 금속화(1010)으로부터 7 레이어 메타 물질 오버레이(910)의 직접 연결은 전기 트레이스 층(917)의 분리된 영역에 형성된 비아 금속화(1030)이다. 비아 금속화(1030)는 제1 절연층(916), 제1 도전층(915), 제2 절연층(914), 제2 도전층(913), 제3 절연층(912) 및 신호 도전체 판(911)을 통과하는 비아(1040)를 통해 신호 도전체 층(911)과 전기적으로 연결된다.
비아 금속화(1030)와 금속화(1010)의 접촉은 앞서 약술한 규격 기술에 의해 구현된다. 약술된 비아(1040)의 형성은 테이프 자동 본딩(tape automated bonding; TAB)에 쓰여진 다양한 테이프로써, 7 레이어 메타 물질 오버레이(910)의 제조를 위한 산업 규격 기술과 양립한다. 7 레이어 메타 물질 오버레이(910)의 대체적인 실시예는 비아 금속화(1030)을 제거하고, 신호 도전체 판(911)을 위한 간략한 상호접속을 제공하는 제3 횡단면(100C)에 도시된다. 도시된 바와 같이, 7 레이어 메타 물질 오버레이(910)에서 전기 트레이스층(917)과 기판(1020) 상의 본드 패드(1010)를 상호접속하는 방법은 제1 횡단면의 것(1000A)과 유사하다. 이전 횡단면에서 본드 패드(1010)를 정확히 차단하는 것보다, 신호 도전체 판(911)은 신호 플레인 본드 패드(1060)에 상호접속되도록 형성된 자유 구역(1050)으로 확장된다. 이러한 상호접속은 앞서 약술한 본드 패드(1010)와 전기 트레이스 층(917)의 상호접속을 제공하기 위한 규격 기술로 형성되지만, 선택적으로 열 압착 웨지 본딩 또는 또 다른 본딩을 포함하는 기술에 의해 형성된다.
앞선 실시예는 레이어 배열에 전기 트레이스 층을 나중에 통합하고, 분리된 와이어 본드를 위한 요구를 제거하고, 6 레이어 또는 7 레이어 메타 물질을 사용한다. 어떠한 경우에는 전기 신호가 오버레이에 근접한 전기 상호접속의 커플링으로부터 노이즈가 증가하는 것에 민감하거나, 오버레이에 위에 놓인 전기 상호접속이 오버레이 전기 트레이스로부터 연결된 노이즈에 민감하다. 게다가, 어떠한 경우에는 오버레이를 구현하기 위한 허용 오차 또는 바람직한 임피던스의 절대값은 대체적인 오버레이 구현이 적절한 곳에 경계값에 이른다. 이러한 상황에서, 도 11에 도시된 13 레이어 메타 물질 오버레이(1100)는 전기 트레이스의 추가적인 보호, 구조의 유연성, 또는 넓은 허용 오차를 제공한다.
도시된 13 레이어 메타 물질 오버레이(1100)는 하부 6 레이어 메타 물질 구조(1155A), 전기 트레이스 층(1110), 상부 6 레이어 메타 물질 구조(1155B)를 포함한다. 하부 6 레이어 메타 물질 구조(1155A)는 제1 신호 도전체 판(1155L1A), 제1 절연층(1155L2A), 금속(720) 직선 영역을 포함하는 제1 도전층(1155L3A), 제2 절연층(1155L4A), 금속성 도전체(725)를 포함하는 제2 도전층(1155L5A), 및 제3 절연층(1155L6A)로 형성된다.
상부 6 레이어 메타 물질 구조(1155B)는 제2 신호 도전체 판(1155L1B), 제4 절연층(1155L2B), 금속(720) 직선 영역을 포함하는 제3 도전층(1155L3B), 제5 절연층(1155L4B), 금속성 도전체(725)를 포함하는 제4 도전층(1155L5B), 및 제6 절연층(1155L6B)로 형성된다.
앞선 실시예 전부에서 메타 물질 오버레이 각각의 전개 시나리오는 반도체 다이, 패키지 및 인쇄회로기판을 포함하는,단 이에 한정된 것은 아닌, 제1 및 제2 장치의 주변 사이에 와이어 본드를 대체하는 것을 제시한다. 또는, 메타 물질 오버레이는 패키지의 풋프린트, 반도체 다이 등에 위치한 전기 상호접속에 오버레이를 제공하도록 형성된다. 패키지내의 반도체 회로에 대한 메타 물질 오버레이의 세 가지 대표적인 전개는 횡단면(1200A 내지 1200C)에 의해 도 12에 도시된다.
제1 횡단면(1200A)는 상기 메타 물질 오버레이(1210)가 회로 패키지의 왼쪽 상단 표면(510A)에서 시작하여 회로 패키지의 오른쪽 상단 표면(510B)에서 끝나도록 반도체 다이(550) 상면을 직접적으로 놓아두는 시나리오를 묘사한다. 이러한 메타 물질 오버레이(1210)는 본드 와이어(530) 상에 2개의 아치형 표면을 형성한다. 각각의 아치형 표면(1210A,1210B)은 본드 와이어(530) 길이의 특정 영역에 본드 와이어(530)에 대하여 대략적으로 평행이다. 이러한 횡단면(1200A)의 실시예가 2개의 아치형 표면을 형성하는 메타 물질 오버레이(1210)를 묘사하는 반면, 또 다른 실시예는 하나의 다이 또는 MCM의 전역 중 하나에 본드 와이어 인터페이스를 위한 필수적인 임피던스 제어를 제공하기 위해 세 개 이상의 이러한 영역을 제공할 수 있다. 게다가, 오버레이는 전개에 앞서 배치 및 본딩 작업 동안의 설계 또는 형태의 요구에 따라 임의적으로 형성된다. 또한, 메타 물질 오버레이는 임의적으로 반도체 다이(550)의 상단 표면에 상호접속되지 않지만 공기층이 배치되도록 설계된다.
또 다른 실시예는 상호접속을 위한 영역에는 하나의 아치형 표면이 있는데 반해, 다른 영역에는 두개, 세개 이상의 아치형 표면이 있는 것과 같이, 위치에 따라 다양한 아치형 표면의 숫자를 제공한다. 또한, 메타 물질 오버레이(1210)가 6레이어 메타 물질 오버레이(560)와 같은 6 레이어 메타 물질 오버레이로 도시되는데 반해, 또 다른 실시예에서는 앞서 기술한 7 레이어 메타 물질 오버레이(910) 및 13 레이어 메타 물질 오버레이(1100)와 같이 7 레이어 및 13 레이어 메타 물질 오버레이를 포함하며, 이에 한정되는 것은 아니다.
제2 횡단면(1200B)에서 메타 물질 오버레이(1220)의 명확하게 도시되진 않았지만, 반도체 다이(550)의 상부 표면과 회로 패키지(510A)의 왼쪽 및 오른쪽 상부 표면 사이에 본드 와이어(530) 임피던스의 제어가 다시 사용된다. 반도체 다이(550)의 상부 표면은 반도체 다이(550)의 상부 표면에 직접적으로 접촉하지 않고 메타 물질 오버레이(1220)가 상호접속되는 랜딩 존(landing zone)(1230)을 포함한다. 랜딩 존(1230)은 반도체 다이(550) 위에 메타 물질 오버레이(1220)를 오프셋하고, 그로 인해 아치형 표면(1220A,1220B)의 모양을 수정한다. 랜딩 존(1230)은 유전 물질과 금속의 범위에서 규격 반도체 공정, 반도체 다이(550)의 요구에 따라 형성되고, 메타 물질 오버레이의 신호 도전체 판에 전기 상호접속 여부는 랜딩 존(1230)에서 이루어진다. 랜딩존(1230)의 일반적인 물질은 이산화규소(silicon dioxide), 질화규소(silicon nitride), 산질화규소(silicon oxynitride), 스핀 온 글래스(spin-on-glass), 비스벤조시클로부텐(bisbenzocyclobutene), 금 및 알루미늄을 포함하고, 이러한 각각의 물질은 선택적으로 개별적으로 사용하거나 조합하여 사용될 수 있다.
지금 언급하는 제3 횡단면(1200C)에서, 메타 물질 오버레이(1240)는 회로 패키지의 왼쪽(510A) 상부 표면에서 시작하는 왼쪽 와이어 본드(540A)와 반도체 다이(550)를 지나, 회로 패키지의 오른쪽 상부 표면(510B)에서 끝나는 오른쪽 와이어 본드(540B)를 위한 오버레이를 다시 제공한다. 제1 횡단면(1200A) 및 제2 횡단면(1200B)과 대조적으로, 메타 물질 오버레이(1240)는 하나의 아치형 표면을 제공하고, 상기 왼쪽 표면 영역(1240A)과 오른쪽 표면 영역(1240B)은 각각의 특정 영역에서 와이어 본드(540A,540B)와 대략적으로 평행한다. 따라서, 메타 물질 오버레이(1240)가 일반적으로 와이어 본드(540A,540B)를 위한 제어된 임피던스 환경을 제공하지는 않지만, 제1 횡단면(1200A) 및 제2 횡단(1200B)의 메타 물질 오버레이(1220,1210)와 각각 비교했을 때, 원위치에서 구조의 형성은 복잡성이 감소한다. 따라서, 제3 횡단면(1200C)에서의 대표적인 전개 실시예는 구현 비용과 수행 능력 사이에서 제1 횡단면(1200A) 및 제2 횡단면(1200B) 각각의 그것과 다른 트레이드오프(tradeoff)를 제시한다.
지금 언급할 도 13은 본드 와이어에 메타 물질 오버레이가 있는 본 발명의 일 실시예와 종래 기술의 해결책에 따라 전기 상호접속의 전송 특징에 대한 시뮬레이션 결과(1300)를 보여준다. 인가되는 전기 신호에 대해 전기 상호접속의 끝에서 수신되는 전기 신호의 비를 나타내는 각각의 결과가 주기의 함수로 도시된다. 제1 곡선(1310)은 종래 기술에 따라, 길이가 14,500μm인 하나의 분리된 본드 와이어에 대한 비율을 그린 것으로, 길이가 14,500μm인 본드 와이어가 대략 1.3GHz에서 1dB이 감소하고, 대략 2.4GHz에서 2dB이 감소하며, 대략 3.3GHz에서 3dB이 감소하는 것과 같이, 주파수가 증가함에 따라 전기 상호접속의 전송률이 선형적으로 감소하는 것을 필수적으로 제공한다.
제2 곡선(1320)은 상기 그라운드 아치가 본드 와이어 위에 공기 유전층을 두고 위치한 종래 기술인 Wyland[미국등록특허 7,217,997]에 따라 길이가 14,500μm인 하나의 본드 와이어를 이용한 결과를 그린다. 하나의 분리된 본드 와이어와 대조적으로, 제2 곡선(1320)은 2GHz까지 대략 선형적으로 감소하고, 2.6GHz에서 대략 1.6dB의 최대 손실(maximum loss)을 이루면서 평평해진다. 마지막으로 도시된 제3 곡선(1330)은 메타 물질 오버레이가 14,500μm의 본드 와이어와 함께 결합되어 사용되는 본 발명의 실시예에 따른 대표적인 전기 상호접속을 나타낸다. 2.2GHz에서 대략 1dB의 최대 손실을 이루면서 손실은 선형적으로 증가하고, 게다가 4GHz에서 대략 0.6dB 손실까지 감소한다.
종래 기술에 대한 본 발명의 실시예의 유효성은 매우 분명하다. 예를 들어, 3.3GHz에서 제3 곡선(1330)은 분리된 본드 와이어를 사용하는 제1 곡선(1310)이 3dB이 감소하는 것에 대해 2.25dB이 증가한, 오직 0.75dB의 손실만을 보여주고, 전기 그라운드 면을 갖는 본드 와이어와 제2 곡선(1320)과 비교하였을 때, 1.55dB로부터 0.95dB까지 0.6dB이 증가된 것을 보여준다.
수많은 다른 실시예는 발명의 사상 및 범위로부터 떨어지지 않고 파악될 수 있다.

Claims (10)

  1. 제1 장치의 본드 패드와 제2 장치의 본드 패드를 연결하며, 서로 다른 상호접속 길이를 가지는 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속을 마련하는 단계; 및
    상기 적어도 하나의 전기 상호접속의 일 영역 상에 상기 적어도 하나의 전기 상호접속과 평행하게 배치되는 제1 메타 물질 오버레이를 마련하는 단계;를 포함하는 전기 상호접속 회로의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 메타 물질 오버레이는,
    연속적으로 형성된 도전층 및 유전층을 포함하며,
    상기 유전층은, 복수의 절연된 도전체 중 적어도 하나의 절연된 도전체가 임베디드(embedded)된 것을 특징으로 하는 전기 상호접속 회로의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 메타 물질 오버레이 하부에 배치되는 메타 물질 언더레이(underlay)를 마련하는 단계;를 더 포함하는 것을 특징으로 하는 전기 상호접속 회로의 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 전기 상호접속의 영역 중 상기 제1 메타 물질 오버레이와 상이한 영역에 제2 메타 물질 오버레이를 마련하는 단계;를 더 포함하는 것을 특징으로 하는 전기 상호접속 회로의 제조 방법.
  5. 제1 장치의 본드 패드와 제2 장치의 본드 패드를 연결하며, 서로 다른 상호접속 길이를 가지는 복수의 전기 상호접속; 및
    상기 복수의 전기 상호접속의 일 영역 상에 상기 복수의 전기 상호접속 중 적어도 하나의 전기 상호접속과 평행하게 배치되는 제1 메타 물질 오버레이(overlay);를 포함하는 전기 상호접속 회로.
  6. 제5항에 있어서,
    제1 메타 물질 오버레이는,
    연속적으로 형성된 도전층 및 유전층을 포함하고,
    상기 유전층은 복수의 절연된 도전체 중 적어도 하나의 절연된 도전체가 임베디드(embedded)된 것을 특징으로 하는 전기 상호접속 회로.
  7. 제5항에 있어서,
    상기 제1 메타 물질 오버레이 하부에 배치되는 메타 물질 언더레이(underlay);를 더 포함하는 것을 특징으로 하는 전기 상호접속 회로.
  8. 제5항에 있어서,
    상기 복수의 전기 상호접속의 영역 중 상기 제1 메타 물질 오버레이와 상이한 영역에 배치된 제2 메타 물질 오버레이;를 더 포함하는 것을 특징으로 하는 전기 상호접속 회로.
  9. 삭제
  10. 삭제
KR1020117000255A 2008-08-22 2008-08-22 메타 물질을 사용하는 임피던스 제어 전기 상호접속 KR101257737B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/053390 WO2010020836A1 (en) 2008-08-22 2008-08-22 Impedance controlled electrical interconnection employing meta-materials

Publications (2)

Publication Number Publication Date
KR20110016480A KR20110016480A (ko) 2011-02-17
KR101257737B1 true KR101257737B1 (ko) 2013-04-25

Family

ID=40622096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000255A KR101257737B1 (ko) 2008-08-22 2008-08-22 메타 물질을 사용하는 임피던스 제어 전기 상호접속

Country Status (4)

Country Link
US (4) US9006098B2 (ko)
KR (1) KR101257737B1 (ko)
CN (1) CN102160175B (ko)
WO (1) WO2010020836A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
WO2013016928A1 (zh) * 2011-07-29 2013-02-07 深圳光启高等理工研究院 各向同性的全介电超材料及其制备方法、复合材料的制备方法
CN102956943B (zh) * 2011-08-31 2016-04-06 深圳光启高等理工研究院 基于超材料的微带线
WO2013029372A1 (zh) * 2011-08-31 2013-03-07 深圳光启高等理工研究院 微带线
CN102531539B (zh) * 2011-10-31 2014-04-16 深圳光启高等理工研究院 一种介质基板的制备方法及超材料
CN102820527B (zh) * 2012-07-31 2015-11-25 深圳光启创新技术有限公司 一种雷达天线以及雷达系统
CN105552063A (zh) * 2016-02-03 2016-05-04 深圳佰维存储科技有限公司 Sip封装结构
TWI690043B (zh) * 2016-02-17 2020-04-01 瑞昱半導體股份有限公司 積體電路裝置
MY191544A (en) 2016-12-27 2022-06-30 Intel Corp Multi-conductor interconnect structure for a microelectronic device
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法
EP3432360A1 (en) * 2017-07-17 2019-01-23 Murata Manufacturing Co., Ltd. Distributed rc termination
US11532592B2 (en) 2020-05-08 2022-12-20 Western Digital Technologies, Inc. Capacitor die for stacked integrated circuits
US20220254750A1 (en) * 2021-02-05 2022-08-11 Raytheon Company Ball bond impedance matching
CN116033657B (zh) * 2022-12-26 2023-11-03 广东依顿电子科技股份有限公司 一种自动挑选双线阻抗线的方法、装置及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069224A2 (en) * 2005-12-15 2007-06-21 Nxp B.V. Enhanced substrate using metamaterials
WO2008096283A1 (en) * 2007-02-07 2008-08-14 Nxp B.V. Design method for transmission lines using meta-materials

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
JP2763445B2 (ja) * 1992-04-03 1998-06-11 三菱電機株式会社 高周波信号用配線及びそのボンディング装置
US6867668B1 (en) 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
US6781486B2 (en) 2002-06-27 2004-08-24 Harris Corporation High efficiency stepped impedance filter
AU2003302783A1 (en) 2002-12-10 2004-06-30 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
TWI376756B (en) 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069224A2 (en) * 2005-12-15 2007-06-21 Nxp B.V. Enhanced substrate using metamaterials
WO2008096283A1 (en) * 2007-02-07 2008-08-14 Nxp B.V. Design method for transmission lines using meta-materials

Also Published As

Publication number Publication date
US11456255B2 (en) 2022-09-27
US20200083171A1 (en) 2020-03-12
US20150221595A1 (en) 2015-08-06
US10483209B2 (en) 2019-11-19
WO2010020836A1 (en) 2010-02-25
CN102160175B (zh) 2013-09-18
KR20110016480A (ko) 2011-02-17
US20230020310A1 (en) 2023-01-19
US9006098B2 (en) 2015-04-14
CN102160175A (zh) 2011-08-17
US20120038054A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101257737B1 (ko) 메타 물질을 사용하는 임피던스 제어 전기 상호접속
US8901719B2 (en) Transition from a chip to a waveguide port
EP1652234B1 (en) Ground arch for wirebonded ball grid arrays
US8729680B2 (en) Semiconductor device
US8035203B2 (en) Radio frequency over-molded leadframe package
US6911733B2 (en) Semiconductor device and electronic device
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
JPH09283700A (ja) 高周波用電力増幅器
US20160172289A1 (en) Circuit substrate and package structure
US9093442B1 (en) Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration
WO2010143471A1 (ja) 高周波スイッチモジュール
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
WO2010130293A1 (en) A transition from a chip to a waveguide
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
CN114188312B (zh) 封装屏蔽结构和屏蔽结构制作方法
CN113488458A (zh) 封装结构及其形成方法
JP2004319905A (ja) 高周波集積回路パッケージ及び電子装置
CN117855194A (zh) 一种互连结构及封装结构
JP5257763B2 (ja) 多層回路基板
CN116387265A (zh) 一种芯片封装结构
KR100543411B1 (ko) 고주파 통신 모듈의 패키징 장치 및 그 제조 방법
JP2014090332A (ja) 半導体装置
KR20040095379A (ko) 고주파 통신 모듈의 패키징 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170411

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 7