CN116387265A - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN116387265A CN116387265A CN202310442926.5A CN202310442926A CN116387265A CN 116387265 A CN116387265 A CN 116387265A CN 202310442926 A CN202310442926 A CN 202310442926A CN 116387265 A CN116387265 A CN 116387265A
- Authority
- CN
- China
- Prior art keywords
- pad
- radio frequency
- chip
- frequency
- grounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 45
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种芯片封装结构，涉及芯片封装领域，所述结构包括：芯片、至少一个射频焊盘和接地焊盘；其中，所述接地焊盘上设有至少一个与所述射频焊盘对应的凹槽，所述射频焊盘包括射频焊盘主体和射频焊盘凸出段，所述射频焊盘凸出段延伸至对应的凹槽内，且射频焊盘凸出段与对应的凹槽之间具有间隙，所述芯片正面的射频连接端通过金属过孔至所述芯片背面与对应的所述射频焊盘凸出段连接，所述芯片正面的接地连接端通过金属过孔至所述芯片背面与所述接地焊盘连接；本发明解决了传统的WB封装在高频性能恶化的问题以及FC封装工艺复杂且成本较高的问题。
Description
技术领域
本发明涉及芯片封装领域，具体地，涉及一种芯片封装结构。
背景技术
微波、毫米波芯片封装形式主要包括框架类封装、基板类封装两种。其中，框架类封装典型结构为QFN封装。QFN(Quad Flat No-leads Package，方形扁平无引脚封装)，表面贴装型封装之一。QFN封装由于具有良好的电和热性能、体积小、重量轻等特点，被广泛应用在数字、模拟器件的封装中。QFN封装是一种无引脚封装，呈正方形或矩形，封装底部的中央位置有一个大面积裸露焊盘，围绕大焊盘的封装外围四周为I/O引脚。由于QFN封装内部引脚与焊盘之间的导电路径短，自感系数及封装体内的引管电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能。
基板类封装以基板作为芯片封装的载体，为芯片提供电连接、保护、支撑和散热。基板由于其厚度薄、线路精细、集成度高等优点，被广泛应用在新一代移动通信、人工智能、汽车电子以及国防装备等领域。
以上两种封装形式的芯片连接方式主要分为两种，WB(Wire Bonding)和FC(FlipChip)。打线也叫Wire Bonding(压焊，也称为绑定，键合，丝焊)是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。倒装芯片(Flip chip)是一种无引脚结构，一般含有电路单元，设计用于通过适当数量的位于其面上的锡球(导电性粘合剂所覆盖)，在电气上和机械上连接于电路。Flip chip是在I/O pad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合此技术替换常规打线接合。
但是，对于现今的新型射频器件或微波器件，其工作频率要求越来越高，甚至超过50GHz。对于传统的WB封装，金丝高频寄生效应明显，而FC封装，需要对芯片做bumping，Bumping指倒装芯片(flip chip)工艺中，在wafer晶圆表面做出的铜锡或金凸点(bumping)，芯片倒过来贴到PCB板上后，bumping凸点与PCB上的导电焊盘连接，用于加电驱动LED，上述bumping工艺比较复杂且成本较高。
发明内容
本发明目的为解决传统的WB封装在高频性能恶化的问题以及FC封装工艺复杂且成本较高的问题。
为实现上述目的，本发明提供了一种芯片封装结构，所述结构包括：
芯片、至少一个射频焊盘和接地焊盘；其中，所述接地焊盘上设有至少一个与所述射频焊盘对应的凹槽，所述射频焊盘包括射频焊盘主体和射频焊盘凸出段，所述射频焊盘凸出段延伸至对应的凹槽内，且射频焊盘凸出段与对应的凹槽之间具有间隙，所述芯片正面的射频连接端通过金属过孔至所述芯片背面与对应的所述射频焊盘凸出段连接，所述芯片正面的接地连接端通过金属过孔至所述芯片背面与所述接地焊盘连接。
其中，本发明中的芯片直接粘接到框架或基板上，通过芯片背部线路进行电连接，由于将IC裸芯片直接粘接在QFN框架或基板上面，不会引入金丝的高频寄生效应，可应用在更高的频率范围内，解决了传统WB封装在高频性能恶化的问题，由于将IC裸芯片直接粘接的方式，相较于FC封装，无需对裸芯片bumping，工艺比较简单，成本也更低，解决了FC封装工艺复杂且成本较高的问题。
其中，为了能够让IC裸芯片直接粘接，本发明将芯片正面的射频连接端通过金属过孔至芯片背面来方便与对应的所述射频焊盘凸出段粘接，以及芯片正面的接地连接端通过金属过孔至芯片背面来方便与所述接地焊盘粘接。
其中，接地焊盘上设计与射频焊盘对应的凹槽以及射频焊盘凸出段延伸至对应的凹槽内的目的是：使接地焊盘和射频焊盘构成GSG结构，改善IC裸芯片与封装结构的匹配，以适用于更高频段。
其中，射频焊盘凸出段与对应的凹槽之间具有间隙，这样设计的目的是形成GSG结构，同样也是为了提高射频性能。
其中，在本结构中，与所述射频焊盘凸出段连接的金属过孔两侧均设有一与所述接地焊盘连接的金属过孔，这样设计的目的是接地焊盘从左右两侧环绕射频焊盘，形成地-信号-地(Ground-Signal-Ground，GSG)结构，提升了毫米波频率信号的匹配性能。
其中，所述结构还包括导电焊盘，所述导电焊盘与所述芯片连接。导电焊盘属于低频信号，可通过Wire Bonding方式与IC芯片互联，用于为芯片供电。
其中，所述结构还包括双层基板，所述射频焊盘和接地焊盘位于所述双层基板的顶层。通过双层基板可以将射频焊盘和接地焊盘设计在顶层，能够与IC裸芯片直接进行粘接。
其中，所述结构包括框架或基板，所述芯片粘接在所述框架或所述基板上，所述射频焊盘和所述接地焊盘与所述框架或所述基板固定连接。
其中，所述结构包括3个射频焊盘和3个凹槽。射频焊盘与凹槽一一对应，该封装结构可以应用于衰减器、滤波器等2端口器件，也可以应用于混频器、功分器、开关等3端口器件适用范围较广。
其中，所述结构还包括导电焊盘，所述导电焊盘与所述芯片连接，所述3个射频焊盘分别对应所述接地焊盘4个侧面中的3个侧面，所述导电焊盘对应所述接地焊盘的4个侧面中的剩余一个侧面。3个射频焊盘位于3个侧面，是由于衰减器、滤波器芯片的射频端口位于对立侧面，混频器、功分器、开关芯片的射频端口位于不同的3个侧面。导电焊盘与射频焊盘位于不同的侧面，可以提高隔离，改善性能。
其中，所述导电焊盘的数量为3个。设计导电焊盘的数量为3，可通过金丝键合与IC裸芯片互联，可以适用于需要控制的开关、衰减器等芯片，适用范围更广。
其中，所述射频焊盘凸出段朝向所述接地焊盘中心延伸。使接地焊盘和射频焊盘构成GSG结构，改善IC裸芯片与封装结构的匹配，以适用于更高频段。
其中，所述导电焊盘与所述接地焊盘之间具有间隙。设计间隙也是形成GSG结构，同样也是为了提高射频性能。
本发明提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明将IC芯片直接粘接在QFN框架或基板上面，不会引入金丝的高频寄生效应，可应用在更高的频率范围内；
本发明将IC芯片直接粘接的方式，相较于FC封装，无需对裸芯片bumping，工艺比较简单，成本也更低。
本发明实例设计了三个射频焊盘，可应用于两端口芯片及三端口芯片，适用范围更广。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明的一部分，并不构成对本发明实施例的限定；
图1为一种背部布线IC工艺的裸芯片正面示意图；
图2为一种背部布线IC工艺的裸芯片背面示意图；
图3为本发明具体应用实施例一的高频QFN封装结构正面图；
图4为本发明具体应用实施例一的高频QFN封装结构反面图；
图5为图3、图4粘接IC裸芯片后的高频QFN封装结构图；
图6为图3、图4粘接IC裸芯片后的高频QFN封装结构S参数频率响应图；
图7为一种背部布线IC工艺的功分器裸芯片正面示意图
图8为一种背部布线IC工艺的功分器裸芯片背面示意图；
图9为本发明具体应用实施例二的一种高频基板封装结构正面图；
图10为本发明具体应用实施例二的一种高频基板封装结构反面图；
图11为图9、图10粘接IC功分器裸芯片后的高频基板封装结构图；
图12为图9、图10粘接IC功分器裸芯片后的高频基板封装结构S参数频率响应图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
实施例一
请参考图1至图6，本发明实施例一提供了一种基于背部布线IC工艺的高频QFN封装结构，其包括背部布线的IC芯片6、具有凸出段2的射频焊盘1、具有凹槽3的接地焊盘4以及多个导电焊盘5。所述射频焊盘凸出段延伸至对应的凹槽内，且射频焊盘凸出段与对应的凹槽之间具有间隙，IC裸芯片的背部射频布线与射频焊盘通过粘接的方式进行电连接，IC裸芯片的接地焊盘通过金属过孔到芯片背面，与接地焊盘粘接互联。接地焊盘环绕射频焊盘，形成地-信号-地(Ground-Signal-Ground，GSG)结构。
高频QFN封装结构外形尺寸优选为3mm*3mm；高频QFN封装结构框架采用的厚度优选为5mil；高频QFN封装结构框架射频焊盘的厚度可以为2.5mil；高频QFN封装结构，对外的焊盘个数优选为12PIN；高频QFN封装结构对外的射频焊盘个数优选为3；高频QFN封装结构，对外的导电焊盘个数优选为3；高频QFN封装结构，射频焊盘的尺寸大小优选为0.66mm*0.22mm；高频QFN封装结构，凸出结构的射频焊盘宽度优选为0.1mm；高频QFN封装结构，射频焊盘中凸出段长度优选为0.23mm；
高频QFN封装结构外形尺寸、框架厚度、射频焊盘厚度、焊盘个数12，是参照QFN封装框架进行的选择。焊盘个数和导电焊盘个数通过上述选择可以应用于衰减器、滤波器等2端口器件，也可以应用于混频器、功分器、开关等3端口器件，可应用于无源器件，也可以可以适用于需要控制的开关、衰减器等芯片，适用范围更广。射频焊盘的大小，长度，为仿真结果，这样的尺寸选择，在高频性能较好。
如图3、4、5所示，一种基于背部布线IC工艺的高频QFN封装结构，其包括背部布线的IC裸芯片、具有凸出段的射频焊盘、一种具有凹槽的大面积接地焊盘以及多个导电焊盘。所述凸出段的射频焊盘与大面积接地焊盘的凹槽一一对应，他们的间距为0.1mm。IC裸芯片的背部射频布线与凸出段的射频焊盘通过粘接的方式进行电连接，IC裸芯片背部的其余部分直接粘接到大面积接地焊盘上。
由于所述的IC裸芯片射频接口可通过金属过孔到背面布线，与所述的具有凸出段的射频焊盘直接粘接互联。这样避免了Wire Bonding在高频的金丝效应，因此可以应用在更高频段；也同样省去了Flip Chip工艺，从而能够节省加工成本。所述连接射频接口与IC裸芯片背面的金属过孔与其两侧的接地过孔形成了垂直方向的GSG结构，提升了毫米波频率信号的匹配性能。
该高频QFN封装结构，设计有3个射频焊盘，以及3个导电焊盘。3个射频焊盘分别位于3侧，3个导电焊盘位于剩余一侧。3个导电焊盘属于低频信号，可通过Wire Bonding方式与IC裸芯片互联。该封装结构可以应用于衰减器、滤波器等2端口器件，也可以应用于混频器、功分器、开关等3端口器件适用范围较广。
该高频QFN封装结构，具有凹槽的大面积接地焊盘，而所述的具有凸出段的射频焊盘嵌入在接地焊盘内，他们的间距为0.1mm。因此射频信号的地回路更短，可以更进一步提高高频信号的电性能。
其中，图6为实施例一封装结构的S参数频率响应图，图6中横坐标为频率，纵坐标为S参数，S参数为表征封装结构性能的一种参数，S11为第一端口的回波损耗、S21为第二端口到第一端口的插入损耗。
实施例二
请参考图1-图2，本发明实施例二提供了一种基于背部布线IC工艺的高频基板封装结构，其包括背部布线的IC芯片6、双层基板、具有凸出段的射频焊盘1、具有凹槽的接地焊盘4以及多个导电焊盘5，所述射频焊盘凸出段延伸至对应的凹槽内，且射频焊盘凸出段与对应的凹槽之间具有间隙，双层基板顶层设计有3个射频焊盘，1个大面积接地焊盘以及3个导电焊盘。所述裸芯片的背部射频布线与射频焊盘通过粘接的方式进行电连接，所述裸芯片的接地焊盘打通过金属过孔到芯片背面，与大面积接地焊盘粘接互联。所述大面积接地焊盘包围射频焊盘，形成地-信号-地(Ground-Signal-Ground，GSG)结构。
其中，高频基板封装结构外形尺寸优选为3mm*3mm；高频基板封装结构中基板选用双层结构；高频基板封装结构中基板材料选用的优选为HL972LF，厚度0.1mm；高频基板封装结构中对外的焊盘个数优选为12PIN；高频基板封装结构中对外的射频焊盘个数优选为3；高频基板封装结构中对外的导电焊盘个数优选为3；高频基板封装结构中射频焊盘的尺寸大小优选为0.45mm*0.1mm；高频基板封装结构中射频焊盘垂直过孔焊盘直径优选为0.2mm。
高频基板封装结构外形尺寸、材料、厚度、焊盘个数12，是参照基板封装框架的选择。焊盘个数和导电焊盘个数通过上述优选可以应用于衰减器、滤波器等2端口器件，也可以应用于混频器、功分器、开关等3端口器件，可应用于无源器件，也可以可以适用于需要控制的开关、衰减器等芯片，适用范围更广。射频焊盘的大小和直径为仿真结果，这样的尺寸选择，在高频性能较好。
如图7-12所示，一种基于背部布线IC工艺的高频基板封装结构，其包括背部布线的IC裸芯片、一种双层基板。所述的双层基板顶层设计有3个射频焊盘，1个大面积接地焊盘以及3个导电焊盘。IC裸芯片的背部射频布线与射频焊盘通过粘接的方式进行电连接，IC裸芯片背部的其余部分直接粘接到大面积接地焊盘上。
由于所述的IC裸芯片射频接口可通过金属过孔到背面布线，与所述的基板射频焊盘直接粘接互联。这样避免了Wire Bonding在高频的金丝效应，因此可以应用在更高频段；也同样省去了Flip Chip工艺，从而能够节省加工成本。所述连接射频接口与IC裸芯片背面的金属过孔与其两侧的接地过孔形成了垂直方向的GSG结构，提升了毫米波频率信号的匹配性能。
该高频基板封装结构，采用厚度为0.1mm，材料为HL972LF的双层基板作为IC裸芯片的载板。基板顶层设计有3个射频焊盘，以及3个导电焊盘，此6个焊盘被大面积接地焊盘所包围。3个射频焊盘分别位于3侧，3个导电焊盘位于剩余一侧。3个导电焊盘属于低频信号，可通过Wire Bonding方式与IC裸芯片互联。该封装结构可以应用于衰减器、滤波器等2端口器件，也可以应用于混频器、功分器、开关等3端口器件适用范围较广。
该高频基板封装结构，大面积接地焊盘完全包围射频焊盘。因此射频信号的地回路更短，可以更进一步提高高频信号的电性能。
其中，图12为实施例二封装结构的S参数频率响应图，图12中横坐标为频率，纵坐标为S参数，S参数为表征封装结构性能的一种参数，S11为第一端口的回波损耗，S21为第二端口到第一端口的插入损耗，S22为第二端口的回波损耗，S33为第三端口的回波损耗。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种芯片封装结构，其特征在于，所述结构包括：
芯片、至少一个射频焊盘和接地焊盘；其中，所述接地焊盘上设有至少一个与所述射频焊盘对应的凹槽，所述射频焊盘包括射频焊盘主体和射频焊盘凸出段，所述射频焊盘凸出段延伸至对应的凹槽内，且射频焊盘凸出段与对应的凹槽之间具有间隙，所述芯片正面的射频连接端通过金属过孔至所述芯片背面与对应的所述射频焊盘凸出段连接，所述芯片正面的接地连接端通过金属过孔至所述芯片背面与所述接地焊盘连接。
2.根据权利要求1所述的一种芯片封装结构，其特征在于，与所述射频焊盘凸出段连接的金属过孔两侧均设有一与所述接地焊盘连接的金属过孔。
3.根据权利要求1所述的一种芯片封装结构，其特征在于，所述结构还包括导电焊盘，所述导电焊盘与所述芯片连接。
4.根据权利要求1所述的一种芯片封装结构，其特征在于，所述结构还包括双层基板，所述射频焊盘和接地焊盘位于所述双层基板的顶层。
5.根据权利要求1-4中任意一项所述的一种芯片封装结构，其特征在于，所述结构包括框架或基板，所述芯片粘接在所述框架或所述基板上，所述射频焊盘和所述接地焊盘与所述框架或所述基板固定连接。
6.根据权利要求1所述的一种芯片封装结构，其特征在于，所述结构包括3个射频焊盘和3个凹槽。
7.根据权利要求6所述的一种芯片封装结构，其特征在于，所述结构还包括导电焊盘，所述导电焊盘与所述芯片连接，所述3个射频焊盘分别对应所述接地焊盘4个侧面中的3个侧面，所述导电焊盘对应所述接地焊盘的4个侧面中的剩余一个侧面。
8.根据权利要求1所述的一种芯片封装结构，其特征在于，所述导电焊盘的数量为3个。
9.根据权利要求1所述的一种芯片封装结构，其特征在于，所述射频焊盘凸出段朝向所述接地焊盘中心延伸。
10.根据权利要求3所述的一种芯片封装结构，其特征在于，所述导电焊盘与所述接地焊盘之间具有间隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310442926.5A CN116387265A (zh) | 2023-04-24 | 2023-04-24 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310442926.5A CN116387265A (zh) | 2023-04-24 | 2023-04-24 | 一种芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116387265A true CN116387265A (zh) | 2023-07-04 |
Family
ID=86975090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310442926.5A Pending CN116387265A (zh) | 2023-04-24 | 2023-04-24 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116387265A (zh) |
-
2023
- 2023-04-24 CN CN202310442926.5A patent/CN116387265A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268426B2 (en) | High-frequency chip packages | |
| US7205652B2 (en) | Electronic assembly including multiple substrates | |
| US7824965B2 (en) | Near chip scale package integration process | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US6828663B2 (en) | Method of packaging a device with a lead frame, and an apparatus formed therefrom | |
| US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
| CN101656244B (zh) | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 | |
| KR101257737B1 (ko) | 메타 물질을 사용하는 임피던스 제어 전기 상호접속 | |
| KR100963471B1 (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
| TWI594380B (zh) | 封裝結構及三維封裝結構 | |
| US9093442B1 (en) | Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration | |
| CN114759015B (zh) | 一种大功率射频芯片三维堆叠集成结构及其制备方法 | |
| CN211404488U (zh) | 一种毫米波芯片封装结构及其测试结构 | |
| US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
| CN111555734A (zh) | 一种基于RF-SiP技术的声表面波开关滤波模块和电子设备 | |
| CN114743947A (zh) | 基于to形式的功率器件封装结构及封装方法 | |
| KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US6759742B2 (en) | Interchangeable bond-wire interconnects | |
| CN116387265A (zh) | 一种芯片封装结构 | |
| CN210575925U (zh) | 封装模组和雷达系统 | |
| CN108807293A (zh) | 用于射频微波功放器件的封装结构 | |
| CN216161732U (zh) | 一种微波器件封装结构 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| CN118248638A (zh) | 一种薄形的高密度混合封装结构 | |
| WO1996012296A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20230704 |