KR0150392B1 - 탭 그리드 어레이 - Google Patents

탭 그리드 어레이

Info

Publication number
KR0150392B1
KR0150392B1 KR1019950000128A KR19950000128A KR0150392B1 KR 0150392 B1 KR0150392 B1 KR 0150392B1 KR 1019950000128 A KR1019950000128 A KR 1019950000128A KR 19950000128 A KR19950000128 A KR 19950000128A KR 0150392 B1 KR0150392 B1 KR 0150392B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
package
tab
conductive
lead
Prior art date
Application number
KR1019950000128A
Other languages
English (en)
Other versions
KR960030385A (ko
Inventor
카네조 마르코스
Original Assignee
카네조 마르코스
어드밴스드 세미컨덕터 어셈블리 테크놀로지 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카네조 마르코스, 어드밴스드 세미컨덕터 어셈블리 테크놀로지 인코퍼레이티드 filed Critical 카네조 마르코스
Priority to KR1019950000128A priority Critical patent/KR0150392B1/ko
Publication of KR960030385A publication Critical patent/KR960030385A/ko
Application granted granted Critical
Publication of KR0150392B1 publication Critical patent/KR0150392B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 탭 그리드 어레이 패키지에 감싸진 반도체 다이를 외부 인쇄회로 기판에 연결시키는 효율적인 구조와 방법을 제공하기 위한 것으로, 본 발명의 탭 그리드 어레이 패키지는 탭(TAB : tape automatic bonding)기술을 사용하여, 반도체 다이를 수용하기 위한 구멍을 각각 포함하는 제1 및 제2 유전체 층과, 상기 제1 및 제2 유전체 층 사이에 있는 도전체 층을 구비한 탭 테이프와, 상기 반도체 다이를 수용하기 위한 공동을 가지는 보강재와, 상기 보강재에 상기 탭 테이프를 부착시키기 위한 제1 접착제층과, 상기 제2 유전체 층의 상기 구멍의 크기에 각각 거의 일치하는 다수의 납 볼을 구비하는 것을 특징으로 한다.

Description

탭 그리드 어레이
제1a도는 탭(TAB) 내부 리드 접합을 사용하는 본 발명의 한 실시예의 탭 그리드 어레이(TGA) 패키지(100)의 단면도이고,
제1b조는 제1a도의 탭 테이프(103)의 일부분을 제거한 상태를 나타낸 도면이고, 제1c도는 제1a도의 탭 그리도 어레이 패키지의 단면도이고,
제2a도는 와이어 접합을 사용하는 본 발명의 제2 실시예의 탭 그리드 어레이 패키지(200)의 단면도이고,
제2b도는 제2a도의 탭 테이프(203)의 개략도로서, 탭 그리드 어레이 패키지(100)의 연결되지 않고 서있는 내부 리드를 사용하지 않는 탭 테이프를 나타낸 것이고,
제3a도내지 제3d도는 제1a도에 나타난 탭 그리드 어레이 패키지(100)를 위한 조립 공정의 단계를 요약해서 나타낸 도면이고,
제4a도 내지 제4e도는 제2a도에 나타낸 탭 그리도 어레이 패키지(200)를 위한 조립 공정의 단계를 요약해서 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
101 : 반도체 다이 102 : 접촉점
102 : 탭 테이프 106 : 열 발산기
109,110 : 유전체 층 111,112 : 납 볼
119 : 트레이스 121 : 패드 어레이
125 : 공등 128 : 기둥
본 발명은 집적회로(IC)를 위한 패키지 설계에 관한 것으로, 특히 집적회로 다이(die)를 인쇄 회로 기판(PCB)에 효율적으로 연결시킬 수 있도록 하는 패키지를 제공하기 위한 방법 및 장치에 관한 것이다.
집적회로가 점점 더 많은 회로를 포함하고 더 넓은 실리콘 면적을 사용하고 더 높은 클럭 주파수에서 동작하기 때문에, 그에 따라 집적회로를 위한 표면실장형 패키지는 현재 요구되는 신뢰도 규격을 만족시키면서 동시에 더 많은 리드 개수와 더 작은 접촉면의 크기와 더 높은 전기적, 열적 성능이 요구된다.
종래의 탭(TAB : Tape Automatic Bonding) 또는 리드 프레임을 기초로 한 패키지는 300개의 리드, 10 와트, 50㎒의 동작 주파수까지에서 만족할만한 열적, 전기적 성능을 제공할 수 있다. 그러나, 리드 개수가 300개를 넘어서면 접촉면이 증가되는 것을 방지하기 위해 리드 피치(즉, 리드간의 간격)가 0.5㎜이하로 되어야 한다. 접촉면이 커지면, 휴대용이나 민수용 제품에서와 같이 전략적으로 제한된 공간안에서 동작되어야 하는 제품을 제조함에 있어서 중요한 요건인 고밀도 기판 조립체를 제조하는 것이 어려워진다. 바꿔 말하면, 미세한 리드 피치를 가지면 값비싼 설치 장비 및 어려운 조립 공정이 필요하다.
더욱이, 제품의 설계 관점에서 보면 미세한 리드 피치를 가진 패키지를 다루기 위해서는 인쇄 회로 기판에 더 많은 배선 층과 통과 구멍이 요구된다. 이 결과, 조립 공정의 수율이 낮아지고 인쇄 회로 기판 제조 비용이 증가한다.
더 많은 리드 개수와 더 작은 접촉점 면을 가진 집적회로 패키지를 만들기 위해 볼 그리드 어레이(ball grid array) 패키지가 개발되었다. 볼 그리드 어레이 패키지에서는 미세한 피치가 요구되지 않고 패키지의 접촉면 크기가 줄어든다.
볼 그리드 어레이 패키지는 외부 인쇄 회로 기판에 집적회로를 설치하는 공정시에 손상되기 쉬운 미세한 피치를 가진 일렬의 리드를 사용하는 대신에, 납 볼의 면적 어레이(area array)를 사용하여 외부 또는 어미(mother) 인쇄 회로 기판에 조립되는 표면 실장형 패키지이다.
볼 그리드 어레이 패키지의 장점은 작은 접촉점 면적과 넓은 볼 그리드 어레이 피치를 가지며, 외부 인쇄 회로 기판에 조립하는 공정이 거의 자동 정렬되는 것과 같이 상대적으로 용이하다는 것이다. 예를 들면, 208개의 리드와 2㎜의 두께를 가진 QFP(Quad Flat Pack)는 32×32㎜의 접촉면과 0.5㎜의 리드 피치를 가진다. 그와 대조적으로, 212 핀의 볼 그리드 어레이 패키지는 1.5㎜의 볼 피치를 사용하면서 1.5㎜의 두께와 27×27㎜의 접촉면을 가진다.
볼 그리드 어레이 패키지는, 리드 프레임(lead frame) 또는 탭(TAB) 대신에, 최소한 2개의 금속층을 가진 인쇄 회로 기판을 요구한다. 이러한 볼 그리드 어레이 패키지는 대개 반도체 다이의 뒤쪽이 기판의 상부 면(즉, 위쪽을 향한 면)에 부착되는 캐비티 업(cavity up)패키지이다. 상기 기판은 일반적으로 인쇄 회로 기판이다. 다이는 기판 트레이스에 와이어 접합(wire bonding)되고 오버몰딩(overmolding)된다. 외부 인쇄 회로 기판에 조립될 때, 납 볼의 면적이 어레이는 상부면으로부터 나온 노출된 뒤쪽면(즉, 기판의 아래쪽을 향한 면)의 기판 금속 트레이스에 부착된다.
볼 그리드 어레이 패키지의 일례는 1992년 4월 8일에 모토롤라사가 특허받은 고정 수단을 포함하는 오버몰딩된 반도체 패키지(Over Molded Semiconductor Package With Anchoring Means)라는 제목의 미합중국 특허 제5,136,366호에 나타나 있다. 이러한 종래 기술에서의 볼 그리드 어레이 패키지의 한계는 작은 전력 수용성과 제한된 전기적 특성을 가지며 수분에 민감하다는 것이다. 종래 기술의 볼 그리드 어레이 패키지에서의 전력 수용성은 반도체 다이에 의해 발생된 열이 집적회로의 뒷면으로부터 패키지 기판을 통해 외부 인쇄 회로 기판으로 전도되기 때문에 3watt 또는 그 이하로 제한된다. 집적회로 하부의 납 볼이 전력 수용성을 개선시키기 위해 사용될 수 있다. 그러나, 납 볼을 통해 전력 수용성을 개선시키기 위해서는 외부 인쇄 회로 기판이 접지면을 가져야 하는데, 그 결과 인쇄 회로 기판상의 신호 전달 공간이 제한되고 기판 제작비가 증가한다.
더 나아가서, 종래 기술의 볼 그리드 어레이 패키지에서는 동작 주파수(전기적 특성을 평가할 수 있는 항목)가 50㎒에 훨씬 못미치는 것이었다. 낮은 전기적 특성은 기판의 상부 표면으로부터 모서리를 거쳐 납볼과 연결되는 뒤쪽 면까지 고리(looping)를 이루는 인덕턴스 트레이스(inductance trace)에 기인한다. 이런 트레이스의 고리는 현재의 인쇄 회로 기판 제조 기술로는 볼 패드(ball pad) 사이에 트레이스의 통로가 되기에 충분한 미세 패턴을 제조하지 못한다는 것과, 기판을 패키지 둘레의 도금 막대에 연결하므로써 이루어지는 트레이스를 전기도금 할 필요성에 의해 좌우된다.
인쇄 회로 기판이 더 많은 수분을 흡수하고 기판 조립 공정중에 패키지에 균열을 발생시키기 때문에, 종래 기술의 볼 그리드 어레이 패키지는 종래의 플라스틱 몰딩된 패키지보다 수분에 더 민감하다. 왜냐하면, 볼 그리드 어레이 패키지를 외부 인쇄 회로 기판에 조립할 때의 고온 단계(일반적으로 200℃ 이상) 과정에서 볼 그리드 어레이 패키지 조립중에 패키지중에 갇힌 수분이 급격히 팽창하기 때문이다. 그러한 팽창은 몰딩상에 일반적으로 팝코닝(popcorning)으로 알려진 균열을 발생시키며, 그 결과 패키지가 망가진다. 외부 인쇄 회로 기판에 조립하기 전에 볼 그리드 어레이 패키지에 수분이 침투하는 것을 최소화 하기 위해 볼 그리드 어레이 패키지가 습기 방지용 운반 주머니로부터 꺼내어진 후 수시간 내에 조립 공정이 수행되는 것이 바람직하다.
볼 그리드 어레이 패키지의 전기적 특성 및 열 발산성은 캐비티 다운(cavity down) 볼 그리드 어레이 패키지라는 제조 비용이 매우 많이 드는 방법을 사용하면 어느정도 증가시킬 수 있다. 캐비티 다운 볼 그리드 어레이 패키지는 낮은 전기적 기생 임피던스를 가지도록 하는 공동(cavity)을 포함하는 다층 인쇄 회로 기판을 사용한다. 그러한 패키지는 전기적 특성을 100㎒ 정도까지 개선시킨다. 공동의 하부에 고체 금속의 작은 덩어리를 포함시키므로써 방열성을 25 watts 까지 증가시킨다. 캐비티 다운 볼 그리드 어레이 패키지 기술은 인쇄회로 핀 그리드 어레이(PCPGA) 기술과 매우 유사하며, 볼 그리드 어레이 패키지에서는 PCPGA 패키지의 핀이 납 볼로 대체된 것만 다르다. 볼 그리드 어레이 패키지의 주요 단점은 비용이 많이 든다는 것이다.
캐비티 업 및 캐비티 다운 볼 그리드 어레이 패키지 모두는 기판에 다이를 전기적으로 연결시키기 위해 와이어 접합을 사용한다. 와이어 접합은 집적회로 상에 얼마나 미세한 패드 피치가 가능한가를 결정짓는 한편, 다이가 패드에 의해 제한될 때 집적회로의 다이 크기를 증가시킨다. 패드에 의해 제한된 집적회로에서는 집적회로 밀도가 종종 증가되고, 통상적인 다이 크기는 10×10㎜에 이른다. 다이 크기가 커지면 제조 비용이 많이 들어, 이것은 와이어 접합의 피치를 감소시키는 것에 의해서만 방지될 수 있다. 현재의 와이어 접합 피치는 100micron 정도에서 그 한계에 이르렀다.
본 발명에 따르면, 탭 테이프(TAB tape)와, 보강재(stiffener) 구조물과, 탭 테이프의 도전성 트레이스를 통해 연결된 반도체 다이의 외부 연결을 위한 납 볼을 구비한 집적회로 패키지가 제공된다.
바람직한 실시예에서, 탭 테이프는 반도체 다이를 수용하기 위한 구멍을 각각 가진 상부 및 하부 유전체 층을 가진다. 거기에 더해서, 하부 유전체 층은 탭 테이프내의 도전성 패드의 어레이와 부합되는 구멍의 어레이가 제공되어 납 볼이 도전성 패드에 부착될 수 있도록 한다. 반도체 다이는 내부 리드 접합 또는 와이어 접합에 의해 탭 테이프에 접합될 수 있다.
본 발명의 보강재는 또한 열 발산기로서 사용될 수 있다. 통상적으로, 보강재는 반도체 다이를 수용하기 위해 공동을 가진다. 이 공동은 반도체 다이를 수용하기 위해 탭 테이프내의 구멍에 정렬된다.
반도체 다이는 바람직하게는 탭 테이프에서 상부 및 하부 유전체 박막을 서로 고정시키기 위해 사용된 접착제와 열전도성의 접착제에 의해 공동의 뒤쪽 벽의 표면에 부착된다.
각각의 납 볼은 도전성 패드에 납 볼이 부착될 수 있도록 탭 테이프의 하부 유전층의 구멍의 크기와 대략 일치한다. 도전성 패드의 어레이내의 선택된 위치에는, 도전성 패드 및 제1 유전체 층 양쪽 모두에 구멍이 제공되어 이 위치의 납 볼이 보강재의 표면에 또한 부착되도록 하고, 그 결과 접지 연결이 생성된다. 이러한 접지 연결은 조절가능하고 예측 가능한 낮은 전기적 기생 임피던스의 접지 통로를 제공하고, 패키지의 특성을 100㎒ 이상으로 증가시킨다.
본 발명의 다른 측면에 따르면, 집적회로 패키지를 제조하기 위한 조립 공정이 제공된다. 한 실시예에서, 제1단계로 탭 테이프상의 도전성 트레이스가 대응하는 반도체 다이의 도전성 패드에 내부 리드 접합을 이용하여 접착된다. 다음으로, 반도체 다이가 열 발산기의 공동의 뒤쪽 벽에 열 전도성 접착제에 의해 부착된다. 동시에, 탭 테이프가 탭 테이프의 유전체 층을 서로 고정시키는 접착제와 유사한 접착제를 사용하여 열 발산기에 부착된다. 열 전도성 접착제와 탭 접착제 모두가 반도체 다이를 감싸기 위한 둘러싸기 물질을 채워 넣는 단계와 내부 리드 접합 단계가 행해지기 전에 경화된다. 납 플럭스(solder flux)가 납 볼에 가해지고, 다음으로 납 볼이 탭 테이프의 도전성 패드에 부착된다. 납 볼은 열에 의한 재 흐름(reflowing)에 의해 고정된다. 그 후에, 도전성 패드에 남은 과잉 플럭스는 세정제에 의해 제거되고, 다음으로 집적회로 패키지가 베이크 건조된다.
본 발명의 또다른 측면에 따르면, 집적회로 패키지를 제고하기 위한 제2 조립 공정이 제공된다. 이 공정에서, 반도체 다이 및 탭 테이프가 와이어 접합 단계에 의해 반도체 다이의 도전성 패드가 탭 테이프의 도전성 트레이스에 연결되기 전에 보강재에 부착된다. 보강재를 반도체 다이상의 패드에 와이어 접합 하는 것에 의해 접지 연결이 제공된다.
본 발명의 탭 그리드 어레이는 종래의 볼 그리드 어레이 패키지가 당면한 문제점들을 해결한다. 탭 테이프의 미세 피치 수용 능력에 비해 본 발명의 볼 그리드 어레이 패키지에서는 모든 신호가 테이프의 같은 쪽에 있는 납볼로 통행되도록 하여, 그 결과 트레이스가 짧아지고 작은 전기적 기생 임피던스가 얻어진다.
본 발명에서, 외이어 접합 대신 탭 내부 리드 접합이 사용되면, 패드 피치는 50micron 까지 감소될 수 있고, 그 결과 충분히 다이 크기를 감소시킬 수 있고 비용을 절감할 수 있다. 반도체 다이를 열 발산기에 직접 부착시킴에 의해, 열적 특성이 25watt/device 이상으로 매우 증가된다.
탭 그리드 어레이 패키지에 있어서 수분에 대한 민감성은 탭의 흡습성이 상대적으로 작기 때문에, 인쇄 회로 기판을 사용하는 종래 기술에 비해 매우 작아졌다. 또한, 탭 그리드 어레이 패키지의 탭 테이프가 볼 그리드 어레이 패키지의 인쇄 회로 기판보다 얇기 때문에 탭 그리드 어레이 패키지는 그 두께가 종래의 볼 그리드 어레이 패키지에 비해 얇아졌다. 종합하면, 본 발명의 탭 그리드 어레이 패키지에서는 볼 그리드 어레이 패키지에 비해 더 적은 숫자의 연결부가 집적회로와 기판 사이의 신호를 연결하기 위해 사용되기 때문에 더 신뢰할만 하다.
본 발명은 다이로부터 외부 인쇄 회로 기판을 연결하는 연결부를 만들기 위한 방법 및 장치를 포함한다. 탭 그리드 어레이 패키지는 종래 기술의 탭 및 볼 그리드 어레이 패키지의 단점을 해결하는 고성능, 고신뢰도의 면적 어레이 패키지이다.
본 발명의 청구범위의 내용 및 여러 실시예의 목적은 다음의 바람직한 실시예에 대한 상세한 설명과 첨부된 도면에 의해 설명될 것이다.
제1a도는 본 발명의 한 실시예에 따른 탭 그리드 어레이의 단면을 나타낸 것이다. 제1a도에 나타낸 바와 같이, 50micron 또는 그 이상의 피치의 밀집된 간격으로 떨어진 접촉접(102)을 가진 반도체 다이(101)가 금속제의 열발산기(106)의 공동(125)내에서 감싸진 상태로 있다. 공동(125)은 종래 기술에서의 에폭시 수지와 같은 둘러싸기 물질(104)로 감싸져 있다. 반도체 다이(101)는 열 전도성 에폭시(105)의 얇은 층에 의해 열 발산기(106)에 부착된다. 접촉점(102)은 신호 트레이스와 두 개의 유전체 층(109) 및 (110)사이에 고정된 패드(도전체) 층(103a)을 구비한 탭 테이프(103)에 내부 리드 접합 기술에 의해 도전되도록 접합된다. 유전체 층(109)은 접착제(108)의 얇은 층에 의해 열 발산기(106)에 부착된다. 열 발산기(106)는 또한 탭 테이프(103)를 위한 지지를 제공하고, 그 결과 탭 테이프(103)를 보강하기 위한 물질로서의 역할을 한다.
탭 그리드 어레이 패키지(100)는 집적회로를 외부 인쇄 회로 기판(150)(도시하지 않음) 상의 금속 트레이스에 전기적으로 연결하기 위해 납 볼(예를 들면 111 및 112)을 사용한다. 유전체 층(110)의 구멍에 의해 탭 테이프(103)의 층(103a)상의 금속 트레이스와 외부 인쇄 회로 기판(150) 상의 금속 트레이스 사이에 전기적 연결이 허용된다. 한 예로서, 외부 인쇄 회로 기판(150)(도시하지 않음) 및 탭 테이프(103)내의 도전성 패드 사이가 유전체 층(110)내의 구멍을 통해 연결되도록 납 볼(112)이 사용된다. 다른 예로는, 구멍(114)이 납 볼(113)을 통해 외부 인쇄 회로 기판(150) 및 열 발산기(106) 사이에 접지 연결을 제공하기 위해 유전체 층(109) 및 (110) 양쪽을 통해 열려 있다.
제1b도는 탭 테이프(103)의 부분 절단도이다. 이 실시예에서, 하나의 탭 테이프(103)는 30micron 두께의 도전체 층(103a)과 그 양쪽면 위에 각각 50micron 두께의 유전체 층 (109) 및 (110)을 포함한다. 제1b도의 부분 절단도는 도전체 층(103a)을 노출시키기위해 한 구석의 유전체 층(109)이 제거된 상태로 나타낸 탭 테이프(103)의 평면도이다. 도전체 층(103a)은 중심 장치 구멍 영역으로부터 방사상으로 발산되는 도전성 패드 어레이(121)에 연결되기 위한 다수의 도전성 트레이스(119)를 가진다. 이 실시예에서, 패드 어레이(121)의 피치는, 반도체 다이에 요구되는 핀 개수에 따라, 600∼1500micron 사이 범위가 될 수 있고, 각 패드의 직경은 100∼750micron 사이의 범위가 될 수 있다. 패드 어레이(121)중의 대부분의 패드, 예를 들면 패드(117)는 막혀 있고, 신호 연결을 위해 사용된다. 다른 패드, 예를 들면 패드(114)는 중심에 구멍을 가지고 접지 연결을 위해 사용된다.
탭 그리드 어레이 패키지(100)를 조립하기 위한 공정을 제3a도 내지 제3d도에 나타냈다. 단계301에서는 연결되지 않고 서있는 테이프 트레이스, 즉 트레이스(119)에 다이상의 패드가 종래 기술의 열음파(thermosonic) 또는 열 압축(thermocompression) 탭 내부 리드 접합 기술을 통해 접합된다. 그러한 기술은 관련 산업계에서 잘 알려져 있고, 반도체 다이와 탭 테이프 양쪽 모두에 돌기(bump)가 발생하지 않는 열 음파 접합을 사용하는 돌기없는(bumpless) 내부 리드 접합이라는 명칭으로 1989년 1월 27일에 자코비(Jacobi)에게 특허된 미합중국 특허 제4,842,662호에 기술된 방법을 포함한다.
도전체 트레이스(119)를 수반하는 유전체 층(109)은 패드 어레이(121) 내의 접지 패드의 위치만을 제외하고는 모두 막혀 있다. 접지 패드에서 유전체 층(109)은 접지 패드와 같은 크기의 구멍을 제공한다. 그런 구멍의 일례는 제1b도의 구멍(116)이다. 유전체 층(110)은 도전체 층(103a)의 패드 어레이(121)내의 패드에 부합되는 구멍의 어레이를 가진다. 유전체 층(109) 및 (110)은 제1a도의 중심 디바이스 구멍 영역(120)에 나타낸 것과 같이 각각의 내부 구멍을 가진다. 내부 구멍은 반도체 다이를 수용하지만, 내부 리드 또는 트레이스(119)의 약간 길이를 지지되지 않은채로 접합을 위해 남겨둔다.
제1c도는 제1a도의 탭 그리드 어레이 패키지(100)의 부분 절단도이다. 이 부분 절단도는 열 발산기(106)의 공동(125)을 도시하기 위한 목적으로 내부를 노출시킨 것이다. 열 발산기(106)는 구리와 같은 열전도성 물질로 만들어져서 반도체 다이내의 열을 쉽게 발산시킬 수 있도록 한다. 열 발산기(106)의 재료로 다른 적합한 물질도 사용될 수 있다. 다른 적합한 물질로는 구리/텅스텐/구리 및 구리/몰리브데늄/구리 복합층, 베릴륨 산화물 또는 금속화된 알루미늄 질화물을 포함한다. 알루미늄 질화물은 크롬/금, 티타늄/금, 니켈/금의 박막과 함께 금속화될 수 있다. 각각의 이런 물질은 열 전도도가 좋고, 규소에 필적하는 열팽창 계수(thermal coeficient of expansion)를 가진다. 열 발산기(106)의 열팽창 계수를 규소의 것과 거의 일치되도록 하는 것에 의해, 큰 다이(즉, 10㎜×10㎜ 보다 넓은 다이)에서 발생되기 쉬운 응력에 의한 다이 균열이 최소화 된다. 작은 반도체 다이의 경우에는, 열 발산기(106)가 규소의 열팽창 계수와는 차이가 나는 열팽창 계수를 가지는 물질(예를 들면, 알루미늄)로 만들어질 수 있다.
제1a도 및 제1c도에 나타낸 바와 같이, 열 발산기(106)는 반도체 다이(101)를 둘러 싸는 공동(125)을 가진다. 이 실시예에서는, 열 발산기(106)의 아래쪽을 향한 면(즉, 공동(125)이 만들어진 쪽)이 금(gold)과 같이 납이 잘 부착되는 금속의 박막으로 도금 되어 있다. 이런 얇은 금속 코팅은 접지용 납 볼이 재흐름 단계 후에 기계적 및 전기적으로 열발산기(106)에 부착되도록 한다.
단계 302 (제3b도)에서, 반도체 다이의 뒷면은 열전도성 접착제 박막(105)을 통해 공동(125)의 뒤쪽 벽에 부착된다. 이 열전도성 접착제 박막(105)은 반도체 다이(101)로부터 열 발산기(106)로 열이 전도에 의해 전달되도록 한다.
탭 테이프(103)는 전자 제품의 패키지에 적용되는 종래의 주변 환경 응력 시험을 견뎌낼 수 있는 접착제를 사용하여 열 발산기(106)의 하부 표면에 부착된다. 일반적으로, 그런 접착제는 도전체 층(103a) 및 탭 테이프(103)자신의 유전체 층(109) 및 (110)를 접합하는데 사용되는 것과 유사하다.
탭 테이프(103)의 다이 구멍(120)은 열 발산기(106)의 하부 표면 위에 고정된 유전체 층(109)과 함께 공동(125)에 정렬된다. 이 실시예에서, 반도체 다이(101)를 부착시키기 위한 공정 단계와 탭 테이프를 열 발산기(106)에 부착시키기 위한 단계는 단계 302에서 순차적으로 수행되고 경화된다. 재흐름 공정이 끝난 후에는 납 볼이 소정의 높이를 유지할 수 있도록 예를 들면 제1c도의 기둥(128)과 같은 4개의 부가적 기둥이 열 발산기(106)의 구석에 제공된다(이하 참조).
내부 리드 접합, 반도체 다이(101)의 앞쪽 및 열 발산기(125)의 나머지 공간은 단계 303에서 둘러싸기 물질(104)로 채워넣어져 있다. 둘러싸기 물질(104)은 반도체 다이를 감싸기 위해 주사기와 같은 것으로 채워 넣어진다. 내부 리드 사이의 구멍은 둘러싸기 물질이 다이 공간(125)을 빈공간 없이 완전히 채워 넣을 수 있도록 한다. 그러므로, 둘러싸기 물질(104)은 내부 리드 접합 및 반도체 다이(101) 모두를 기계적인 손상 및 환경적인 손상으로부터 보호한다. 본 실시예에서는 둘러싸기 물질이 온도가 3단계로 상승되면서 150℃에서 3시간 동안 경화된다.
본 실시예에서, 단계 304에서는 납 볼이 유전체 층(110)의 구멍에 의해 노출된 패드 어레이(121)의 패드 상에 부착된다. 납 볼을 탭 그리드 어레이 패키지(100)상에 부착시키기 위해서, 우선 플럭스가 납 볼 위에 놓인다. 다음으로, 적절한 집고 놓기(pick-and-place) 장치를 사용하여 납 볼이 놓여진다. 이어서, 놓여진 납 볼이 종래 기술의 적외선 또는 고온 공기 재흐름 장치와 공정에 의해 200℃ 이상의 온도로 가열되어 제자리에서 재흐름 된다. 과잉의 플럭스는 적절한 세정제, 예를 들면 수성 세제와 같은 것에 의해 탭 그리드 어레이 패키지(100)를 세정하므로써 제거된다. 이런 공정하에서, 유전체 층(109)의 구멍을 포함하는 패드 어레이(125)의 패드상에 놓여진 납 볼은 열 발산기(106) 상에서 재흐름 되고, 그 결과 납 볼과 열 발산기(106) 사이의 접지 연결이 직접 이루어진다.
한편, 패드 어레이(121)의 막혀 있는 패드 상에 놓여진 납 볼은 디바이스 패드에만 연결되고 납 볼과 탭 테이프의 트레이스(119) 사이에 신호 및 전력의 연결을 제공한다. 내부 리드 접합은 반도체 다이의 대응하는 패드에 연결을 제공한다.탭 그리드 어레이 패키지(100)는 적어도 1시간 동안 120℃에서 베이크 건조 된다.
그 후에, 탭 그리드 어레이 패키지(200)는 적절한 종래 기술의 표면 실장 공정 및 설비를 사용하여 외부 인쇄 회로 기판에 조립된다. 그러한 종래 기술의 표면 실장 공정에서는 인쇄 회로 기판에 연결 패드 상에 납페이스트(paste)를 분산하고, 탭 그리드 어레이 패키지(100) 사의 납 볼을 인쇄 회로 기판의 연결 패드 상에 정렬하고, 인쇄 회로 기판과 요구되는 기계적인 전기적 접합을 이루도록 납 볼을 재흐름 시킨다.
본 실시예는 종래 기술의 볼 그리드 어레이 패키지에 비해 큰 장점을 가진다. 예를 들면, 본 실시예는 100㎒ 또는 그 이상의 주파수 특성을 제공할 수 있는 단일 금속 탭 테이프(103)를 사용한다. 게다가, 단일 금속 테이프(103) 및 도전성 열 발산기(106)는 조절된 임피던스를 가지는 신호 통로를 형성하여 상쇄되지 않은 트레이스 인덕턴스를 최소화 한다. 그러한 특성은 2개의 금속을 이용한 테이프를 사용할 때와 같이 비교적 비용이 많이드는 방법으로만 얻을 수 있는 것이었다. 탭 테이프(103)가 반도체 다이(101)에 연결될 수 있고 인쇄 회로 기판이 탭 테이프(103)의 같은 면에 연결될 수 있기 때문에, 그 결과 짧은 트레이스가 얻어진다. 더 나아가서, 종래 기술의 볼 그리드 어레이 패키지에서 요구되는 것과 같이, 기판의 뒷면으로부터 앞면으로의 트레이스 고리도 또한 방지된다. 같은 면에 연결된다는 점과 트레이스가 짧아진다는 점에 의해 종래 기술의 볼 그리드 어레이 패키지에 비해 인덕턴스를 훨씬 작게할 수 있다.
본 실시예에서는 탭 내부 접합을 이용하여 와이어 본딩에 의해 얻어지는 것보다 더 작은 피치를 얻을 수 있고, 따라서 패드에 의해 제한되는 집적회로가 더 작은 다이 크기로 설계될 수 있도록 한다. 다이 크기가 작아지면 생산비가 절감된다. 더 나아가서, 본 발명의 탭 그리드 어레이 패키지에서는 반도체 다이와 외부 인쇄 회로 기판 사이의 전기적 연결이 종래의 볼 그리드 어레이 패키지에서 4개의 연결이 요구되는 것과 달리 단지 2개의 연결만을 사용해서 이루어진다. 연결의 수가 적어진다는 것은 조립수율과 패키지의 신뢰도를 증가시킨다는 것이다. 더욱이 탭 그리드 어레이 패키지의 탭 테이프는 종래의 볼 그리드 어레이 패키지에서보다 훨씬 적게 수분을 흡수하고, 따라서 인쇄 회로 기판을 바탕으로 하는 볼 그리드 어레이 패키지에서 흔히 발생되는 팝콘(popcorn) 손상이 잘 발생되지 않는 신뢰도 높은 패키지를 얻게 된다.
본 발명의 탭 그리드 어레이 패키지의 열 발산 능력은 볼 그리드 어레이의 것보다 훨씬 크다. 이러한 탭 그리드 어레이 패키지는 방열기를 사용하지 않더라도 반도체 다이가 10watt를 넘는 전력을 사용할 수 있도록 한다. 본 발명의 탭 그리드 어레이 패키지에 방열기를 사용할 경우에는 강제 송풍하는 조건에서 25watt를 초과하는 전력을 사용할 수 있다. 이런 열 발산 능력은 0.4℃/watt 보다 작은 접합점으로부터 케이스로의(junction-to-case) 열 임피던스(thermal impedance)을 나타내고, 이것은 반도체 다이가 열 전도성 접착제에 의해 직접 열 발산기에 부착된 결과이다.
다른 실시예의 탭 그리드 어레이 패키지(200)가 제2a도 및 제2b도에 나타나 있다.
제2a도는 탭 그리드 어레이 패키지(200)의 단면도이고, 제2b도는 일부를 절단한 탭 그리드 어레이 패키지(200) 내의 탭 테이프(203)의 평면도이다. 탭 그리드 어레이 패키지(200)는 제1도의 탭 그리드 어레이 패키지(100)와 다음에 설명할 점을 제외하고는 거의 동일하다. 탭 그리드 어레이 패키지(100) 및 (200)의 연관성에 따라 거의 동일한 형태를 가지는 것에 대해서는 동일한 부호를 사용한다.
탭 그리드 어레이 패키지(200)에서, 패드 어레이(121) 상의 패드는 탭 내부리드 접속 기술보다는 와이어 접합 기술을 사용하여 탭 테이프(203) 상의 트레이스에 연결된다. 와이어 접합 (210a) 및 (210b)가 다음에 설명된다. 이 제2실시예에서, 반도체 다이(101)가 놓여질 탭 테이프 구멍(220)(제2b도)은 열 발산기(106) 내의 다이 공동(125)보다 약간 크고, 따라서 열발산기(106)의 공동(125)을 둘러싸는 좁은 둘레를 노출시킨다. 내부 리드 접합 대신에, 공동(125)을 둘러싸는 열 발산기(106)의 테두리에 접합된 와이어 접합(210b)에 의해 직접 반도체 다이(101)로부터 열 발산기(106)으로 연결되는 접지 연결을 제공하기 위해 와이어 접합이 사용된다.
제2b도에 나타낸 바와 같이, 트레이스(119)의 내부리드는 유전체 층(109)에 의해 완전히 지지된다. 다이 구멍(120) 주변에 있는 내부 리드가 유전체 층(109)에 의해 보호받지 못하는 탭 그리드 어레이 패키지(100)의 탭 테이프(103)와는 달리, 탭 그리드 어레이 패키지(200)의 유전체 층(109)은 바로 다이 구멍(220) 위에서 트레이스(119)를 보호하고, 그 결과 와이어 접합을 위해 필요한 지지를 이룰 수 있도록 금속 트레이스(119) 기계적 지지를 제공한다.
제3b도는 탭 그리드 어레이 패키지(200)의 조립 공정을 나타낸 것이다. 제3b도에 나타낸 것과 달리, 단계 351에서, 상기 제3a도의 조립 공정에 대해 설명한 바와 같이, 탭 테이프(203)는 접착제 막(124)을 이용하여 열 발산기(106)에 부착된다.
단계 352에서, 접착제 막(124)이 경화된 후에, 반도체 다이(101)는 상기한 바와 같은 열 전도성 에폭시(105)를 이용하여 공동(125)에 부착된다.
단계 353에서, 열 전도성 에폭시(105)가 경화된 후에 반도체 다이(101) 상의 패드는 탭 테이프(203) 상의 트레이스(119)에 와이어 접합된다. 이 단계에서 또한, 반도체 다이(101) 상의 접지 패드도 탭 테이프(203)의 다이 구멍(220)의 주변에서 열 발산기(106)에 와이어 접합된다.
단계 354에서, 둘러싸기 물질은 공동(125)에 채워지고 반도체 다이(101) 및 와이어 접합을 둘러싸는 둘러싸기 물질(104)을 형성하도록 주사기등의 것으로 넣어진다. 탭 그리드 어레이 패키지(200)의 둘러싸기 물질(104)은 탭 그리드 어레이 패키지(100)의 둘러싸기 물질에 상응되는 방법으로 경화된다.
납 볼의 부착은 단계 355에서 이루어진다. 단계 355는 제3a도에 나타낸 탭 그리드 어레이 패키지(100)의 조립 공정의 단계 304와 거의 유사하다.
탭 그리드 어레이 패키지 (100) 및 (200) 사이의 특성의 차이는 탭 그리드 어레이 패키지(200)에서의 와이어 접합으로부터 기인한다. 탭 그리드 어레이 패키지(200)의 와이어 접합에서는 탭 그리드 어레이 패키지(100)의 탭 내부리드 접합에서 이루어진 미세 피치를 성취할 수 없다. 결과적으로, 패드에 의해 제한되는 와이어 접합을 사용하는 반도체 다이는 크기가 더 크고 더 생산비용이 더 많이 드는 경향이 있다. 또한, 와이어 접합의 상쇄되지 않은 임피던스가 상응하는 탭 내부리드 접합에서보다 크기 때문에, 탭 그리드 어레이 패키지(200)의 고역 주파수 특성은 대응하는 탭 그리드 어레이 패키지(100)의 주파수 특성보다 낮다.
상기한 상세한 설명은 본 발명의 특정한 실시예를 설명하고자한 것이며, 본 발명을 한정하려는 것은 아니다. 본 발명의 범주내에서 다양한 변형과 변경이 이루어질 수 있다. 본 발명의 특허 청구 범위를 다음에 기술한다.

Claims (23)

  1. 반도체 다이를 수용하기 위한 구멍을 각각 포함하는 제1 및 제2 유전체 층과, 상기 제1 및 제2 유전체 층 사이에 있는 도전체 층을 구비한 탭 테이프와; 상기 반도체 다이를 수용하기 위한 공동을 가지는 보강재와; 상기 보강재에 상기 탭 테이프를 부착시키기 위한 제1 접착제 층과; 상기 제2 유전체 층의 상기 구멍의 크기에 각각 거의 일치하는 크기를 가지는 다수의 납 볼을 구비하여, 상기 제2 유전체 층이 구멍의 어레이를 가지며, 상기 도전체 층이 상기 제1 및 제2 유전체 층의 상기 구멍으로부터 도전성 패드의 어레이로 퍼지는 도전성 트레이스를 포함하며, 상기 도전성 패드의 어레이가 상기 제2 유전체 층의 상기 구멍의 어레이와 정렬되며, 상기 공동이 상기 제1 및 제2 유전체 층의 상기 반도체 다이를 수용하기 위한 상기 구멍에 각각 정렬되며, 상기 제1 접착제 층이 상기 제1 유전체 층의 표면을 상기 보강재에 부착시키며, 상기 납 볼이 상기 유전체 층의 상기 구멍을 통해 상기 도전성 패드에 부착되는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  2. 제1항에 있어서, 상기 도전성 트레이스가 상기 공동 내부로 돌출한 연결되지 않고서 있는 단부를 가지며, 상기 반도체 다이가 다수의 연결 패드를 가지며, 상기 연결 패드가 탭 내부 리드 접합을 이용하여 상기 도전성 트레이스의 연결되지 않고 서있는 단부에 연결되며, 상기 보강재의 공동을 채우고 상기 반도체 다이 및 탭 내부 접합 연결을 둘러싸는 둘러싸기 물질을 더 구비하는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  3. 제1항에 있어서, 상기 반도체 다이가 다수의 연결 패드를 가지며, 상기 연결 패드가 와이어 접합 연결을 이용하여 상기 도전체 층의 상기 도전성 트레이스에 연결되며, 상기 보강재의 공동을 채우고 상기 반도체 다이 및 상기 와이어 접합 연결을 둘러싸는 둘러싸기 물질을 더 구비하는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  4. 제1항에 있어서, 상기 반도체 다이를 상기 보강재에 부착시키기 위한 제2 접착제 층을 더 구비하는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  5. 제4항에 있어서, 상기 보강재가 열전도성 물질로 구성되며, 상기 제2 접착제 층이 열전도성 에폭시로 구성된 것을 특징으로 하는 반도체 다이를 위한 패키지.
  6. 제1항에 있어서, 상기 보강재가 실리콘의 열팽창계수와 거의 일치되는 열팽창계수를 가지는 물질로 구성된 것을 특징으로 하는 반도체 다이를 위한 패키지.
  7. 제1항에 있어서, 상기 보강재가 (ⅰ)구리, (ⅱ)구리/몰리브데늄/구리 적층물, (ⅲ)구리/텅스텐/구리 적층물, (ⅳ)베릴륨 산화물 및 (ⅴ)금속화된 알루미늄 질화물으로 이루어지는 그룹으로부터 선택된 물질로 구성되는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  8. 제7항에 있어서, 상기 금속화된 알루미늄 질화물이 니켈/금, 크롬/금 및 티타늄/금으로 이루어지는 그룹으로부터 선택된 박막을 포함하는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  9. 제1항에 있어서, 상기 납 볼이 상기 제1 유전체 층의 상기 구멍 및 상기 제2 유전체 층의 상기 구멍을 통해 상기 보강재에 이르는 도전성 통로를 형성할 수 있도록, 상기 보강재가 도전성 표면을 가지며, 상기 제1 유전체 층이 상기 제2 유전체 층의 상기 구멍중에서 선택된 한 구멍 및 상기 도전성 패드의 상기 어레이의 대응하는 패드에 정렬된 구멍을 가지며, 상기 대응하는 패드가 상기 제1 유전체 층의 상기 구멍과 상기 제2 유전체 층의 상기 구멍을 연결하는 구멍을 가지는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  10. 제1항에 있어서, 상기 보강재가 납이 잘 부착되는 금속으로 도금된 도전성 표면을 가지는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  11. 제10항에 있어서, 상기 금속이 은 및 금속으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  12. 제1항에 있어서, 상기 제1 접착제 층 및 상기 제1 유전체 층의 두께가 상기 도전성 트레이스 및 상기 보강재가 조절된 임피던스의 전기적 통로를 형성하도록 하는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  13. 제1항에 있어서, 상기 제2 유전체 층의 상기 구멍의 상기 크기가 재흐름 단계 후에도 소정의 직경을 유지하도록 선택되는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  14. 제1항에 있어서, 와이어 접합이 상기 반도체 다이 및 상기 보강재 사이에 접지 연결을 제공할 수 있도록, 상기 반도체 다이를 수용하기 위한 상기 구멍이 상기 보강재의 상기 공동의 상기 구멍보다 약간 큰 것을 특징으로 하는 반도체 다이를 위한 패키지.
  15. 제1항에 있어서, 상기 제1 유전체 층이 상기 도전성 트레이스를 완전히 지지하는 내부 및 외부 모서리를 가지는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  16. 제1항에 있어서, 상기 제2 유전체 층이 상기 도전성 트레이스 각각의 짧은 길이를 노출시키는 내부 모서리를 가지는 것을 특징으로 하는 반도체 다이를 위한 패키지.
  17. 내부리드 접합을 이용하여 제1 및 제2 유전체 층 사이에 놓인 탭 테이프 상의 도전성 트레이스를 대응하는 반도체 다이의 도전성 패드에 접합시키는 단계와; 열전도성 접착제를 이용하여 상기 반도체 다이를 열 발산기 내의 공동의 뒤쪽 벽에 부착시키는 단계와; 탭 접착제를 이용하여 상기 탭 테이프를 상기 열 발산기에 부착시키는 단계와; 상기 열전도성 접착제 및 상기 탭 접착제를 경화시키는 단계와; 상기 공동을 채워 넣고 상기 반도체 다이 및 내부리드 접합을 둘러싸는 것에 의해 상기 반도체 다이 및 상기 내부리드 접합을 둘러싸는 단계와; 상기 둘러싸는 단계에 사용된 둘러싸기 물질을 경화시키는 단계와; 한 개 또는 그이상의 납 볼 위에 납 플럭스를 가하는 단계와; 납 볼을 상기 탭 테이프의 도전성 패드에 부착시키는 단계와; 상기 납 볼에 열을 가해 재흐름시키는 단계와; 적절한 세정제를 이용하여 상기 도전성 패드로부터 과잉의 플럭스를 세정하는 단계와; 상기 집적회로 패키지를 가열 건조시키는 단계를 구비하는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  18. 제 17항에 있어서, 상기 접합 단계가 종래 기술의 열 음파(thermosonic) 접합을 이용하는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  19. 제 17항에 있어서, 상기 접합 단계가 돌기 없는 내부리드 접합을 이용하는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  20. 제 17항에 있어서, 상기 둘러싸는 단계가 주사기에 의해 넣어지는 둘러싸기 물질을 이용하여 행해지는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  21. 탭 접착제를 이용하여 탭 테이프를 반도체 다이를 수용하기 위한 공동을 가지는 열 발산기에 부착시키는 단계와; 열전도성 접착제를 이용하여 반도체 다이를 상기 열 발산기 내의 상기 공동의 뒤쪽 벽에 부착시키는 단계와; 상기 열전도성 접착제 및 상기 탭 접착제를 경화시키는 단계와; 와이어 접합을 이용하여 상기 열 발신기와, 탭 테이프 상의 제1 및 제2 유전체 층 사이에 놓인 도전성 트레이스를 대응하는 반도체 다이의 도전성 패드에 접합시키는 단계와; 상기 공동을 채워 넣고 상기 반도체 다이 및 상기 내부 리드 접합을 둘러싸는 것에 의해 상기 다이 및 상기 내부리드 접합을 둘러싸는 단계와; 상기 둘러싸는 단계에 사용된 둘러싸기 물질을 경화시키는 단계와; 한 개 또는 그 이상의 납 볼 위에 납 플럭스를 가하는 단계와; 납 볼을 상기 탭 테이프의 도전성 패드에 부착시키는 단계와; 상기 납 볼에 열을 가해 재흐름시키는 단계와; 적절한 세정제를 이용하여 상기 도전성 패드로부터 과잉의 플럭스를 세정하는 단계와; 상기 집적회로 패키지를 가열 건조시키는 단계를 구비하는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  22. 제21항에 있어서, 상기 둘러싸는 단계가 주사기에 의해 넣어지는 둘러싸기 물질을 이용하여 행해지는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
  23. 제22항에 있어서, 상기 둘러싸는 단계에 사용된 둘러싸기 물질이 3시간 동안 온도가 3단계로 상승되는 조건으로 경화되는 것을 특징으로 하는 집적회로 패키지를 제조하기 위한 조립 방법.
KR1019950000128A 1995-01-06 1995-01-06 탭 그리드 어레이 KR0150392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000128A KR0150392B1 (ko) 1995-01-06 1995-01-06 탭 그리드 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000128A KR0150392B1 (ko) 1995-01-06 1995-01-06 탭 그리드 어레이

Publications (2)

Publication Number Publication Date
KR960030385A KR960030385A (ko) 1996-08-17
KR0150392B1 true KR0150392B1 (ko) 1998-10-01

Family

ID=19406426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000128A KR0150392B1 (ko) 1995-01-06 1995-01-06 탭 그리드 어레이

Country Status (1)

Country Link
KR (1) KR0150392B1 (ko)

Also Published As

Publication number Publication date
KR960030385A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
US5397921A (en) Tab grid array
US6084777A (en) Ball grid array package
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US6515356B1 (en) Semiconductor package and method for fabricating the same
JP3466785B2 (ja) 半導体素子およびその形成方法
US6313521B1 (en) Semiconductor device and method of manufacturing the same
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5208188A (en) Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
US5895967A (en) Ball grid array package having a deformable metal layer and method
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US5977626A (en) Thermally and electrically enhanced PBGA package
US6724071B2 (en) Molded plastic package with heat sink and enhanced electrical performance
US7268426B2 (en) High-frequency chip packages
EP1652234B1 (en) Ground arch for wirebonded ball grid arrays
US20080096312A1 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US20020031865A1 (en) Method for fabricating a dual-chip package and package formed
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
US5888849A (en) Method for fabricating an electronic package
US20020145207A1 (en) Method and structure for integrated circuit package
KR0150392B1 (ko) 탭 그리드 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020604

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee