JPH0480950A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0480950A
JPH0480950A JP2194076A JP19407690A JPH0480950A JP H0480950 A JPH0480950 A JP H0480950A JP 2194076 A JP2194076 A JP 2194076A JP 19407690 A JP19407690 A JP 19407690A JP H0480950 A JPH0480950 A JP H0480950A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
frequency noise
noise filter
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2194076A
Other languages
English (en)
Other versions
JP2530051B2 (ja
Inventor
Masashi Nagase
永瀬　政志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2194076A priority Critical patent/JP2530051B2/ja
Priority to US07/734,733 priority patent/US5220298A/en
Publication of JPH0480950A publication Critical patent/JPH0480950A/ja
Application granted granted Critical
Publication of JP2530051B2 publication Critical patent/JP2530051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、半導体集積回路装置に係り、特にパッケージ
（外囲器）内部で集積回路チップ外部に高周波ノイズフ
ィルタを具備した半導体集積回路装置に関する。
（従来の技術） 従来の大規模集積回路装置（ＬＳＩ）は、高周波回路を
内蔵した場合でも、パッケージ内部の半導体ペレット外
部には特別に高周波ノイズ防止手段が採用されていなか
った。このため、集積回路装置から高周波ノイズが放出
し、この高周波の輻射ノイズにより集積回路自体に誤動
作が生じたり、相互接続されている他の集積回路や別の
集積回路に誤動作を生じさせたりするという不具合があ
った。また、集積回路装置の輻射ノイズが大きい場合に
は、この集積回路を使用したシステム（例えばワードプ
ロセッサ、パーソナルコンピュータなど）が電磁気干渉
（Ｅｌｅｃｔｒｏ　Ｍａｇｎｅ口ＣＩｎｔｅｒｆ’ｅｒ
ｅｎｃｅ　；　Ｅ　Ｍ　Ｉ　）法規制で要求されるレベ
ルを満たさなくなるという不具合かあった。
（発明が解決しようとする課題） 上記したように従来の半導体集積回路装置は、高周波回
路を内蔵した場合に集積回路装置から高周波ノイズが放
出し、この高周波の輻射ノイズにより集積回路自体に誤
動作が生したり、相互接続されている他の集積回路や別
の集積回路に誤動作を生じさせたり、集積回路を使用し
たシステムがＥＭＩ法規制で要求されるレベルを満たさ
なくなる場合が生じるという問題がある。しかも、集積
回路装置の超高速化、大規模化は益々加速されており、
集積回路装置からの高周波の輻射ノイズおよび微弱な外
来ノイズにも高感度に反応し、集積回路装置の誤動作が
益々生じ易くなり、非常に重大な問題となっている。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、高周波回路を集積回路に内蔵した場合でも、
高周波の輻射ノイズを低減でき、この集積回路自体の誤
動作や相互接続されている他の集積回路の誤動作を防止
し得る半導体集積回路装置を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明は、高周波回路を内蔵した半導体集積回路装置に
おいて、パッケージ内部の集積回路チップ外部に高周波
ノイズフィルタを具備することを特徴とする。例えばパ
ッケージ内部のインナーリード群の全部あるいは一部に
高周波ノイズフィルタを設けたり、パッケージのインナ
ーリードを固定支持する部分を高周波ノイズフィルタに
より構成し、必要に応じて、パッケージ自体を導電材に
より形成し、または、絶縁材により形成してその表面を
導電材あるいは電磁波吸収材により覆うようにする。
（作　用） 高周波回路を集積回路に内蔵した場合でも、パッケージ
内部の集積回路チップ外部に高周波ノイズフィルタを具
備しているので、高周波の輻射ノイズを低減でき、この
集積回路自体の誤動作や相互接続されている他の集積回
路や別の集積回路の誤動作を防止することが可能になる
。これにより、この集積回路を使用したシステムがＥＭ
Ｉ法規制で要求されるレベルを満たすことが容易になる
。
（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。
第１図（ａ）は、本発明の第１実施例に係る高周波回路
を内蔵したＬＳＩを一部透視して示しており、第１図（
ｂ）は、パッケージ内部の一部を示している。ここで、
１はプラスチック・フラ・ソト・パッケージ、２・・・
はアウターリード、３・・・はインナーリード、４は高
周波回路が形成されている大規模集積回路チップ、５・
・・はチップ上のポンディングパッド、６・・・は上記
パッド５・・・とインナーリード３・・・とを電気的に
接続するボンディングワイヤ、７は上記インナーリード
３・・・群の例えば全部に対して設けられた高周波ノイ
ズフィルタであり、ここでは、例えば任意の本数のイン
ナーリ−ド毎に分割されて形成された高周波ノイズフィ
ルタ７を示している。
上記高周波ノイズフィルタ７は、高周波用の高磁性体、
例えば板状あるいは筒状のフェライトコアをインナーリ
ード３・・・が貫通するように構成されたものか用いら
れる。この場合、例えば上下に二分割された高磁性体を
インナーリード３・・・の上下から挟むように装着する
ことが可能である。これにより、第２図に示す等価回路
のように、インナーリード３・・・部に高周波チョーク
コイルが挿入されることになり、Ｖｃｃ電源端子、接地
電位（Ｖ　ｓｓ）端子、入力端子、出力端子、入／出力
端子用のインナーリード３・・・を通って出入りする高
周波ノイズを減衰させることが可能になる。
また、第３図に示すように、出力端子用のインナーリー
ド３・・・や入／出力端子用のインナーリード３・・・
から出力する出力波形とか入力端子用のインナーリード
３・・・や入／出力端子用のインナーリード３・・・か
ら入力する入力波形の立上り時間ｔｒや立下り時間ｔｆ
が短か過ぎると、近接した信号線へのクロストークノイ
ズによる誤動作を生じたり、複数本の出力端子用のイン
ナーリード３・・・に同時に出力波形が現われる時の接
地電位線の電位の揺れによる誤動作を生じるおそれがあ
る。そこで、これらの誤動作を防止するように例えば上
記立上り時間ｔｒや立下り時間ｔｆを調整するために、
前記高周波ノイズフィルタフの定数を最適化すればよい
。
上記第１実施例のＬＳＩによれば、高周波回路を内蔵し
た場合でも、パッケージ内部の集積回路チップ外部に高
周波ノイズフィルタ７を具備しているので、高周波の輻
射ノイズを低減でき、この集積回路自体の誤動作や相互
接続されている他の集積回路や別の集積回路の誤動作を
防止することが可能になる。これにより、この集積回路
を使用したシステムがＥＭＩ法規制で要求されるレベル
を満たすことが容易になる。
第４図は、本発明の第２実施例に係る高周波回路を内蔵
したＬＳＩを一部透視して示している。
ここで、４０はセラミック・フラット・パッケージの基
台部、４１はセラミック・フラット・パッケージの蓋部
、２・・・はアウターリード、３・・・はインナーリー
ド、４は高周波回路が形成されている集積回路チップ、
５・・・はチップ上のポンディングパッド、６・・・は
上記バッド５・・・とインナーリード３・・・とを電気
的に接続するボンディングワイヤ、７は上記インナーリ
ード３・・・群の例えば全部に対して設けられた高周波
ノイズフィルタであり、ここでは、例えば一体的に形成
された高周波ノイズフィルタ７を示している。
上記高周波ノイズフィルタ７は、例えば板状あるいは筒
状の高磁性体をインナーリード３・・・が貫通するよう
に構成されたものが用いられる。この場合、例えば上下
に二分割された高磁性体をインナーリード３・・・の上
下から挾むように装着することが可能である。
また、上記各実施例では、インナーリード３・・・群の
全部に対して高周波ノイズフィルタ７を設けたが、その
必要がない場合には、インナーリード３・・・群の一部
に対して高周波ノイズフィルタ７を設ければよい。例え
ば電源端子用のインナーリード３や接地端子用のインナ
ーリード３に対してのみ高周波ノイズフィルタ７を設け
てもよい。
なお、高周波ノイズフィルタ７は、高周波ノイズを減衰
させる作用を有するものであればよく、必要とされる効
果の度合いに応じて、どのような種類のもの（貫通型コ
ンデンサなども含む。）を使用しても構わない。また、
本発明は、パッケージ内部の集積回路チップ外部に高周
波ノイズフィルタ７を具備することを特徴とするもので
あり、様々な種類のパッケージに適用が可能である。
例えば、高周波ノイズが、インナーリード３・・・の経
路以外に、直接にパッケージを通過して放出される場合
には、これを防止するために、パッケージ自体を導電材
により形成したり（当然、内部素子やリードなどとは絶
縁する必要がある）、または、絶縁材によりパッケージ
を形成してその表面を導電材により覆ったり、その表面
に電磁波吸収材（例えばフェライトの粉体を用いたもの
）を貼ったり塗ったりして覆うようにし、高周波の輻射
ノイズを低減することが可能になる。また、このような
導電材パッケージ、または、絶縁材パッケージの導電材
表面あるいは電磁波吸収材を低インピーダンスのＶｅｃ
電源端子や接地端子に電気的に接続すれば、高周波ノイ
ズをさらに減衰させることが可能になる。
第５図（ａ）は、本発明の第３実施例として高周波回路
を内蔵したセラミックタイプのピングリッドアレイ（Ｐ
ＧＡ）型のＬＳＩを示しており、第５図（ｂ）は、ＬＳ
Ｉの裏面のリードピン５２・・・群の配列を示している
。この場合にも、第２実施例とほぼ同様に高周波ノイズ
フィルタ（図示せず）を設けることが可能である。ここ
で、５１はセラミック・パッケージであるが、このパッ
ケージ５１のインナーリード（図示せず）を固定支持す
る基台部分を例えば磁性体からなる高周波ノイズフィル
タにより構成するように変更してもよい。
第６図は、本発明の第４実施例として高周波回路を内蔵
した金属タイプのピングリッドアレイ型のＬＳＩを示し
ている。この場合にも、第２実施例とほぼ同様に高周波
ノイズフィルタ（図示せず）を設けることが可能である
。ここで、６１は金属パッケージの蓋部、６２・・・は
リードピン群であり、この金属パッケージのインナーリ
ード（図示せず）を固定支持する基台部分を例えば磁性
体からなる高周波ノイズフィルタにより構成するように
変更してもよい。
また、上記各実施例では、１本のアウターリード２に対
して１本のインナーリード３しか存在しない場合を想定
したが、本発明のさらに他の実施例に係るＬＳＩとして
、第７図あるいは第８図に示すように、１本のアウター
リード２から２本のインナーリード３・・・を分岐させ
る（実際には、プレス成型により１本のアウターリード
から２本のインナーリードを分岐させたり、アウターリ
ードと一体的に連なる１本のインナーリードに対して別
の１本のインナーリードを溶接したりする。）ように形
成した場合には、この２本のインナーリード３・・・の
うちの片方にのみ高周波ノイズフィルタ７を一体的（第
７図の場合）あるいは個別（第８図の場合）に設け、こ
の２本のインナーリード３・・・のうちの任意の一方に
ボンディング接続を行って高周波ノイズフィルタの経由
またはバイパスを選択するようにしてもよい。
［発明の効果］ 上述したように本発明の半導体集積回路装置によれば、
高周波回路を集積回路に内蔵した場合でも、高周波の輻
射ノイズを低減でき、この集積回路自体の誤動作や相互
接続されている他の集積回路や別の集積回路の誤動作を
防止することができる。これにより、この集積回路を使
用したシステムがＥＭＩ法規制で要求されるレベルを満
たすことが容易になる。また、集積回路装置からの高周
波の輻射ノイズおよび微弱な外来ノイズにも高感度に反
応して誤動作が益々生じ易くなっている超高速集積回路
装置を正常に動作させることができる。
【図面の簡単な説明】
第１図（ａ）は本発明の第１実施例に係るプラスチック
やフラット・パッケージ型の半導体集積回路装置を一部
透視して示す斜視図、第１図（ｂ）は第１図（ａ）中の
パッケージ内部の一部を示す斜視図、第２図は第１図中
の高周波ノイズフィルタの等価回路を示す回路図、第３
図は第１図中のインナーリードの出力波形および入力波
形の立上り時間および立下り時間を説明するために示す
図、第４図は本発明の第２実施例に係るセラミック・フ
ラット・パッケージ型の半導体集積回路装置を一部透視
して示す斜視図、第５図（ａ）は本発明の第３実施例に
係るセラミックタイプのピングリッドアレイ型の半導体
集積回路装置を示す斜視図、第５図（ｂ）は第５図（ａ
）の半導体集積回路装置の裏面のリード端子群の配列を
示す平面図、第６図は本発明の第４実施例に係る金属タ
イプのピングリッドアレイ型の半導体集積回路装置を示
す斜視図、第７図および第８図は本発明のさらに他の実
施例に係る半導体集積回路装置において１本のアウター
リードから２本のインナーリードを分岐させた場合の高
周波ノイズフィルタの装着状態を示す斜視図である。

Claims (8)

    【特許請求の範囲】
  1. （１）高周波回路を内蔵した半導体集積回路装置におい
    て、パッケージ内部の集積回路チップ外部に高周波ノイ
    ズフィルタを具備することを特徴とする半導体集積回路
    装置。
  2. （２）パッケージ内部のインナーリード部分に高周波ノ
    イズフィルタが設けられていることを特徴とする請求項
    １記載の半導体集積回路装置。
  3. （３）パッケージ内部のインナーリード群の全部に高周
    波ノイズフィルタが設けられており、このノイズフィル
    タは一体的に形成され、または、任意の本数のインナー
    リード毎に分割されて形成されていることを特徴とする
    請求項２記載の半導体集積回路装置。
  4. （４）パッケージ内部のインナーリード群の一部に高周
    波ノイズフィルタが設けられていることを特徴とする請
    求項２記載の半導体集積回路装置。
  5. （５）１本のアウターリードから２本のインナーリード
    が分岐し、この２本のインナーリードのうちの片方にの
    み高周波ノイズフィルタが設けられていることを特徴と
    する請求項４記載の半導体集積回路装置。
  6. （６）パッケージのインナーリードを固定支持する部分
    が高周波ノイズフィルタにより構成されていることを特
    徴とする請求項１記載の半導体集積回路装置。
  7. （７）パッケージ自体が導電材により形成され、または
    、絶縁材により形成されてその表面が導電材あるいは電
    磁波吸収材により覆われていることを特徴とする請求項
    １乃至６のいずれか１項記載の半導体集積回路装置。
  8. （８）前記パッケージの表面が低インピーダンスの電源
    電位端子に電気的に接続されていることを特徴とする請
    求項７項記載の半導体集積回路装置。
JP2194076A 1990-07-24 1990-07-24 半導体集積回路装置 Expired - Fee Related JP2530051B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2194076A JP2530051B2 (ja) 1990-07-24 1990-07-24 半導体集積回路装置
US07/734,733 US5220298A (en) 1990-07-24 1991-07-23 Integrated circuit having a built-in noise filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2194076A JP2530051B2 (ja) 1990-07-24 1990-07-24 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0480950A true JPH0480950A (ja) 1992-03-13
JP2530051B2 JP2530051B2 (ja) 1996-09-04

Family

ID=16318561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2194076A Expired - Fee Related JP2530051B2 (ja) 1990-07-24 1990-07-24 半導体集積回路装置

Country Status (2)

Country Link
US (1) US5220298A (ja)
JP (1) JP2530051B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031008A1 (en) * 1994-05-06 1995-11-16 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
US8807253B2 (en) 2009-12-07 2014-08-19 Ntn Corporation In-wheel motor drive device
JP2018119955A (ja) * 2012-03-20 2018-08-02 アレグロ・マイクロシステムズ・エルエルシー 一体的強磁性材料を有する磁場センサ集積回路
US11828819B2 (en) 2012-03-20 2023-11-28 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224644A (ja) * 1993-01-25 1994-08-12 Nec Corp 半導体装置
US5889370A (en) * 1996-03-22 1999-03-30 Fuji Photo Optical Co., Ltd. Structure for eliminating noise in light source device for electronic endoscope
US5812384A (en) * 1996-12-17 1998-09-22 General Electric Company Matrix filters for low-noise power distribution systems
US5917233A (en) * 1997-02-18 1999-06-29 The Whitaker Corporation Integrated circuit having a parasitic resonance filter
JP3404249B2 (ja) * 1997-03-26 2003-05-06 三菱電機株式会社 磁気センサ
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
JP3654136B2 (ja) * 2000-05-17 2005-06-02 日本電気株式会社 擬似大地化の方法及び装置
US6642811B2 (en) * 2002-01-30 2003-11-04 International Business Machines Corporation Built-in power supply filter for an integrated circuit
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4423462B2 (ja) * 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
US7145217B2 (en) * 2005-01-25 2006-12-05 Kyocera Corporation Chip-type noise filter, manufacturing method thereof, and semiconductor package
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
DE102010001152A1 (de) * 2010-01-22 2011-07-28 Robert Bosch GmbH, 70469 Elektronikvorrichtung und Herstellungsverfahren für eine Elektronikvorrichtung
US8575993B2 (en) 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US20130082764A1 (en) * 2011-09-30 2013-04-04 Broadcom Corporation Apparatus and method to combine pin functionality in an integrated circuit
US20200059204A1 (en) * 2018-08-14 2020-02-20 Nxp Usa, Inc. Amplifiers with broadband impedance matching and methods of manufacture thereof
US11949393B2 (en) * 2019-03-28 2024-04-02 Em Coretech Co., Ltd. Divided active electromagnetic interference filter module and manufacturing method thereof
USD920266S1 (en) * 2019-09-29 2021-05-25 China Chippacking Technology Co., Ltd. Integrated circuit package
USD920265S1 (en) * 2019-09-29 2021-05-25 China Chippacking Technology Co., Ltd. Integrated circuit package
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382951U (ja) * 1986-11-19 1988-05-31
JPH01274499A (ja) * 1988-04-26 1989-11-02 Mitsubishi Electric Corp 電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012201A (en) * 1988-10-25 1991-04-30 Matsushita Electric Industrial Co., Ltd. Variable impedance circuit
JPH03131112A (ja) * 1989-10-17 1991-06-04 Sanyo Electric Co Ltd ノイズフィルタ
JPH03159303A (ja) * 1989-11-17 1991-07-09 Sanyo Electric Co Ltd ノイズフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382951U (ja) * 1986-11-19 1988-05-31
JPH01274499A (ja) * 1988-04-26 1989-11-02 Mitsubishi Electric Corp 電子部品

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031008A1 (en) * 1994-05-06 1995-11-16 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
US8807253B2 (en) 2009-12-07 2014-08-19 Ntn Corporation In-wheel motor drive device
JP2018119955A (ja) * 2012-03-20 2018-08-02 アレグロ・マイクロシステムズ・エルエルシー 一体的強磁性材料を有する磁場センサ集積回路
US10916665B2 (en) 2012-03-20 2021-02-09 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with an integrated coil
JP2021051084A (ja) * 2012-03-20 2021-04-01 アレグロ・マイクロシステムズ・エルエルシー 一体的強磁性材料を有する磁場センサ集積回路
JP2022081544A (ja) * 2012-03-20 2022-05-31 アレグロ・マイクロシステムズ・エルエルシー 一体的強磁性材料を有する磁場センサ集積回路
US11444209B2 (en) 2012-03-20 2022-09-13 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with an integrated coil enclosed with a semiconductor die by a mold material
US11677032B2 (en) 2012-03-20 2023-06-13 Allegro Microsystems, Llc Sensor integrated circuit with integrated coil and element in central region of mold material
US11828819B2 (en) 2012-03-20 2023-11-28 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US11961920B2 (en) 2012-03-20 2024-04-16 Allegro Microsystems, Llc Integrated circuit package with magnet having a channel

Also Published As

Publication number Publication date
US5220298A (en) 1993-06-15
JP2530051B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
JPH0480950A (ja) 半導体集積回路装置
JP3426023B2 (ja) 集積回路用パッケージおよび電磁放射を減衰させる方法
US6606011B2 (en) Energy conditioning circuit assembly
JP2968253B2 (ja) ボール・グリッド・アレイ・モジュール
US5491301A (en) Shielding method and circuit board employing the same
KR100294957B1 (ko) 프린트배선판
US5639989A (en) Shielded electronic component assembly and method for making the same
US6509807B1 (en) Energy conditioning circuit assembly
US6222260B1 (en) Integrated circuit device with integral decoupling capacitor
US20080158746A1 (en) Universal Energy Conditioning Interposer with Circuit Architecture
US20010040274A1 (en) Semiconductor device
KR0175000B1 (ko) 전자파 억제구조를 갖는 반도체 소자
FI113908B (fi) Syöttönastojen uudelleenjärjestely integroitua piirimoduulia ja integroitua piirisirua varten
JP6624351B2 (ja) モジュール部品
US7125743B2 (en) Method for reduction of electromagnetic interference in integrated circuit packages
JPH01278052A (ja) 樹脂封止半導体装置
JPS61288451A (ja) 集積回路用パツケ−ジの入出力ピンの配置構造
JPS59161843A (ja) 半導体装置
KR100327926B1 (ko) 집적회로패키징
WO1995022839A1 (en) Packaged integrated circuit with reduced electromagnetic interference
JPH04162557A (ja) Ｌｓｉパッケージ
JPH0661293A (ja) 半導体装置
JPH11251490A (ja) 半導体装置および半導体パッケージ
Ghose et al. PCB design with low EMI
JP2002100724A (ja) 貫通型ｅｍｉフィルタ付き半導体デバイス

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees