JPH04162557A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH04162557A JPH04162557A JP28880490A JP28880490A JPH04162557A JP H04162557 A JPH04162557 A JP H04162557A JP 28880490 A JP28880490 A JP 28880490A JP 28880490 A JP28880490 A JP 28880490A JP H04162557 A JPH04162557 A JP H04162557A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- ferrite
- lead wires
- package
- incorporating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 19
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩパッケージに関し、特に高速で動作する
コンピュータ機器用デジタルＬＳＩチップを収容するＬ
ＳＩパッケージに関する。
コンピュータ機器用デジタルＬＳＩチップを収容するＬ
ＳＩパッケージに関する。
従来この種のＬＳＩパッケージは、その引出線の各々は
できる限り短かくすることに重点を置いたので直接ケー
スの外に引出していた。従って、ノイズフィルタ等を内
蔵していなかった。
できる限り短かくすることに重点を置いたので直接ケー
スの外に引出していた。従って、ノイズフィルタ等を内
蔵していなかった。
上述した従来のＬＳＩパッケージは、ノイズフィルタを
内蔵していないため、チップ内蔵での他の信号線とのク
ロストーク、接続した外部ＬＳＩとのインピーダンスの
差による反射などから第４図に示すような出力信号波形
となり、第６図に示すようなＬＳＩ １１・１２を接
続する信号線から大きな不要電波を放射してしまうとい
う欠点がある。
内蔵していないため、チップ内蔵での他の信号線とのク
ロストーク、接続した外部ＬＳＩとのインピーダンスの
差による反射などから第４図に示すような出力信号波形
となり、第６図に示すようなＬＳＩ １１・１２を接
続する信号線から大きな不要電波を放射してしまうとい
う欠点がある。
さらに外部からの静電気１強力な電磁波からの誘導など
のノイズが、プリント板上の配線からＬＳＩの内蔵へ簡
単に入り込み、ＬＳＩが誤動作すやずいという欠点もあ
る。
のノイズが、プリント板上の配線からＬＳＩの内蔵へ簡
単に入り込み、ＬＳＩが誤動作すやずいという欠点もあ
る。
本発明のＬＳＩパッケージは、引出線を育するＬＳＩの
パッケージに詔いて、前記引出線が貫通するフェライト
コアを内蔵して構成される。
パッケージに詔いて、前記引出線が貫通するフェライト
コアを内蔵して構成される。
〔実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構造を示す断面図、第２図
および第３図はそれぞれ本実施例の上面図および縦断面
図である。
および第３図はそれぞれ本実施例の上面図および縦断面
図である。
ＬＳＩチップ１はワイヤボンディング部２でリード端子
４と接続されており、リード端子４はフェライト３を貫
通している。上部フェライト６は第２図に示す様に中空
の四角形をしており、第３図に示すように上部フェライ
ト８と下部フェライト１０とでリード端子７を囲む構造
となっている（第３図は上部フェライタ８と下部フェラ
イト１０とが離れているように見えるが実際には平面仕
上げとし、できる限り密接させて磁束の漏洩を防ぐ）。
４と接続されており、リード端子４はフェライト３を貫
通している。上部フェライト６は第２図に示す様に中空
の四角形をしており、第３図に示すように上部フェライ
ト８と下部フェライト１０とでリード端子７を囲む構造
となっている（第３図は上部フェライタ８と下部フェラ
イト１０とが離れているように見えるが実際には平面仕
上げとし、できる限り密接させて磁束の漏洩を防ぐ）。
かようなノイズフィルタをＬＳＩパッケージの内に内蔵
することにより、第６図のようにＬＳＩ１１・１２を接
続して、その間の信号線にはノイズフィルタを挿入しな
いときの第４図のような寄生振動の高周波分がなくなり
低周波分のみが残り、回路動作が安定となる。第５図に
示すような波形となり、不要電波などに対する問題が軽
減される。
することにより、第６図のようにＬＳＩ１１・１２を接
続して、その間の信号線にはノイズフィルタを挿入しな
いときの第４図のような寄生振動の高周波分がなくなり
低周波分のみが残り、回路動作が安定となる。第５図に
示すような波形となり、不要電波などに対する問題が軽
減される。
なお、この場合フェライトは１回巻のコイルとしてその
インダクタンスで高周波成分を阻止する場合と、コア中
に生ずる交番磁界によるコア内の鉄損によるロスで高周
波成分を阻止する場合とがあり、一般にはこれらが混在
している。
インダクタンスで高周波成分を阻止する場合と、コア中
に生ずる交番磁界によるコア内の鉄損によるロスで高周
波成分を阻止する場合とがあり、一般にはこれらが混在
している。
以上説明したように本発明のＬＳＩパッケージ内にフェ
ライトによるノイズフィルタを内蔵する事により、実装
し接続した場合、ＬＳＩに接続されたプリント板上の信
号ラインから放射する不要電波の放射を低減する事がで
きるという効果と、外部からのノイズの侵入を遮断し、
ＬＳＩの誤動作を防ぐという効果がある。
ライトによるノイズフィルタを内蔵する事により、実装
し接続した場合、ＬＳＩに接続されたプリント板上の信
号ラインから放射する不要電波の放射を低減する事がで
きるという効果と、外部からのノイズの侵入を遮断し、
ＬＳＩの誤動作を防ぐという効果がある。
第１図は本発明の一実施例の構造を示す断面図、・第２
図は本実施例の上面図、第３図は本実施例の縦断面図、
第４図は従来の技術によるＬＳＩパッケージを使用した
場合の出力を示す波形図、第５図は本発明のＬＳＩパッ
ケージを使用した場合の出力を示す波形図、第６図はＬ
ＳＩの接続例を示す模式図である。 １−Ｌ Ｓ Ｉチップ、２・・・ワイヤボンディング部
、３・８−８−・・上部フェライト、４・７・９・・・
リード端子、５・ｉ ｏ−・・下部フェライト、１１・
１２−ＬＳＩ。
図は本実施例の上面図、第３図は本実施例の縦断面図、
第４図は従来の技術によるＬＳＩパッケージを使用した
場合の出力を示す波形図、第５図は本発明のＬＳＩパッ
ケージを使用した場合の出力を示す波形図、第６図はＬ
ＳＩの接続例を示す模式図である。 １−Ｌ Ｓ Ｉチップ、２・・・ワイヤボンディング部
、３・８−８−・・上部フェライト、４・７・９・・・
リード端子、５・ｉ ｏ−・・下部フェライト、１１・
１２−ＬＳＩ。
Claims (1)
- 【特許請求の範囲】 １、引出線を有するＬＳＩのパッケージにおいて、前記
引出線が貫通する、フェライトコアを内蔵して成る事を
特徴とするＬＳＩパッケージ。 ２、同一面に並べられた前記引出線を前記同一面の両側
から挟むフェライトコアを内蔵して成る事を特徴とする
請求項１記載のＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28880490A JPH04162557A (ja) | 1990-10-25 | 1990-10-25 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28880490A JPH04162557A (ja) | 1990-10-25 | 1990-10-25 | Ｌｓｉパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162557A true JPH04162557A (ja) | 1992-06-08 |
Family
ID=17734951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28880490A Pending JPH04162557A (ja) | 1990-10-25 | 1990-10-25 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162557A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252228B1 (ko) * | 1997-05-13 | 2000-04-15 | 김규현 | 반도체 패키지 및 이것의 제조방법 |
| WO2003012870A1 (fr) * | 2001-07-30 | 2003-02-13 | Niigata Seimitsu Co., Ltd. | Dispositif a semi-conducteurs |
| US6807066B2 (en) | 2000-06-20 | 2004-10-19 | Fujitsu Limited | Power supply terminal and back board |
| JP2016093377A (ja) * | 2014-11-14 | 2016-05-26 | 株式会社ニューギン | 遊技機用電子回路および遊技機 |
-
1990
- 1990-10-25 JP JP28880490A patent/JPH04162557A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252228B1 (ko) * | 1997-05-13 | 2000-04-15 | 김규현 | 반도체 패키지 및 이것의 제조방법 |
| US6807066B2 (en) | 2000-06-20 | 2004-10-19 | Fujitsu Limited | Power supply terminal and back board |
| WO2003012870A1 (fr) * | 2001-07-30 | 2003-02-13 | Niigata Seimitsu Co., Ltd. | Dispositif a semi-conducteurs |
| JP2016093377A (ja) * | 2014-11-14 | 2016-05-26 | 株式会社ニューギン | 遊技機用電子回路および遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568111A (en) | Ferrite common mode choke adapted for circuit board mounting | |
| US5083101A (en) | Integrated electromagnetic interference filter | |
| US5999066A (en) | Interface module for a sending section and a receiving section | |
| JPH04162557A (ja) | Ｌｓｉパッケージ | |
| JP2005039446A (ja) | バルントランス | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| JP2003018224A (ja) | 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ | |
| JP2569445Y2 (ja) | ノイズ防止用チョークコイル | |
| JP2003045978A (ja) | 半導体装置 | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP3396908B2 (ja) | ラインフィルタ | |
| JP3142060B2 (ja) | ノイズフィルタ | |
| JP2000058740A (ja) | コモンモードフィルタ素子内蔵半導体デバイス | |
| JPH07192926A (ja) | Ｌａｎ用インターフェースモジュール | |
| JP2006186620A (ja) | ラインフィルタ | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JPH0897036A (ja) | 電子回路基板 | |
| JPH0541221U (ja) | ノイズフイルタ | |
| JPH0129856Y2 (ja) | ||
| JPH09190923A (ja) | プリントインダクタ | |
| JP2022182298A (ja) | 回路基板 | |
| JPH10135049A (ja) | 伝送用トランス | |
| JPH09199235A (ja) | コネクタ | |
| CN117395859A (zh) | 电路板及智能门锁 | |
| JPH0421231Y2 (ja) |