JP2000058740A - コモンモードフィルタ素子内蔵半導体デバイス - Google Patents
コモンモードフィルタ素子内蔵半導体デバイスInfo
- Publication number
- JP2000058740A JP2000058740A JP23031498A JP23031498A JP2000058740A JP 2000058740 A JP2000058740 A JP 2000058740A JP 23031498 A JP23031498 A JP 23031498A JP 23031498 A JP23031498 A JP 23031498A JP 2000058740 A JP2000058740 A JP 2000058740A
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- filter element
- mode filter
- magnetic material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスにおける直流電源系ラインに
おいて生じるＶＨＦ帯からＳＨＦ帯のコモンモードの電
磁妨害雑音を抑圧すると共に、信号ライン、コントロー
ルラインにおいて生じるＶＨＦ帯からＳＨＦ帯のコモン
モードの電磁妨害雑音を抑圧する。 【解決手段】 直流電源供給用の対をなしたインナーリ
ード１２ａ，１２ｂの周囲に複合磁性材料２１を環状に
設けてコモンモードフィルタ素子２０を半導体デバイス
の外装パッケージ１６内部に構成する。前記複合磁性材
料２１は、フェライト粉末又は金属磁性粉末を樹脂で成
型したものである。
おいて生じるＶＨＦ帯からＳＨＦ帯のコモンモードの電
磁妨害雑音を抑圧すると共に、信号ライン、コントロー
ルラインにおいて生じるＶＨＦ帯からＳＨＦ帯のコモン
モードの電磁妨害雑音を抑圧する。 【解決手段】 直流電源供給用の対をなしたインナーリ
ード１２ａ，１２ｂの周囲に複合磁性材料２１を環状に
設けてコモンモードフィルタ素子２０を半導体デバイス
の外装パッケージ１６内部に構成する。前記複合磁性材
料２１は、フェライト粉末又は金属磁性粉末を樹脂で成
型したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、複合磁性材料を用
い形成したコモンモードフィルタ素子を内蔵した半導体
デバイスに関し、特に直流電源系、信号系、コントロー
ル系等のインナーリードに用いて、好適な、電磁妨害雑
音の抑制効果を実現するコモンモードフィルタ素子内蔵
半導体デバイスに関する。
い形成したコモンモードフィルタ素子を内蔵した半導体
デバイスに関し、特に直流電源系、信号系、コントロー
ル系等のインナーリードに用いて、好適な、電磁妨害雑
音の抑制効果を実現するコモンモードフィルタ素子内蔵
半導体デバイスに関する。
【０００２】
【従来の技術】従来の半導体デバイス（ＩＣ等）におけ
る電磁妨害雑音の抑圧技術として以下に述べる構成が知
られている。
る電磁妨害雑音の抑圧技術として以下に述べる構成が知
られている。
【０００３】図２０の如くＩＣチップ１をマウントす
るベッド２上の直流電源ライン間にディスクリートの積
層セラミックチップコンデンサ３を搭載する（特開昭５
５−３６９３６号の集積回路装置の構造）。
るベッド２上の直流電源ライン間にディスクリートの積
層セラミックチップコンデンサ３を搭載する（特開昭５
５−３６９３６号の集積回路装置の構造）。
【０００４】図２１の如くＩＣチップ４と出力端子５
の間に抵抗６とコンデンサ７から構成されるローパスフ
ィルタを挿入する（特開平２−６８５１９号）。
の間に抵抗６とコンデンサ７から構成されるローパスフ
ィルタを挿入する（特開平２−６８５１９号）。
【０００５】
【発明が解決しようとする課題】ところで、従来の半導
体デバイス（ＩＣ等）における電磁妨害雑音の抑圧技術
にあってはそれぞれ以下の問題点があった。
体デバイス（ＩＣ等）における電磁妨害雑音の抑圧技術
にあってはそれぞれ以下の問題点があった。
【０００６】については、直流電源ラインへの適用の
みで、信号ライン、コントロールラインへ適用すると伝
送パルス波のスキュー（遅れ）、ジッター（揺らぎ）の
発生原因となること、 については、信号ラインへの適用のみであるが、抵抗
とコンデンサによる積分作用により伝送パルス波のスキ
ュー（遅れ）、ジッター（揺らぎ）を発生させる原因と
なること、更には、直流電源ラインへ適用すると抵抗に
よる消費電力が増大すること等の不具合に加え、直流電
源ライン、信号ライン、コントロールライン等、ＩＣで
考慮しなければならない、電磁妨害雑音の総合的な抑圧
ができないという問題があった。
みで、信号ライン、コントロールラインへ適用すると伝
送パルス波のスキュー（遅れ）、ジッター（揺らぎ）の
発生原因となること、 については、信号ラインへの適用のみであるが、抵抗
とコンデンサによる積分作用により伝送パルス波のスキ
ュー（遅れ）、ジッター（揺らぎ）を発生させる原因と
なること、更には、直流電源ラインへ適用すると抵抗に
よる消費電力が増大すること等の不具合に加え、直流電
源ライン、信号ライン、コントロールライン等、ＩＣで
考慮しなければならない、電磁妨害雑音の総合的な抑圧
ができないという問題があった。
【０００７】本発明は、各種ＩＣ等の半導体デバイスに
おける直流電源系ラインにおいて生じるＶＨＦ帯からＳ
ＨＦ帯（３００ＭＨｚ〜１０ＧＨｚ位）のコモンモード
の電磁妨害雑音を効果的に抑圧させると共に、半導体デ
バイスの信号ライン、コントロールラインにおいて生じ
るＶＨＦ帯からＳＨＦ帯のコモンモードの電磁妨害雑音
を伝送パルス波形にスキュー、ジッターを発生させるこ
となく効果的に抑圧させることを目的としている。即
ち、半導体デバイスの機能を損なうことなく、半導体デ
バイスで生じる電磁妨害雑音の新たな抑圧手段を提供す
ることにある。
おける直流電源系ラインにおいて生じるＶＨＦ帯からＳ
ＨＦ帯（３００ＭＨｚ〜１０ＧＨｚ位）のコモンモード
の電磁妨害雑音を効果的に抑圧させると共に、半導体デ
バイスの信号ライン、コントロールラインにおいて生じ
るＶＨＦ帯からＳＨＦ帯のコモンモードの電磁妨害雑音
を伝送パルス波形にスキュー、ジッターを発生させるこ
となく効果的に抑圧させることを目的としている。即
ち、半導体デバイスの機能を損なうことなく、半導体デ
バイスで生じる電磁妨害雑音の新たな抑圧手段を提供す
ることにある。
【０００８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
の実施の形態において明らかにする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本願第１発明のコモンモードフィルタ素子内蔵半導
体デバイスは、直流電源供給用のインナーリード対の周
囲に複合磁性材料を環状に設けてコモンモードフィルタ
素子を外装パッケージ内部に構成している。
に、本願第１発明のコモンモードフィルタ素子内蔵半導
体デバイスは、直流電源供給用のインナーリード対の周
囲に複合磁性材料を環状に設けてコモンモードフィルタ
素子を外装パッケージ内部に構成している。
【００１０】本願第２発明のコモンモードフィルタ素子
内蔵半導体デバイスは、入出力信号の差動伝送を行うイ
ンナーリード対の周囲に複合磁性材料を環状に設けてコ
モンモードフィルタ素子を外装パッケージ内部に構成し
ている。
内蔵半導体デバイスは、入出力信号の差動伝送を行うイ
ンナーリード対の周囲に複合磁性材料を環状に設けてコ
モンモードフィルタ素子を外装パッケージ内部に構成し
ている。
【００１１】本願第３発明のコモンモードフィルタ素子
内蔵半導体デバイスは、直流電源供給用のインナーリー
ド対の周囲及び入出力信号（コントロール信号等の各種
信号も含む）の差動伝送を行うインナーリード対の周囲
にそれぞれ複合磁性材料を環状に設けてコモンモードフ
ィルタ素子を外装パッケージ内部に構成している。
内蔵半導体デバイスは、直流電源供給用のインナーリー
ド対の周囲及び入出力信号（コントロール信号等の各種
信号も含む）の差動伝送を行うインナーリード対の周囲
にそれぞれ複合磁性材料を環状に設けてコモンモードフ
ィルタ素子を外装パッケージ内部に構成している。
【００１２】前記第１、第２又は第３発明において、前
記複合磁性材料は、フェライト粉末又は金属磁性粉末を
樹脂で成型したものであってもよい。
記複合磁性材料は、フェライト粉末又は金属磁性粉末を
樹脂で成型したものであってもよい。
【００１３】
【発明の実施の形態】以下、本発明に係るコモンモード
フィルタ素子内蔵半導体デバイスの実施の形態を図面に
従って説明する。
フィルタ素子内蔵半導体デバイスの実施の形態を図面に
従って説明する。
【００１４】図１乃至図３で本発明に係るコモンモード
フィルタ素子内蔵半導体デバイスの第１の実施の形態を
説明する。図１は第１の実施の形態の構成図であり、図
２はその等価回路図、図３は第１の実施の形態の製造過
程で用いるリードフレームをそれぞれ示している。
フィルタ素子内蔵半導体デバイスの第１の実施の形態を
説明する。図１は第１の実施の形態の構成図であり、図
２はその等価回路図、図３は第１の実施の形態の製造過
程で用いるリードフレームをそれぞれ示している。
【００１５】図１に示すコモンモードフィルタ素子内蔵
半導体デバイスは、ＩＣチップ１５に複数本の導体リー
ド（導体ピン）１１をボンディングワイヤ等で接続し、
直流電源を供給するための導体リード１１ａ，１１ｂの
外装パッケージ１６内側に位置するインナーリード（イ
ンナーピン）１２ａ，１２ｂの対の周囲に複合磁性材料
２１を環状に設けてコモンモードフィルタ素子２０を構
成している。このコモンモードフィルタ素子２０は、直
流電源供給用の隣合うインナーリード１２ａ，１２ｂに
おいて、電源供給の際の電流により生じる磁束が相殺し
合うように複合磁性材料２１を両インナーリードに共通
した閉磁路を成すように設けたもので、コモンモードチ
ョークとして働くものである。なお、１１ａ，１２ａは
ＶDD用、１１ｂ，１２ｂはＶSS用の導体リード、インナ
ーリードを夫々示すものとする。
半導体デバイスは、ＩＣチップ１５に複数本の導体リー
ド（導体ピン）１１をボンディングワイヤ等で接続し、
直流電源を供給するための導体リード１１ａ，１１ｂの
外装パッケージ１６内側に位置するインナーリード（イ
ンナーピン）１２ａ，１２ｂの対の周囲に複合磁性材料
２１を環状に設けてコモンモードフィルタ素子２０を構
成している。このコモンモードフィルタ素子２０は、直
流電源供給用の隣合うインナーリード１２ａ，１２ｂに
おいて、電源供給の際の電流により生じる磁束が相殺し
合うように複合磁性材料２１を両インナーリードに共通
した閉磁路を成すように設けたもので、コモンモードチ
ョークとして働くものである。なお、１１ａ，１２ａは
ＶDD用、１１ｂ，１２ｂはＶSS用の導体リード、インナ
ーリードを夫々示すものとする。
【００１６】複合磁性材料２１は、フェライト粉末又は
金属磁性粉末を樹脂で成型したものであり（詳細は後述
する）、図３のように、リードフレーム１０を用いた製
造過程において図１の前記外装パッケージ１６の成型前
に前記インナーリード１２ａ，１２ｂの対を環状に取り
囲むように複合磁性材料２１を成型してコモンモードフ
ィルタ素子２０を構成する。このとき、インナーリード
１２ａ，１２ｂ間には複合磁性材料２１が入りこまない
ように、図３の円Ａ内に示す如く、リード厚みと同じ厚
みを持つ非磁性材２２をインナーリード１２ａ，１２ｂ
間の隙間に予め設けてから複合磁性材料２１を環状に成
型することが好ましい。
金属磁性粉末を樹脂で成型したものであり（詳細は後述
する）、図３のように、リードフレーム１０を用いた製
造過程において図１の前記外装パッケージ１６の成型前
に前記インナーリード１２ａ，１２ｂの対を環状に取り
囲むように複合磁性材料２１を成型してコモンモードフ
ィルタ素子２０を構成する。このとき、インナーリード
１２ａ，１２ｂ間には複合磁性材料２１が入りこまない
ように、図３の円Ａ内に示す如く、リード厚みと同じ厚
みを持つ非磁性材２２をインナーリード１２ａ，１２ｂ
間の隙間に予め設けてから複合磁性材料２１を環状に成
型することが好ましい。
【００１７】なお、リードフレーム１０のチップ載置部
１３上には図１のＩＣチップ１５が搭載され、ＩＣチッ
プ１５と各導体リード１１との接続及び複合磁性材料２
１の成型後に前記外装パッケージ１６の樹脂モールド等
による成型が行われる。
１３上には図１のＩＣチップ１５が搭載され、ＩＣチッ
プ１５と各導体リード１１との接続及び複合磁性材料２
１の成型後に前記外装パッケージ１６の樹脂モールド等
による成型が行われる。
【００１８】この第１の実施の形態において、ＶDDに接
続される電圧供給側導体リード１１ａとＶSSに接続され
るグランド側導体リード１１ｂとに逆極性の等しい直流
電源電流が流れている場合、複合磁性材料２１で形成さ
れた閉磁路磁心内の磁束が互いに相殺されるため、イン
ダクタンスは実質零になり、ノーマルモードで流れる電
流に対しては何ら作用しない。一方、導体リード１１
ａ，１１ｂを流れる同相の電流、つまりコモンモードの
電流に対してはチョークを形成する前記閉磁路磁心内の
磁束はそれぞれ同方向となり、磁心の特性、形状、寸法
によって定まるインダクタンスを有することになり、そ
の同相電流を抑圧する作用を果たす。
続される電圧供給側導体リード１１ａとＶSSに接続され
るグランド側導体リード１１ｂとに逆極性の等しい直流
電源電流が流れている場合、複合磁性材料２１で形成さ
れた閉磁路磁心内の磁束が互いに相殺されるため、イン
ダクタンスは実質零になり、ノーマルモードで流れる電
流に対しては何ら作用しない。一方、導体リード１１
ａ，１１ｂを流れる同相の電流、つまりコモンモードの
電流に対してはチョークを形成する前記閉磁路磁心内の
磁束はそれぞれ同方向となり、磁心の特性、形状、寸法
によって定まるインダクタンスを有することになり、そ
の同相電流を抑圧する作用を果たす。
【００１９】図４は第１の実施の形態で示した構成の応
用例であり、差動伝送用のトランスミッタ用ＩＣ３０及
びレシーバ用ＩＣ３１のＶCCに接続される導体リード１
１ａのインナーリード１２ａ部分とＧＮＤに接続される
導体リード１１ｂのインナーリード１２ｂ部分との対に
共通に複合磁性材料を環状に設けてコモンモードフィル
タ素子２０を外装パッケージ内に構成したものである。
この場合、直流電源系ラインにおいて生じるコモンモー
ドの電磁妨害雑音を効果的に抑圧可能である。
用例であり、差動伝送用のトランスミッタ用ＩＣ３０及
びレシーバ用ＩＣ３１のＶCCに接続される導体リード１
１ａのインナーリード１２ａ部分とＧＮＤに接続される
導体リード１１ｂのインナーリード１２ｂ部分との対に
共通に複合磁性材料を環状に設けてコモンモードフィル
タ素子２０を外装パッケージ内に構成したものである。
この場合、直流電源系ラインにおいて生じるコモンモー
ドの電磁妨害雑音を効果的に抑圧可能である。
【００２０】図５は第１の実施の形態で示した構成の他
の応用例である。ＩＣの出力レベルがロー（Ｌｏｗ）か
らハイ（Ｈｉｇｈ）、あるいはハイからローへと同時に
スイッチされる際、図５に示したようにＩＣ３２に直流
電源を供給するラインに寄生する素子により△Ｉノイズ
が生じることが知られている。ＩＣ３２の直流電源を給
電するラインに流れる電流は大きさが等しく互いに逆向
きのノーマルモードとみなせる。一方、ＩＣ３２の出力
のスイッチングにより生じる△Ｉノイズは、ＶCC及びＧ
ＮＤの各ラインを同相で流れるコモンモードとみなせ
る。そこで、ＶCCに接続される導体リード１１ａのイン
ナーリード１２ａ部分とＧＮＤに接続される導体リード
１１ｂのインナーリード１２ｂ部分との対に共通に複合
磁性材料を環状に設けてコモンモードフィルタ素子２０
を外装パッケージ内に構成している。
の応用例である。ＩＣの出力レベルがロー（Ｌｏｗ）か
らハイ（Ｈｉｇｈ）、あるいはハイからローへと同時に
スイッチされる際、図５に示したようにＩＣ３２に直流
電源を供給するラインに寄生する素子により△Ｉノイズ
が生じることが知られている。ＩＣ３２の直流電源を給
電するラインに流れる電流は大きさが等しく互いに逆向
きのノーマルモードとみなせる。一方、ＩＣ３２の出力
のスイッチングにより生じる△Ｉノイズは、ＶCC及びＧ
ＮＤの各ラインを同相で流れるコモンモードとみなせ
る。そこで、ＶCCに接続される導体リード１１ａのイン
ナーリード１２ａ部分とＧＮＤに接続される導体リード
１１ｂのインナーリード１２ｂ部分との対に共通に複合
磁性材料を環状に設けてコモンモードフィルタ素子２０
を外装パッケージ内に構成している。
【００２１】前述したように、コモンモードフィルタ素
子２０は２本のラインを流れる往復の電流に対しては、
チョークを形成する閉磁路磁心内の磁束が互いに相殺さ
れるため、インダクタンスは実質零になり、ノーマルモ
ードで流れる電流に対しては何ら作用しない。一方、２
本のラインを流れる同相の電流に対してはチョークを形
成する閉磁路磁心内の磁束はそれぞれ同方向となり、磁
心の特性、形状、寸法によって定まるインダクタンスを
有することになる。この結果、△Ｉノイズのようなコモ
ンモードで生じる電磁妨害雑音に対し、ＩＣ３２の直流
電源を供給する２本のインナーリード１２ａ，１２ｂ対
の周囲に複合磁性材料を用い形成したコモンモードフィ
ルタ素子２０が、抑圧機能を呈することになる。
子２０は２本のラインを流れる往復の電流に対しては、
チョークを形成する閉磁路磁心内の磁束が互いに相殺さ
れるため、インダクタンスは実質零になり、ノーマルモ
ードで流れる電流に対しては何ら作用しない。一方、２
本のラインを流れる同相の電流に対してはチョークを形
成する閉磁路磁心内の磁束はそれぞれ同方向となり、磁
心の特性、形状、寸法によって定まるインダクタンスを
有することになる。この結果、△Ｉノイズのようなコモ
ンモードで生じる電磁妨害雑音に対し、ＩＣ３２の直流
電源を供給する２本のインナーリード１２ａ，１２ｂ対
の周囲に複合磁性材料を用い形成したコモンモードフィ
ルタ素子２０が、抑圧機能を呈することになる。
【００２２】上記第１の実施の形態によれば、次の通り
の効果を得ることができる。
の効果を得ることができる。
【００２３】(1) ＩＣの動作（チップ内のスイッチン
グ等）に伴い発生する電磁妨害雑音を発生源近くのイン
ナーリード部分で抑圧できるため対策効果が大きい。例
えば、ＩＣの出力がローレベルからハイレベルへとスイ
ッチされる際の、直流電源を供給するラインに寄生する
素子による△Ｉノイズの抑圧に有効である。
グ等）に伴い発生する電磁妨害雑音を発生源近くのイン
ナーリード部分で抑圧できるため対策効果が大きい。例
えば、ＩＣの出力がローレベルからハイレベルへとスイ
ッチされる際の、直流電源を供給するラインに寄生する
素子による△Ｉノイズの抑圧に有効である。
【００２４】(2) ＩＣのインナーリード部分でコモン
モードの電磁妨害雑音を抑圧できるため、ＩＣを実装す
るプリント配線基板上の電磁妨害雑音抑圧用部品が不用
となる、あるいは個数を削減できる等の効果があり、基
板サイズの縮小、配線パターンの簡素化もでき、経済的
効果は大きい。
モードの電磁妨害雑音を抑圧できるため、ＩＣを実装す
るプリント配線基板上の電磁妨害雑音抑圧用部品が不用
となる、あるいは個数を削減できる等の効果があり、基
板サイズの縮小、配線パターンの簡素化もでき、経済的
効果は大きい。
【００２５】(3) 複合磁性材料２１の材質を適切に選
ぶことで、ＶＨＦ帯からＳＨＦ帯までのコモンモードの
電磁妨害雑音の周波数スペクトラムをカバーできる。な
お、複合磁性材料２１の詳細については後述する。
ぶことで、ＶＨＦ帯からＳＨＦ帯までのコモンモードの
電磁妨害雑音の周波数スペクトラムをカバーできる。な
お、複合磁性材料２１の詳細については後述する。
【００２６】(4) 金型を用いた樹脂成型工法を適用で
きるため、ＩＣのインナーリードへコモンモードフィル
タ素子を形成する場合の形状、寸法設定の自由度が大き
い。
きるため、ＩＣのインナーリードへコモンモードフィル
タ素子を形成する場合の形状、寸法設定の自由度が大き
い。
【００２７】図６乃至図８で本発明に係るコモンモード
フィルタ素子内蔵半導体デバイスの第２の実施の形態を
説明する。図６は第２の実施の形態の構成図であり、図
７はその等価回路図、図８は第２の実施の形態の製造過
程で用いるリードフレームをそれぞれ示している。
フィルタ素子内蔵半導体デバイスの第２の実施の形態を
説明する。図６は第２の実施の形態の構成図であり、図
７はその等価回路図、図８は第２の実施の形態の製造過
程で用いるリードフレームをそれぞれ示している。
【００２８】図６に示すコモンモードフィルタ素子内蔵
半導体デバイスは、ＩＣチップ１５に複数本の導体リー
ド１１をボンディングワイヤ等で接続し、ＩＣの入出力
回路において差動伝送を行う２本の導体リード１１ｃ，
１１ｄの外装パッケージ１６内側に位置するインナーリ
ード１２ｃ，１２ｄの対の周囲に複合磁性材料２１を環
状に設けてコモンモードフィルタ素子２０を構成してい
る。このコモンモードフィルタ素子２０は、信号ライン
の相隣合うインナーリード１２ｃ，１２ｄにおいて、伝
送パルス電流により生じる磁束が相殺し合うように複合
磁性材料２１を両インナーリードに共通した閉磁路を成
すように設けたもので、コモンモードチョークとして働
くものである。
半導体デバイスは、ＩＣチップ１５に複数本の導体リー
ド１１をボンディングワイヤ等で接続し、ＩＣの入出力
回路において差動伝送を行う２本の導体リード１１ｃ，
１１ｄの外装パッケージ１６内側に位置するインナーリ
ード１２ｃ，１２ｄの対の周囲に複合磁性材料２１を環
状に設けてコモンモードフィルタ素子２０を構成してい
る。このコモンモードフィルタ素子２０は、信号ライン
の相隣合うインナーリード１２ｃ，１２ｄにおいて、伝
送パルス電流により生じる磁束が相殺し合うように複合
磁性材料２１を両インナーリードに共通した閉磁路を成
すように設けたもので、コモンモードチョークとして働
くものである。
【００２９】複合磁性材料２１は、フェライト粉末又は
金属磁性粉末を樹脂で成型したものであり、図８のよう
に、リードフレーム１０を用いた製造過程において前記
外装パッケージ１６の成型前に前記インナーリード１２
ｃ，１２ｄの対を環状に取り囲むように複合磁性材料２
１を成型してコモンモードフィルタ素子２０を構成す
る。このとき、インナーリード１２ｃ，１２ｄ間には複
合磁性材料２１が入りこまないように、図８の円Ｂ内に
示す如く、リード厚みと同じ厚みを持つ非磁性材２２を
インナーリード１２ｃ，１２ｄ間の隙間に予め設けてか
ら複合磁性材料２１を環状に成型することが好ましい。
金属磁性粉末を樹脂で成型したものであり、図８のよう
に、リードフレーム１０を用いた製造過程において前記
外装パッケージ１６の成型前に前記インナーリード１２
ｃ，１２ｄの対を環状に取り囲むように複合磁性材料２
１を成型してコモンモードフィルタ素子２０を構成す
る。このとき、インナーリード１２ｃ，１２ｄ間には複
合磁性材料２１が入りこまないように、図８の円Ｂ内に
示す如く、リード厚みと同じ厚みを持つ非磁性材２２を
インナーリード１２ｃ，１２ｄ間の隙間に予め設けてか
ら複合磁性材料２１を環状に成型することが好ましい。
【００３０】なお、複合磁性材料２１を設ける位置が異
なる点を除けば、前述の第１の実施の形態と同様であ
る。
なる点を除けば、前述の第１の実施の形態と同様であ
る。
【００３１】この第２の実施の形態において、差動伝送
を行う２本の導体リード１１ｃ，１１ｄに流れる電流は
通常ノーマルモードであり、コモンモードフィルタ素子
２０を外装パッケージ１６内に設けたことに起因して伝
送パルス波のスキュー（遅れ）やジッター（揺らぎ）が
発生することは無い。なお、差動伝送を行う導体リード
の対が複数ある場合、各々のインナーリードの対に対し
コモンモードフィルタ素子２０を設ければよい。
を行う２本の導体リード１１ｃ，１１ｄに流れる電流は
通常ノーマルモードであり、コモンモードフィルタ素子
２０を外装パッケージ１６内に設けたことに起因して伝
送パルス波のスキュー（遅れ）やジッター（揺らぎ）が
発生することは無い。なお、差動伝送を行う導体リード
の対が複数ある場合、各々のインナーリードの対に対し
コモンモードフィルタ素子２０を設ければよい。
【００３２】図９は第２の実施の形態で示した構成の応
用例であり、ＩＥＥＥ１３９４コントローラ３５の外装
パッケージ内部にコモンモードフィルタ素子２０を設け
た例である。差動伝送される信号の速度は８００Ｍｂｐ
ｓ、１６００Ｍｂｐｓと高速になり、２本の信号ライン
の僅かな長さの差異により、また対グランド間のインピ
ーダンスの差異により図１０に示したように差動信号
（ＴＰＡ＋，ＴＰＡ−）に非対称をもたらし、円Ｃ内に
示す如くＧＨｚ帯に及ぶコモンモードの電磁妨害雑音を
誘発するが、差動伝送用の２本の信号ラインに共通な環
状複合磁性材料を設けてコモンモードフィルタ素子２０
を構成することによってこれを抑圧可能となる。
用例であり、ＩＥＥＥ１３９４コントローラ３５の外装
パッケージ内部にコモンモードフィルタ素子２０を設け
た例である。差動伝送される信号の速度は８００Ｍｂｐ
ｓ、１６００Ｍｂｐｓと高速になり、２本の信号ライン
の僅かな長さの差異により、また対グランド間のインピ
ーダンスの差異により図１０に示したように差動信号
（ＴＰＡ＋，ＴＰＡ−）に非対称をもたらし、円Ｃ内に
示す如くＧＨｚ帯に及ぶコモンモードの電磁妨害雑音を
誘発するが、差動伝送用の２本の信号ラインに共通な環
状複合磁性材料を設けてコモンモードフィルタ素子２０
を構成することによってこれを抑圧可能となる。
【００３３】図１１は第２の実施の形態で示した構成の
他の応用例であり、差動伝送を行うトランスミッタ用Ｉ
Ｃ４０の出力回路及びレシーバ用ＩＣ４１の入力回路に
コモンモードフィルタ素子２０を内蔵させた例である。
つまり、ＩＣ４０の出力回路及びＩＣ４１の入力回路と
なる導体リード１１ｃ，１１ｄのインナーリード１２
ｃ，１２ｄ部分の対に共通に複合磁性材料を環状に設け
てコモンモードフィルタ素子２０を外装パッケージ内に
構成している。このように、２本の差動伝送ラインにコ
モンモードフィルタ素子２０を内蔵させたＩＣを用いた
場合、図１２に示したように差動伝送される本来の信号
品質を劣化させることなく、２本の信号ラインの僅かな
長さの差異による信号のスキュー、即ち、コモンモード
の電磁妨害雑音を抑圧させることができる。
他の応用例であり、差動伝送を行うトランスミッタ用Ｉ
Ｃ４０の出力回路及びレシーバ用ＩＣ４１の入力回路に
コモンモードフィルタ素子２０を内蔵させた例である。
つまり、ＩＣ４０の出力回路及びＩＣ４１の入力回路と
なる導体リード１１ｃ，１１ｄのインナーリード１２
ｃ，１２ｄ部分の対に共通に複合磁性材料を環状に設け
てコモンモードフィルタ素子２０を外装パッケージ内に
構成している。このように、２本の差動伝送ラインにコ
モンモードフィルタ素子２０を内蔵させたＩＣを用いた
場合、図１２に示したように差動伝送される本来の信号
品質を劣化させることなく、２本の信号ラインの僅かな
長さの差異による信号のスキュー、即ち、コモンモード
の電磁妨害雑音を抑圧させることができる。
【００３４】図１３乃至図１５で本発明に係るコモンモ
ードフィルタ素子内蔵半導体デバイスの第３の実施の形
態を説明する。図１３は第３の実施の形態の構成図であ
り、図１４はその等価回路図、図１５は第３の実施の形
態の製造過程で用いるリードフレームをそれぞれ示して
いる。この第３の実施の形態は、第１の実施の形態の構
成と第２の実施の形態の構成とを兼ね備えたものであ
る。つまり、図１３に示すコモンモードフィルタ素子内
蔵半導体デバイスは、ＩＣチップ１５に複数本の導体リ
ード１１をボンディングワイヤ等で接続し、直流電源を
供給するための導体リード１１ａ，１１ｂの外装パッケ
ージ１６内側に位置するインナーリード１２ａ，１２ｂ
の対の周囲に複合磁性材料２１を環状に設けてコモンモ
ードフィルタ素子２０Ａを構成するとともに、ＩＣの入
出力回路において差動伝送を行う２本の導体リード１１
ｃ，１１ｄの外装パッケージ１６内側に位置するインナ
ーリード１２ｃ，１２ｄの対の周囲に複合磁性材料２１
を環状に設けてコモンモードフィルタ素子２０Ｂを構成
している。
ードフィルタ素子内蔵半導体デバイスの第３の実施の形
態を説明する。図１３は第３の実施の形態の構成図であ
り、図１４はその等価回路図、図１５は第３の実施の形
態の製造過程で用いるリードフレームをそれぞれ示して
いる。この第３の実施の形態は、第１の実施の形態の構
成と第２の実施の形態の構成とを兼ね備えたものであ
る。つまり、図１３に示すコモンモードフィルタ素子内
蔵半導体デバイスは、ＩＣチップ１５に複数本の導体リ
ード１１をボンディングワイヤ等で接続し、直流電源を
供給するための導体リード１１ａ，１１ｂの外装パッケ
ージ１６内側に位置するインナーリード１２ａ，１２ｂ
の対の周囲に複合磁性材料２１を環状に設けてコモンモ
ードフィルタ素子２０Ａを構成するとともに、ＩＣの入
出力回路において差動伝送を行う２本の導体リード１１
ｃ，１１ｄの外装パッケージ１６内側に位置するインナ
ーリード１２ｃ，１２ｄの対の周囲に複合磁性材料２１
を環状に設けてコモンモードフィルタ素子２０Ｂを構成
している。
【００３５】複合磁性材料２１は、フェライト粉末又は
金属磁性粉末を樹脂で成型したものであり、図１５のよ
うに、リードフレーム１０を用いた製造過程において図
１３の前記外装パッケージ１６の成型前に前記インナー
リード１２ａ，１２ｂの対を環状に取り囲むように複合
磁性材料２１を成型してコモンモードフィルタ素子２０
Ａを構成すると同時に前記インナーリード１２ｃ，１２
ｄの対を環状に取り囲むように複合磁性材料２１を成型
してコモンモードフィルタ素子２０Ｂを構成する。この
とき、対をなすインナーリード間には複合磁性材料２１
が入りこまないように、リード厚みと同じ厚みを持つ非
磁性材を対をなすインナーリード間の隙間に予め設けて
から複合磁性材料２１を環状に成型することが好まし
い。
金属磁性粉末を樹脂で成型したものであり、図１５のよ
うに、リードフレーム１０を用いた製造過程において図
１３の前記外装パッケージ１６の成型前に前記インナー
リード１２ａ，１２ｂの対を環状に取り囲むように複合
磁性材料２１を成型してコモンモードフィルタ素子２０
Ａを構成すると同時に前記インナーリード１２ｃ，１２
ｄの対を環状に取り囲むように複合磁性材料２１を成型
してコモンモードフィルタ素子２０Ｂを構成する。この
とき、対をなすインナーリード間には複合磁性材料２１
が入りこまないように、リード厚みと同じ厚みを持つ非
磁性材を対をなすインナーリード間の隙間に予め設けて
から複合磁性材料２１を環状に成型することが好まし
い。
【００３６】なお、その他の構成は前述した第１又は第
２の実施の形態と同様である。
２の実施の形態と同様である。
【００３７】この第３の実施の形態では、直流電源の供
給ラインのコモンモード電磁妨害雑音の抑圧とともに差
動伝送を行う２本の信号ラインのコモンモードの電磁妨
害雑音を抑圧可能である。その他の作用効果は、前述の
第１又は第２の実施の形態に述べた通りである。
給ラインのコモンモード電磁妨害雑音の抑圧とともに差
動伝送を行う２本の信号ラインのコモンモードの電磁妨
害雑音を抑圧可能である。その他の作用効果は、前述の
第１又は第２の実施の形態に述べた通りである。
【００３８】図１６は第３の実施の形態で示した構成の
応用例であり、差動伝送を行うトランスミッタ用ＩＣ４
０及びレシーバ用ＩＣ４１のＶCCに接続される導体リー
ド１１ａのインナーリード１２ａ部分とＧＮＤに接続さ
れる導体リード１１ｂのインナーリード１２ｂ部分との
対に共通に複合磁性材料を環状に設けてコモンモードフ
ィルタ素子２０Ａを外装パッケージ内に構成するととも
に、ＩＣ４０の出力回路及びＩＣ４１の入力回路となる
導体リード１１ｃ，１１ｄのインナーリード１２ｃ，１
２ｄ部分の対に共通に複合磁性材料を環状に設けてコモ
ンモードフィルタ素子２０Ｂを外装パッケージ内に構成
している。
応用例であり、差動伝送を行うトランスミッタ用ＩＣ４
０及びレシーバ用ＩＣ４１のＶCCに接続される導体リー
ド１１ａのインナーリード１２ａ部分とＧＮＤに接続さ
れる導体リード１１ｂのインナーリード１２ｂ部分との
対に共通に複合磁性材料を環状に設けてコモンモードフ
ィルタ素子２０Ａを外装パッケージ内に構成するととも
に、ＩＣ４０の出力回路及びＩＣ４１の入力回路となる
導体リード１１ｃ，１１ｄのインナーリード１２ｃ，１
２ｄ部分の対に共通に複合磁性材料を環状に設けてコモ
ンモードフィルタ素子２０Ｂを外装パッケージ内に構成
している。
【００３９】この図１６の例では、直流電源系ラインに
おいて生じるコモンモードの電磁妨害雑音を効果的に抑
圧可能であるとともに、対をなす差動伝送ラインで差動
伝送される本来の信号品質を劣化させることなく、対を
なす信号ラインの僅かな長さの差異に起因するコモンモ
ードの電磁妨害雑音を抑圧可能である。
おいて生じるコモンモードの電磁妨害雑音を効果的に抑
圧可能であるとともに、対をなす差動伝送ラインで差動
伝送される本来の信号品質を劣化させることなく、対を
なす信号ラインの僅かな長さの差異に起因するコモンモ
ードの電磁妨害雑音を抑圧可能である。
【００４０】上述のようにＩＣのインナーリードに付加
するコモンモードフィルタ素子２０，２０Ａ，２０Ｂを
形成するための複合磁性材料としては、図１７に示した
ような複素比透磁率の実数部を示すフェライト粉末と樹
脂粉末とを配合、混練、成型したもの、図１８に示した
ような複素比透磁率の実数部を示す金属磁性粉末と樹脂
粉末とを配合、混練、成型したものが挙げられる。
するコモンモードフィルタ素子２０，２０Ａ，２０Ｂを
形成するための複合磁性材料としては、図１７に示した
ような複素比透磁率の実数部を示すフェライト粉末と樹
脂粉末とを配合、混練、成型したもの、図１８に示した
ような複素比透磁率の実数部を示す金属磁性粉末と樹脂
粉末とを配合、混練、成型したものが挙げられる。
【００４１】フェライト粉末を結合材としての樹脂で成
型した複合磁性材料の場合、フェライト粉末の母材には
高周波において複素比透磁率が大きいＮｉ−Ｚｎ系が適
する。このＮｉ−Ｚｎ系の母材を粉砕し、粒子の直径を
およそ３０μｍに整粒する。フェライト粉末をリードフ
レームのインナーリード部分に成型固着するための結合
材には、例えば、ポリエステル系の樹脂等が適する。フ
ェライト粉末の重量配合比率は５０％から８５％が磁気
特性と成型性の面から適性範囲である。
型した複合磁性材料の場合、フェライト粉末の母材には
高周波において複素比透磁率が大きいＮｉ−Ｚｎ系が適
する。このＮｉ−Ｚｎ系の母材を粉砕し、粒子の直径を
およそ３０μｍに整粒する。フェライト粉末をリードフ
レームのインナーリード部分に成型固着するための結合
材には、例えば、ポリエステル系の樹脂等が適する。フ
ェライト粉末の重量配合比率は５０％から８５％が磁気
特性と成型性の面から適性範囲である。
【００４２】また金属磁性体粉末の場合、高周波におい
て複素比透磁率が大きいＳｉ−Ｆｅ系が適する。このＳ
ｉ−Ｆｅ系粉末は扁平状に粉砕したもので、およそ巾１
０μｍ、長さ５０μｍ、厚さ５μｍに整粒する。この粉
末をリードフレームのインナーリード部分に成型固着す
るために用いる結合材には、例えばポリエステル系樹脂
等が用いられる。この場合、金属磁性粉末の重量配合比
率は磁気特性と成型性の面から４０％から８０％が適性
範囲である。
て複素比透磁率が大きいＳｉ−Ｆｅ系が適する。このＳ
ｉ−Ｆｅ系粉末は扁平状に粉砕したもので、およそ巾１
０μｍ、長さ５０μｍ、厚さ５μｍに整粒する。この粉
末をリードフレームのインナーリード部分に成型固着す
るために用いる結合材には、例えばポリエステル系樹脂
等が用いられる。この場合、金属磁性粉末の重量配合比
率は磁気特性と成型性の面から４０％から８０％が適性
範囲である。
【００４３】図１９は厚さ０.１５mmの４２アロイ合金
を用いた巾０.４mmの導体リードを１.２７mmの配列ピッ
チで配置した場合、相隣合う２本のインナーリードに巾
２.３mm、厚さ１.８mm、長さ２mmの矩形筒状となるよう
に前記Ｓｉ−Ｆｅ系の扁平状金属磁性粉末８０％、結合
材２０％の重量配合比率の複合磁性材料を用いて加熱、
成型してなるコモンモードフィルタ素子の１本のインナ
ーリード当たりの周波数特性である。図中、Ｒは等価直
列抵抗成分、Ｘはリアクタンス成分、Ｚはインピーダン
ス成分を示す。この図から、ＧＨｚ帯でのコモンモード
の電磁妨害雑音を抑圧させるためのコモンモードフイル
タ素子を実現させ得ることが判る。
を用いた巾０.４mmの導体リードを１.２７mmの配列ピッ
チで配置した場合、相隣合う２本のインナーリードに巾
２.３mm、厚さ１.８mm、長さ２mmの矩形筒状となるよう
に前記Ｓｉ−Ｆｅ系の扁平状金属磁性粉末８０％、結合
材２０％の重量配合比率の複合磁性材料を用いて加熱、
成型してなるコモンモードフィルタ素子の１本のインナ
ーリード当たりの周波数特性である。図中、Ｒは等価直
列抵抗成分、Ｘはリアクタンス成分、Ｚはインピーダン
ス成分を示す。この図から、ＧＨｚ帯でのコモンモード
の電磁妨害雑音を抑圧させるためのコモンモードフイル
タ素子を実現させ得ることが判る。
【００４４】なお、上述のフェライト粉末の母材におい
ては、適用対象周波数の関係からＭｎ−Ｍｇ系、Ｍｎ−
Ｚｎ系等を用い得ることは当然である。
ては、適用対象周波数の関係からＭｎ−Ｍｇ系、Ｍｎ−
Ｚｎ系等を用い得ることは当然である。
【００４５】同様に金属磁性材料の場合、Ｆｅ−Ｎｉ
系、Ｆｅ−Ａｌ−Ｓｉ系等を用い得ることも当然であ
る。
系、Ｆｅ−Ａｌ−Ｓｉ系等を用い得ることも当然であ
る。
【００４６】また、結合材として用いる樹脂にはポリエ
ステル系の他、ポリフェニレンサルファイド等のような
熱可塑性樹脂、エポキシ系、フェノール系等の熱硬化性
樹脂等があげられる。
ステル系の他、ポリフェニレンサルファイド等のような
熱可塑性樹脂、エポキシ系、フェノール系等の熱硬化性
樹脂等があげられる。
【００４７】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。
【００４８】
【発明の効果】以上説明したように、本発明に係るコモ
ンモードフィルタ素子内蔵半導体デバイスによれば、次
のような効果を奏することができる。
ンモードフィルタ素子内蔵半導体デバイスによれば、次
のような効果を奏することができる。
【００４９】(1) 半導体デバイスの動作（ＩＣチップ
内のスイッチング等）に伴い発生する電磁妨害雑音を発
生源近くのインナーリード（インナーピン）部分で抑圧
できるため対策効果が大きい。例えば、ＩＣの出力がロ
ーレベルからハイレベルへとスイッチされる際、直流電
源を供給するラインに寄生する素子による△Ｉノイズの
抑圧に有効である。更に、ＩＣの入、出力回路におい
て、差動伝送を行う２つのラインの長さの違い及び対グ
ランド間のインピーダンスの差異による信号のスキュー
に起因したコモンモードノイズの抑圧に有効である。な
お、通常の伝送パルス波形に対してコモンモードフィル
タ素子はスキュー、ジッターを発生させることはない。
内のスイッチング等）に伴い発生する電磁妨害雑音を発
生源近くのインナーリード（インナーピン）部分で抑圧
できるため対策効果が大きい。例えば、ＩＣの出力がロ
ーレベルからハイレベルへとスイッチされる際、直流電
源を供給するラインに寄生する素子による△Ｉノイズの
抑圧に有効である。更に、ＩＣの入、出力回路におい
て、差動伝送を行う２つのラインの長さの違い及び対グ
ランド間のインピーダンスの差異による信号のスキュー
に起因したコモンモードノイズの抑圧に有効である。な
お、通常の伝送パルス波形に対してコモンモードフィル
タ素子はスキュー、ジッターを発生させることはない。
【００５０】(2) 半導体デバイスのインナーリード部
分でコモンモードの電磁妨害雑音を抑圧できるため半導
体デバイスを実装するプリント配線基板上の電磁妨害雑
音抑圧用部品を不用とすることが可能、あるいは個数を
削減できる等の効果があり、基板サイズの縮小、配線パ
ターンの簡素化もでき、経済的効果は大きい。
分でコモンモードの電磁妨害雑音を抑圧できるため半導
体デバイスを実装するプリント配線基板上の電磁妨害雑
音抑圧用部品を不用とすることが可能、あるいは個数を
削減できる等の効果があり、基板サイズの縮小、配線パ
ターンの簡素化もでき、経済的効果は大きい。
【００５１】(3) Ｓｉ−Ｆｅ系等の扁平状金属磁性粉
末と樹脂との複合材においてはＶＨＦ帯からＳＨＦ帯
で、フェライト粉末と樹脂との複合材においてはＶＨＦ
帯からＵＨＦ帯で、複素比透磁率の効用が大きく、ディ
ジタルＩＣが発生する電磁妨害雑音の周波数スペクトラ
ムをカバーする。ちなみにＣＰＵ（マイクロプロセッ
サ）のクロック周波数は４００ＭＨｚまで上り、電磁妨
害雑音となるクロック周波数の高調波成分はＵＨＦ帯か
らＳＨＦ帯に及ぶ。また、パーソナルコンピューターの
メインクロック周波数は１００ＭＨｚにまで至り、電磁
妨害雑音となる高調波成分はＶＨＦ帯からＵＨＦ帯に及
ぶ。
末と樹脂との複合材においてはＶＨＦ帯からＳＨＦ帯
で、フェライト粉末と樹脂との複合材においてはＶＨＦ
帯からＵＨＦ帯で、複素比透磁率の効用が大きく、ディ
ジタルＩＣが発生する電磁妨害雑音の周波数スペクトラ
ムをカバーする。ちなみにＣＰＵ（マイクロプロセッ
サ）のクロック周波数は４００ＭＨｚまで上り、電磁妨
害雑音となるクロック周波数の高調波成分はＵＨＦ帯か
らＳＨＦ帯に及ぶ。また、パーソナルコンピューターの
メインクロック周波数は１００ＭＨｚにまで至り、電磁
妨害雑音となる高調波成分はＶＨＦ帯からＵＨＦ帯に及
ぶ。
【００５２】(4) 金型を用いた樹脂成型工法を適用で
きるため、半導体デバイスのインナーピンへコモンモー
ドフィルタ素子を形成する場合の形状、寸法設定の自由
度が大きい。
きるため、半導体デバイスのインナーピンへコモンモー
ドフィルタ素子を形成する場合の形状、寸法設定の自由
度が大きい。
【図１】本発明に係るコモンモードフィルタ素子内蔵半
導体デバイスの第１の実施の形態を示す平断面図であ
る。
導体デバイスの第１の実施の形態を示す平断面図であ
る。
【図２】同等価回路図である。
【図３】第１の実施の形態の製造過程で用いるリードフ
レーム及びこれに成型されたコモンモードフィルタ素子
を示す平面図である。
レーム及びこれに成型されたコモンモードフィルタ素子
を示す平面図である。
【図４】第１の実施の形態の構成を適用した応用例を示
す等価回路図である。
す等価回路図である。
【図５】同じく他の応用例を示す等価回路図である。
【図６】本発明の第２の実施の形態を示す平断面図であ
る。
る。
【図７】同等価回路図である。
【図８】第２の実施の形態の製造過程で用いるリードフ
レーム及びこれに成型されたコモンモードフィルタ素子
を示す平面図である。
レーム及びこれに成型されたコモンモードフィルタ素子
を示す平面図である。
【図９】第２の実施の形態の構成を適用した応用例を示
す等価回路図である。
す等価回路図である。
【図１０】差動伝送ラインにおいてコモンモード電磁妨
害雑音が発生する理由を示す波形図である。
害雑音が発生する理由を示す波形図である。
【図１１】第２の実施の形態の構成を適用した他の応用
例を示す等価回路図である。
例を示す等価回路図である。
【図１２】図１１の回路においてコモンモードフィルタ
素子を設けたときの伝送信号への影響を説明する波形図
である。
素子を設けたときの伝送信号への影響を説明する波形図
である。
【図１３】本発明の第３の実施の形態を示す平断面図で
ある。
ある。
【図１４】同等価回路図である。
【図１５】第３の実施の形態の製造過程で用いるリード
フレーム及びこれに成型されたコモンモードフィルタ素
子を示す平面図である。
フレーム及びこれに成型されたコモンモードフィルタ素
子を示す平面図である。
【図１６】第３の実施の形態の構成を適用した応用例を
示す等価回路図である。
示す等価回路図である。
【図１７】コモンモードフィルタ素子を構成するための
複合磁性材料の１例であって、フェライト粉末と樹脂の
複合磁性材料の複素比透磁率の実数部を示すグラフであ
る。
複合磁性材料の１例であって、フェライト粉末と樹脂の
複合磁性材料の複素比透磁率の実数部を示すグラフであ
る。
【図１８】コモンモードフィルタ素子を構成するための
複合磁性材料の他の例であって、金属磁性粉末と樹脂の
複合磁性材料の複素比透磁率の実数部を示すグラフであ
る。
複合磁性材料の他の例であって、金属磁性粉末と樹脂の
複合磁性材料の複素比透磁率の実数部を示すグラフであ
る。
【図１９】金属磁性粉末と樹脂の複合磁性材料を用いた
コモンモードフィルタ素子の１本のインナーリード当た
りのインピーダンスの周波数特性を示すグラフである。
コモンモードフィルタ素子の１本のインナーリード当た
りのインピーダンスの周波数特性を示すグラフである。
【図２０】従来のＩＣにおける電磁妨害雑音抑圧技術の
１例を示す斜視図である。
１例を示す斜視図である。
【図２１】従来のＩＣにおける電磁妨害雑音抑圧技術の
他の例を示す回路図である。
他の例を示す回路図である。
１，４，１５ ＩＣチップ １０ リードフレーム １１，１１ａ，１１ｂ，１１ｃ，１１ｄ 導体リード １２ａ，１２ｂ，１２ｃ，１２ｄ インナーリード １６ 外装パッケージ ２０，２０Ａ，２０Ｂ コモンモードフィルタ素子 ２１ 複合磁性材料 ２２ 非磁性材 ３０，３１，３２，４０，４１ ＩＣ ３５ コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 恭裕 宮城県仙台市泉区泉が丘３丁目20番24号ヒ ルコート泉203 (72)発明者 赤地 義昭 東京都中央区日本橋一丁目13番１号ティー ディーケイ株式会社内
Claims (4)
- 【請求項１】 直流電源供給用のインナーリード対の周
囲に複合磁性材料を環状に設けてコモンモードフィルタ
素子を外装パッケージ内部に構成したことを特徴とする
コモンモードフィルタ素子内蔵半導体デバイス。 - 【請求項２】 入出力信号の差動伝送を行うインナーリ
ード対の周囲に複合磁性材料を環状に設けてコモンモー
ドフィルタ素子を外装パッケージ内部に構成したことを
特徴とするコモンモードフィルタ素子内蔵半導体デバイ
ス。 - 【請求項３】 直流電源供給用のインナーリード対の周
囲及び入出力信号の差動伝送を行うインナーリード対の
周囲にそれぞれ複合磁性材料を環状に設けてコモンモー
ドフィルタ素子を外装パッケージ内部に構成したことを
特徴とするコモンモードフィルタ素子内蔵半導体デバイ
ス。 - 【請求項４】 前記複合磁性材料は、フェライト粉末又
は金属磁性粉末を樹脂で成型したものである請求項１，
２又は３記載のコモンモードフィルタ素子内蔵半導体デ
バイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23031498A JP2000058740A (ja) | 1998-07-31 | 1998-07-31 | コモンモードフィルタ素子内蔵半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23031498A JP2000058740A (ja) | 1998-07-31 | 1998-07-31 | コモンモードフィルタ素子内蔵半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058740A true JP2000058740A (ja) | 2000-02-25 |
Family
ID=16905900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23031498A Pending JP2000058740A (ja) | 1998-07-31 | 1998-07-31 | コモンモードフィルタ素子内蔵半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058740A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425757B2 (en) | 2003-12-22 | 2008-09-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor power module |
| US7719092B2 (en) | 2005-06-20 | 2010-05-18 | Fuji Electric Device Technology Co., Ltd. | Power semiconductor module |
| US8624367B2 (en) | 2008-10-30 | 2014-01-07 | Denso Corporation | Semiconductor device including semiconductor chip mounted on lead frame |
| JP2015517098A (ja) * | 2012-03-20 | 2015-06-18 | アレグロ・マイクロシステムズ・エルエルシー | 分割リードフレームを有する集積回路パッケージ |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
-
1998
- 1998-07-31 JP JP23031498A patent/JP2000058740A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425757B2 (en) | 2003-12-22 | 2008-09-16 | Fuji Electric Device Technology Co., Ltd. | Semiconductor power module |
| DE102004059353B4 (de) * | 2003-12-22 | 2010-11-11 | Fuji Electric Systems Co., Ltd. | Halbleiter-Leistungsmodul |
| US7719092B2 (en) | 2005-06-20 | 2010-05-18 | Fuji Electric Device Technology Co., Ltd. | Power semiconductor module |
| US8624367B2 (en) | 2008-10-30 | 2014-01-07 | Denso Corporation | Semiconductor device including semiconductor chip mounted on lead frame |
| US9029993B2 (en) | 2008-10-30 | 2015-05-12 | Denso Corporation | Semiconductor device including semiconductor chip mounted on lead frame |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| JP2015517098A (ja) * | 2012-03-20 | 2015-06-18 | アレグロ・マイクロシステムズ・エルエルシー | 分割リードフレームを有する集積回路パッケージ |
| US10230006B2 (en) | 2012-03-20 | 2019-03-12 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an electromagnetic suppressor |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10916665B2 (en) | 2012-03-20 | 2021-02-09 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil |
| US11444209B2 (en) | 2012-03-20 | 2022-09-13 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil enclosed with a semiconductor die by a mold material |
| US11677032B2 (en) | 2012-03-20 | 2023-06-13 | Allegro Microsystems, Llc | Sensor integrated circuit with integrated coil and element in central region of mold material |
| US11828819B2 (en) | 2012-03-20 | 2023-11-28 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US11961920B2 (en) | 2012-03-20 | 2024-04-16 | Allegro Microsystems, Llc | Integrated circuit package with magnet having a channel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174843B2 (en) | Printed circuit board | |
| WO2018159290A1 (ja) | 薄膜シールド層付き電子部品 | |
| JPH10321973A (ja) | プリント基板 | |
| US9240779B2 (en) | Gate driving circuit | |
| JP2017123366A (ja) | コイル部品及びこれを備える回路基板 | |
| US7116203B2 (en) | Circuit using choke coil and choke coil | |
| JP2000058740A (ja) | コモンモードフィルタ素子内蔵半導体デバイス | |
| JP2000331841A (ja) | コイル | |
| JP2005340577A (ja) | 多層プリント基板 | |
| JP2005167468A (ja) | 電子装置および半導体装置 | |
| JP2003018224A (ja) | 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ | |
| JP2006013168A (ja) | コイルおよびラインフィルタ | |
| JP2000091491A (ja) | デカップリング回路内蔵半導体デバイス | |
| JP2003045978A (ja) | 半導体装置 | |
| JP2019220665A (ja) | コイル部品 | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP3308260B2 (ja) | Ｅｍｉフィルタ素子付き集積回路 | |
| JP2006042538A (ja) | 超小型電力変換装置及び磁気デバイス | |
| JP3142060B2 (ja) | ノイズフィルタ | |
| JP7363559B2 (ja) | コイル部品及びこれを備える回路基板 | |
| JP2000114906A (ja) | ローパスフィルタ | |
| WO2023032732A1 (ja) | スイッチング電源装置 | |
| US11903123B1 (en) | Common-mode filtering for converting differential signaling to single-ended signaling | |
| JP3159445B2 (ja) | 高周波発振装置 | |
| JP2002100724A (ja) | 貫通型ｅｍｉフィルタ付き半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020507 |