JPH09190923A - プリントインダクタ - Google Patents
プリントインダクタInfo
- Publication number
- JPH09190923A JPH09190923A JP139596A JP139596A JPH09190923A JP H09190923 A JPH09190923 A JP H09190923A JP 139596 A JP139596 A JP 139596A JP 139596 A JP139596 A JP 139596A JP H09190923 A JPH09190923 A JP H09190923A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed
- printed inductor
- layer
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 その付近のＧＮＤパターンを大きく分断せ
ず、電源ラインの電流容量も大きいプリント回路素子、
特にプリントインダクタを提供する。 【解決手段】 第１層の電源ライン上にスパイラルイン
ダクタンスパターン１１が設けられ、その中心部の端末
は複数のスルーホール１２によって第２層の引き出し線
１４に接続されている。パターン１１は、従来例では略
正方形のラインで形成されていたが、本発明では電源ラ
インの方向に長辺を有する略長方形のラインで形成され
ており、ＧＮＤパターン１３の分断幅が少ない。また、
スパイラルインダクタンスパターン１１の電源ライン方
向のラインが長く形成されていることから、中央部の端
末も直線上に配列された複数のＶＣＣスルーホール１２
で第２層に設けられた電源ラインと平行な引き出し線１
４に接続できるので、電源ラインからの電流容量も大き
くでき、熱や衝撃による断線も予防できる。
ず、電源ラインの電流容量も大きいプリント回路素子、
特にプリントインダクタを提供する。 【解決手段】 第１層の電源ライン上にスパイラルイン
ダクタンスパターン１１が設けられ、その中心部の端末
は複数のスルーホール１２によって第２層の引き出し線
１４に接続されている。パターン１１は、従来例では略
正方形のラインで形成されていたが、本発明では電源ラ
インの方向に長辺を有する略長方形のラインで形成され
ており、ＧＮＤパターン１３の分断幅が少ない。また、
スパイラルインダクタンスパターン１１の電源ライン方
向のラインが長く形成されていることから、中央部の端
末も直線上に配列された複数のＶＣＣスルーホール１２
で第２層に設けられた電源ラインと平行な引き出し線１
４に接続できるので、電源ラインからの電流容量も大き
くでき、熱や衝撃による断線も予防できる。
Description
【０００１】
【発明の属する技術分野】本発明は電子機器に用いられ
るプリント回路基板上にプリント回路で形成される回路
素子に関し、特にプリントインダクタに関する。
るプリント回路基板上にプリント回路で形成される回路
素子に関し、特にプリントインダクタに関する。
【０００２】
【従来の技術】従来、プリント回路基板上の電気素子
は、電子部品をはんだ付けで実装するのが一般的であ
る。最近、高周波回路等ではスパイラルパターンやパラ
レルパターンでインダクタを作ったり、遅延時間を持た
せたりして信号回路を形成することが行なわれるように
なった。そこで近年ではプリント回路基板上において
も、例えばＩＣ等の電子部品ヘの電源供給ラインに高周
波フィルタ等を付けたい場合に、コストダウンのために
パターンで回路素子を形成しフィルタの構成要素として
用いることが行われるようになってきている。
は、電子部品をはんだ付けで実装するのが一般的であ
る。最近、高周波回路等ではスパイラルパターンやパラ
レルパターンでインダクタを作ったり、遅延時間を持た
せたりして信号回路を形成することが行なわれるように
なった。そこで近年ではプリント回路基板上において
も、例えばＩＣ等の電子部品ヘの電源供給ラインに高周
波フィルタ等を付けたい場合に、コストダウンのために
パターンで回路素子を形成しフィルタの構成要素として
用いることが行われるようになってきている。
【０００３】図４は、第一の従来例の正方形型のスパイ
ラルインダクタンスパターンを示す模式的平面図で、
（ａ）が第１層のパターン、（ｂ）が第２層のパターン
を表している。図５は第二の従来例の丸型のスパイラル
インダクタンスパターンを示す模式的平面図で、（ａ）
が第１層のパターン、（ｂ）が第２層のパターンを表し
ている。図中符号４１、５１はスパイラルインダクタン
スパターン、４２、５２はＶＣＣスルーホール、４４、
５４は引き出し線を示す。
ラルインダクタンスパターンを示す模式的平面図で、
（ａ）が第１層のパターン、（ｂ）が第２層のパターン
を表している。図５は第二の従来例の丸型のスパイラル
インダクタンスパターンを示す模式的平面図で、（ａ）
が第１層のパターン、（ｂ）が第２層のパターンを表し
ている。図中符号４１、５１はスパイラルインダクタン
スパターン、４２、５２はＶＣＣスルーホール、４４、
５４は引き出し線を示す。
【０００４】第１層のスパイラルインダクタンスパター
ン４１、５１は正方形もしくは円形で構成されており、
中央の一端は一個のＶＣＣスルーホール４２、５２を経
由して、第２層の引き出し線４４、５４に接続されてい
る。
ン４１、５１は正方形もしくは円形で構成されており、
中央の一端は一個のＶＣＣスルーホール４２、５２を経
由して、第２層の引き出し線４４、５４に接続されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに電源ラインにパターンで回路素子（以下、パターン
素子と呼ぶ）を作る場合、電流許容量を大きくするため
には、スルーホール径を大きくしたり、パターン幅を太
くしたりしなければならない。そのことによって、電源
ラインで分断されているＧＮＤパターンを、さらにパタ
ーン素子によっても大きく分断してしまうことになる。
この時、その部分の他の層に大きなべタＧＮＤが有り、
分断された双方のＧＮＤパターンがそのべタＧＮＤに、
数点でスルーホール接続されているような状態であれば
よいが、通常は他の層には信号配線等が走っておりあま
り大きなベタＧＮＤが存在しないため、パターン素子が
大きな形状になってしまうと、うまくＧＮＤ間の橋渡し
ができない場合が多い。
うに電源ラインにパターンで回路素子（以下、パターン
素子と呼ぶ）を作る場合、電流許容量を大きくするため
には、スルーホール径を大きくしたり、パターン幅を太
くしたりしなければならない。そのことによって、電源
ラインで分断されているＧＮＤパターンを、さらにパタ
ーン素子によっても大きく分断してしまうことになる。
この時、その部分の他の層に大きなべタＧＮＤが有り、
分断された双方のＧＮＤパターンがそのべタＧＮＤに、
数点でスルーホール接続されているような状態であれば
よいが、通常は他の層には信号配線等が走っておりあま
り大きなベタＧＮＤが存在しないため、パターン素子が
大きな形状になってしまうと、うまくＧＮＤ間の橋渡し
ができない場合が多い。
【０００６】これでは、例えば３端子フィルタのように
部品中央でＧＮＤの太いパターンが繋がる場合と比較し
てＧＮＤの繋がりが弱くなり、それに起因する放射ノイ
ズが増大し、電磁波障害の規格値をクリアするのが難し
くなるという問題がある。
部品中央でＧＮＤの太いパターンが繋がる場合と比較し
てＧＮＤの繋がりが弱くなり、それに起因する放射ノイ
ズが増大し、電磁波障害の規格値をクリアするのが難し
くなるという問題がある。
【０００７】本発明の目的は、その付近のＧＮＤパター
ンを大きく分断せず、電源ラインの電流容量も大きいプ
リント回路、特にプリントインダクタを提供することに
ある。
ンを大きく分断せず、電源ラインの電流容量も大きいプ
リント回路、特にプリントインダクタを提供することに
ある。
【０００８】
【課題を解決するための手段】本発明のプリントインダ
クタは、電子機器に用いられるプリント回路基板上にプ
リント回路で形成されるプリントインダクタにおいて、
プリント回路基板の１層に配設されたプリントインダク
タを形成するスパイラル状の回路のラインは、平行する
直線状の複数の長辺と該長辺を結ぶ複数の短辺とで構成
され、中央部のスパイラル状の回路の端末部は長辺を形
成し、端末部の長辺と異なる層の略同一位置に形成され
た引き出し線回路とを接続する複数のスルーホールが設
けられている。
クタは、電子機器に用いられるプリント回路基板上にプ
リント回路で形成されるプリントインダクタにおいて、
プリント回路基板の１層に配設されたプリントインダク
タを形成するスパイラル状の回路のラインは、平行する
直線状の複数の長辺と該長辺を結ぶ複数の短辺とで構成
され、中央部のスパイラル状の回路の端末部は長辺を形
成し、端末部の長辺と異なる層の略同一位置に形成され
た引き出し線回路とを接続する複数のスルーホールが設
けられている。
【０００９】また、長辺を結ぶ短辺が、長辺と略直交す
る直線状であってもよく、半円形状であってもよく、長
辺と略直角方向の直線状の短辺と長辺と直線状の短辺と
のそれぞれの先端を結ぶ斜交する直線とで形成されてい
てもよい。
る直線状であってもよく、半円形状であってもよく、長
辺と略直角方向の直線状の短辺と長辺と直線状の短辺と
のそれぞれの先端を結ぶ斜交する直線とで形成されてい
てもよい。
【００１０】また、プリントインダクタのスパイラルパ
ターンの全幅が、スパイラルパターンのの全長の１／２
以下であってもよい。
ターンの全幅が、スパイラルパターンのの全長の１／２
以下であってもよい。
【００１１】さらに、プリントインダクタの長辺が、プ
リントインダクタに接続する前後の電源ラインを結ぶ直
線の近傍に、略同一の方向に配設されていてもよい。
リントインダクタに接続する前後の電源ラインを結ぶ直
線の近傍に、略同一の方向に配設されていてもよい。
【００１２】プリントインダクタは細長い形状を有し、
該プリントインダクタと同層で、該プリントインダクタ
により短辺方向に分離して配置されたＧＮＤパターンに
対し、該プリントインダクタが他の層のＧＮＤパターン
とスルーホールを介して容易に接続されていてもよい。
該プリントインダクタと同層で、該プリントインダクタ
により短辺方向に分離して配置されたＧＮＤパターンに
対し、該プリントインダクタが他の層のＧＮＤパターン
とスルーホールを介して容易に接続されていてもよい。
【００１３】本発明では、プリントインダクタを形成す
るスパイラル状の回路のラインは、平行する直線状の複
数の長辺と該長辺を結ぶ複数の短辺とで構成され、スパ
イラルパターンの全幅がスパイラルパターンのの全長に
比べて細い構成となっており、中央部のスパイラル状の
回路の端末部は長辺を形成し、端末部の長辺と異なる層
の略同一位置に形成された引き出し線回路とを接続する
複数のスルーホールが設けられているので、電流許容量
を保ちながら、かつパターン素子によって削られるＧＮ
Ｄパターン部分の幅が小さくでき、前述のように分断さ
れたＧＮＤパターン部分の両サイドにスルーホールを設
けることにより、他の層にあるベタＧＮＤパターンが小
さくても、十分電気的な接続が可能になり、ＧＮＤパタ
ーンが橋渡しされることによりＧＮＤが強化される。
るスパイラル状の回路のラインは、平行する直線状の複
数の長辺と該長辺を結ぶ複数の短辺とで構成され、スパ
イラルパターンの全幅がスパイラルパターンのの全長に
比べて細い構成となっており、中央部のスパイラル状の
回路の端末部は長辺を形成し、端末部の長辺と異なる層
の略同一位置に形成された引き出し線回路とを接続する
複数のスルーホールが設けられているので、電流許容量
を保ちながら、かつパターン素子によって削られるＧＮ
Ｄパターン部分の幅が小さくでき、前述のように分断さ
れたＧＮＤパターン部分の両サイドにスルーホールを設
けることにより、他の層にあるベタＧＮＤパターンが小
さくても、十分電気的な接続が可能になり、ＧＮＤパタ
ーンが橋渡しされることによりＧＮＤが強化される。
【００１４】これにより、電源ラインにパターン素子で
フィルタを作ることにより、その部分のＧＮＤパターン
を分断してしまっても、分断されたＧＮＤパターンの両
サイドは他の層のベタＧＮＤを介して容易に接続され、
放射ノイズは抑制されることになる。
フィルタを作ることにより、その部分のＧＮＤパターン
を分断してしまっても、分断されたＧＮＤパターンの両
サイドは他の層のベタＧＮＤを介して容易に接続され、
放射ノイズは抑制されることになる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明による第１の
実施の形態のスパイラルインダクタンスパターンを示す
説明図であり、（ａ）はスパイラルインダクタンスパタ
ーンを利用してプリント配線板にフイルタを形成する際
の、そのフイルタ近傍の模式的斜視図、（ｂ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図、（ｃ）は第２層の模式的平面図である。図中
符号１１はスパイラルインダクタンスパターン、１２は
ＶＣＣスルーホール、１３はＧＮＤパターン、１４は引
き出し線、１５はチップコンデンサ、１６はＧＮＤスル
ーホールを示す。
て図面を参照して説明する。図１は本発明による第１の
実施の形態のスパイラルインダクタンスパターンを示す
説明図であり、（ａ）はスパイラルインダクタンスパタ
ーンを利用してプリント配線板にフイルタを形成する際
の、そのフイルタ近傍の模式的斜視図、（ｂ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図、（ｃ）は第２層の模式的平面図である。図中
符号１１はスパイラルインダクタンスパターン、１２は
ＶＣＣスルーホール、１３はＧＮＤパターン、１４は引
き出し線、１５はチップコンデンサ、１６はＧＮＤスル
ーホールを示す。
【００１６】第１層の電源ライン上にスパイラルインダ
クタンスパターン１１が設けられ、その中心部の端末は
複数のスルーホール１２によって第２層の引き出し線１
４に接続されている。一方、スパイラルインダクタンス
パターン１１の近傍にはチップコンデンサ１５が実装さ
れており、これらの素子の組み合わせによりＬＣフイル
タを形成している。
クタンスパターン１１が設けられ、その中心部の端末は
複数のスルーホール１２によって第２層の引き出し線１
４に接続されている。一方、スパイラルインダクタンス
パターン１１の近傍にはチップコンデンサ１５が実装さ
れており、これらの素子の組み合わせによりＬＣフイル
タを形成している。
【００１７】スパイラルインダクタンスパターン１１
は、従来例では略正方形のラインで形成されていたが、
本発明では電源ラインの方向に長辺を有する略長方形の
ラインで形成されている。
は、従来例では略正方形のラインで形成されていたが、
本発明では電源ラインの方向に長辺を有する略長方形の
ラインで形成されている。
【００１８】従って、電源ラインやスパイラルインダク
タンスパターン１１によって分断されたＧＮＤパターン
１３は、スパイラルインダクタンスパターン１１が横長
で分断される間隔が小さくてすむ事から、容易にＧＮＤ
スルーホール１６を介して他の層のベタＧＮＤパターン
に接続される。
タンスパターン１１によって分断されたＧＮＤパターン
１３は、スパイラルインダクタンスパターン１１が横長
で分断される間隔が小さくてすむ事から、容易にＧＮＤ
スルーホール１６を介して他の層のベタＧＮＤパターン
に接続される。
【００１９】また、スパイラルインダクタンスパターン
１１の電源ライン方向のラインが長く形成されているこ
とから、中央部の端末も直線上に配列された複数のＶＣ
Ｃスルーホール１２で第２層に設けられた電源ラインと
平行な引き出し線１４に接続できるので、電源ラインか
らの電流容量も大きくでき、熱や衝撃による断線も予防
できる。
１１の電源ライン方向のラインが長く形成されているこ
とから、中央部の端末も直線上に配列された複数のＶＣ
Ｃスルーホール１２で第２層に設けられた電源ラインと
平行な引き出し線１４に接続できるので、電源ラインか
らの電流容量も大きくでき、熱や衝撃による断線も予防
できる。
【００２０】図２は本発明の第２の実施の形態のスパイ
ラルインダクタンスパターンを示す説明図であり、
（ａ）はスパイラルインダクタンスパターンの形成され
た第１層の模式的平面図、（ｂ）は第２層の模式的平面
図である。図中符号２１はスパイラルインダクタンスパ
ターン、２２はＶＣＣスルーホール、２４は引き出し線
を示す。
ラルインダクタンスパターンを示す説明図であり、
（ａ）はスパイラルインダクタンスパターンの形成され
た第１層の模式的平面図、（ｂ）は第２層の模式的平面
図である。図中符号２１はスパイラルインダクタンスパ
ターン、２２はＶＣＣスルーホール、２４は引き出し線
を示す。
【００２１】本実施の形態では、第１の実施の形態では
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン２１の短辺の直線ラインが半円形のラ
インとなって長辺の直線ラインに接続されている。この
場合も第２層の引き出し線と接続する切り返し用のスル
ーホール２２は、長辺方向に複数個並ベて設けられてい
る。
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン２１の短辺の直線ラインが半円形のラ
インとなって長辺の直線ラインに接続されている。この
場合も第２層の引き出し線と接続する切り返し用のスル
ーホール２２は、長辺方向に複数個並ベて設けられてい
る。
【００２２】図３は本発明の第３の実施の形態のスパイ
ラルインダクタンスパターンを示す説明図であり、
（ａ）はスパイラルインダクタンスパターンの形成され
た第１層の模式的平面図、（ｂ）は第２層の模式的平面
図である。図中符号３１はスパイラルインダクタンスパ
ターン、３２はＶＣＣスルーホール、３４は引き出し線
を示す。
ラルインダクタンスパターンを示す説明図であり、
（ａ）はスパイラルインダクタンスパターンの形成され
た第１層の模式的平面図、（ｂ）は第２層の模式的平面
図である。図中符号３１はスパイラルインダクタンスパ
ターン、３２はＶＣＣスルーホール、３４は引き出し線
を示す。
【００２３】本実施の形態では、第１の実施の形態では
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン３１の長辺と短辺の交叉部を斜めの直
線で結び略長八角形のスパイラルを構成している。この
場合も第２層の引き出し線と接続する切り返し用のスル
ーホール３２は、長辺方向に複数個並ベて設けられてい
る。
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン３１の長辺と短辺の交叉部を斜めの直
線で結び略長八角形のスパイラルを構成している。この
場合も第２層の引き出し線と接続する切り返し用のスル
ーホール３２は、長辺方向に複数個並ベて設けられてい
る。
【００２４】
【発明の効果】以上説明したように本発明は、従来例で
は略正方形のラインで形成されていたスパイラルインダ
クタンスパターンが、電源ラインの方向に長辺を有する
略長方形や、短辺が半円形で長辺が直線の構成や、短辺
と長辺の交叉部を斜めの直線で結び略長八角形の構成の
スパイラル形状となっており、電源ラインと直交する方
向のスパイラルの幅が狭くなっている。
は略正方形のラインで形成されていたスパイラルインダ
クタンスパターンが、電源ラインの方向に長辺を有する
略長方形や、短辺が半円形で長辺が直線の構成や、短辺
と長辺の交叉部を斜めの直線で結び略長八角形の構成の
スパイラル形状となっており、電源ラインと直交する方
向のスパイラルの幅が狭くなっている。
【００２５】従って、電源ラインやスパイラルインダク
タンスパターンによって分断されたＧＮＤパターンは、
スパイラルインダクタンスパターンで分断される間隔が
小さくてすむ事から、容易にＧＮＤスルーホールを介し
て他の層のベタＧＮＤパターンに接続される。そのた
め、例えばプリント基板からの放射ノイズを抑制するた
めに、電源ラインに入れたパターン素子によって、その
付近のＧＮＤパターンが分断されてしまい、逆に放射ノ
イズ特性が悪くなる恐れがあるといつたことが解消され
るという効果がある。
タンスパターンによって分断されたＧＮＤパターンは、
スパイラルインダクタンスパターンで分断される間隔が
小さくてすむ事から、容易にＧＮＤスルーホールを介し
て他の層のベタＧＮＤパターンに接続される。そのた
め、例えばプリント基板からの放射ノイズを抑制するた
めに、電源ラインに入れたパターン素子によって、その
付近のＧＮＤパターンが分断されてしまい、逆に放射ノ
イズ特性が悪くなる恐れがあるといつたことが解消され
るという効果がある。
【００２６】また、スパイラルインダクタンスパターン
の電源ライン方向のラインが長く形成されていることか
ら、中央部の端末も直線上に配列された複数のＶＣＣス
ルーホールで他層に設けられた電源ラインと平行な引き
出し線に接続できるので、電源ラインからの電流容量も
大きくでき、熱や衝撃による断線も予防できるという効
果がある。
の電源ライン方向のラインが長く形成されていることか
ら、中央部の端末も直線上に配列された複数のＶＣＣス
ルーホールで他層に設けられた電源ラインと平行な引き
出し線に接続できるので、電源ラインからの電流容量も
大きくでき、熱や衝撃による断線も予防できるという効
果がある。
【００２７】よって間題なくパターン素子をノイズ除去
フィルタとして使用することができ、高価なフィルタ部
品を使うのに比べて大きなコストダウン効果が期待でき
る。また、このような縦（横）長形状にする事により、
バスラインのような混み入った部分ヘのパターン素子の
利用も可能となる。
フィルタとして使用することができ、高価なフィルタ部
品を使うのに比べて大きなコストダウン効果が期待でき
る。また、このような縦（横）長形状にする事により、
バスラインのような混み入った部分ヘのパターン素子の
利用も可能となる。
【図１】本発明による第１の実施の形態のスパイラルイ
ンダクタンスパターンを示す説明図である。（ａ）はス
パイラルインダクタンスパターンを利用してプリント配
線板にフイルタを形成する際の、そのフイルタ近傍の模
式的斜視図である。（ｂ）はスパイラルインダクタンス
パターンの形成された第１層の模式的平面図である。
（ｃ）は第２層の模式的平面図である。
ンダクタンスパターンを示す説明図である。（ａ）はス
パイラルインダクタンスパターンを利用してプリント配
線板にフイルタを形成する際の、そのフイルタ近傍の模
式的斜視図である。（ｂ）はスパイラルインダクタンス
パターンの形成された第１層の模式的平面図である。
（ｃ）は第２層の模式的平面図である。
【図２】本発明の第２の実施の形態のスパイラルインダ
クタンスパターンを示す説明図である。（ａ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図である。（ｂ）は第２層の模式的平面図であ
る。
クタンスパターンを示す説明図である。（ａ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図である。（ｂ）は第２層の模式的平面図であ
る。
【図３】本発明の第３の実施の形態のスパイラルインダ
クタンスパターンを示す説明図である。（ａ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図である。（ｂ）は第２層の模式的平面図であ
る。
クタンスパターンを示す説明図である。（ａ）はスパイ
ラルインダクタンスパターンの形成された第１層の模式
的平面図である。（ｂ）は第２層の模式的平面図であ
る。
【図４】第１の従来例の正方形型のスパイラルインダク
タンスパターンを示す模式的平面図である。（ａ）が第
１層のパターンである。（ｂ）が第２層のパターンであ
る。
タンスパターンを示す模式的平面図である。（ａ）が第
１層のパターンである。（ｂ）が第２層のパターンであ
る。
【図５】第２の従来例の丸型のスパイラルインダクタン
スパターンを示す模式的平面図である。（ａ）が第１層
のパターンである。（ｂ）が第２層のパターンである。
スパターンを示す模式的平面図である。（ａ）が第１層
のパターンである。（ｂ）が第２層のパターンである。
１１、２１、３１、４１、５１ スパイラルインダク
タンスパターン １２、２２、３２、４２、５２ ＶＣＣスルーホール １３ ＧＮＤパターン １４、２４、３４、４４、５４ 引き出し線 １５ チップコンデンサ １６ ＧＮＤスルーホール
タンスパターン １２、２２、３２、４２、５２ ＶＣＣスルーホール １３ ＧＮＤパターン １４、２４、３４、４４、５４ 引き出し線 １５ チップコンデンサ １６ ＧＮＤスルーホール
Claims (7)
- 【請求項１】 プリント回路基板上にプリント回路で形
成されるプリントインダクタにおいて、 前記プリント回路基板の１層に配設された前記プリント
インダクタを形成するスパイラル状の回路のラインは、
平行する直線状の複数の長辺と該長辺を結ぶ複数の短辺
とで構成され、中央部のスパイラル状の回路の端末部は
長辺を形成し、前記端末部の長辺と異なる層の略同一位
置に形成された引き出し線回路とを接続する複数のスル
ーホールが設けられていることを特徴とするプリントイ
ンダクタ。 - 【請求項２】 請求項１記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、前記長辺と略直交する直線
状であることを特徴とするプリントインダクタ。 - 【請求項３】 請求項１記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、半円形状であることを特徴
とするプリントインダクタ。 - 【請求項４】 請求項１記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、前記長辺と略直角方向の直
線状の短辺と、前記長辺と前記直線状の短辺とのそれぞ
れの先端を結ぶ斜交する直線とで形成されていることを
特徴とするプリントインダクタ。 - 【請求項５】 請求項１から請求項４のいずれか１項に
記載のプリントインダクタにおいて、 前記プリントインダクタのスパイラルパターンの全幅
が、スパイラルパターンの全長の１／２以下であること
を特徴とするプリントインダクタ。 - 【請求項６】 請求項１から請求項５のいずれか１項に
記載のプリントインダクタにおいて、 前記プリントインダクタの前記長辺が、前記プリントイ
ンダクタに接続する前後の電源ラインを結ぶ直線の近傍
に、略同一の方向に配設されていることを特徴とするプ
リントインダクタ。 - 【請求項７】 請求項１から請求項５のいずれか１項に
記載のプリントインダクタにおいて、 前記プリントインダクタは細長い形状を有し、該プリン
トインダクタと同層で、該プリントインダクタにより短
辺方向に分離して配置されたＧＮＤパターンに対し、該
プリントインダクタが他の層のＧＮＤパターンとスルー
ホールを介して容易に接続されていることを特徴とする
プリントインダクタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00139596A JP3530663B2 (ja) | 1996-01-09 | 1996-01-09 | プリントインダクタ |
| US08/714,442 US5777277A (en) | 1995-09-21 | 1996-09-16 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00139596A JP3530663B2 (ja) | 1996-01-09 | 1996-01-09 | プリントインダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09190923A true JPH09190923A (ja) | 1997-07-22 |
| JP3530663B2 JP3530663B2 (ja) | 2004-05-24 |
Family
ID=11500313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00139596A Expired - Fee Related JP3530663B2 (ja) | 1995-09-21 | 1996-01-09 | プリントインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3530663B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253158A (ja) * | 2008-04-09 | 2009-10-29 | Nec Corp | 可変インダクタ |
| JP2015198242A (ja) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ型コイル部品及びその実装基板 |
| JP2018121066A (ja) * | 2018-03-08 | 2018-08-02 | 日東電工株式会社 | コイルプリント配線基板、受電モジュール、電池ユニットおよび受電通信モジュール |
| JP2018186241A (ja) * | 2017-04-27 | 2018-11-22 | 株式会社村田製作所 | 電子部品およびその製造方法 |
-
1996
- 1996-01-09 JP JP00139596A patent/JP3530663B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253158A (ja) * | 2008-04-09 | 2009-10-29 | Nec Corp | 可変インダクタ |
| JP2015198242A (ja) * | 2014-04-02 | 2015-11-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ型コイル部品及びその実装基板 |
| JP2018186241A (ja) * | 2017-04-27 | 2018-11-22 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP2018121066A (ja) * | 2018-03-08 | 2018-08-02 | 日東電工株式会社 | コイルプリント配線基板、受電モジュール、電池ユニットおよび受電通信モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3530663B2 (ja) | 2004-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0845738A (ja) | インダクタンス素子 | |
| US6757174B2 (en) | Switching power-supply module | |
| JPH1074625A (ja) | インダクタ素子 | |
| JPS6316906B2 (ja) | ||
| JP3530663B2 (ja) | プリントインダクタ | |
| JPH07272934A (ja) | プリント基板 | |
| JP3212657B2 (ja) | プリント回路基板 | |
| EP1286464B1 (en) | Coupling adjusting structure for double-tuned circuit | |
| US5416274A (en) | Circuit board | |
| JPS63299394A (ja) | 印刷配線板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP3285154B2 (ja) | 表面実装型電子部品の実装構造 | |
| JPH0897036A (ja) | 電子回路基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JPH0462801A (ja) | チップ型電子部品 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| JP2001044046A (ja) | コイル部品及びコイル部品搭載混成集積回路装置 | |
| JP3490185B2 (ja) | 多層配線構造 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
| JPH04133493A (ja) | 電子部品の実装方法 | |
| JPS6325707Y2 (ja) | ||
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPH05102626A (ja) | プリント基板 | |
| JPH0590728A (ja) | 混成集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |