JP3530663B2 - プリントインダクタ - Google Patents
プリントインダクタInfo
- Publication number
- JP3530663B2 JP3530663B2 JP00139596A JP139596A JP3530663B2 JP 3530663 B2 JP3530663 B2 JP 3530663B2 JP 00139596 A JP00139596 A JP 00139596A JP 139596 A JP139596 A JP 139596A JP 3530663 B2 JP3530663 B2 JP 3530663B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- printed
- printed inductor
- layer
- spiral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
るプリント回路基板上にプリント回路で形成される回路
素子に関し、特にプリントインダクタに関する。
は、電子部品をはんだ付けで実装するのが一般的であ
る。最近、高周波回路等ではスパイラルパターンやパラ
レルパターンでインダクタを作ったり、遅延時間を持た
せたりして信号回路を形成することが行なわれるように
なった。そこで近年ではプリント回路基板上において
も、例えばIC等の電子部品ヘの電源供給ラインに高周
波フィルタ等を付けたい場合に、コストダウンのために
パターンで回路素子を形成しフィルタの構成要素として
用いることが行われるようになってきている。
ラルインダクタンスパターンを示す模式的平面図で、
(a)が第1層のパターン、(b)が第2層のパターン
を表している。図5は第二の従来例の丸型のスパイラル
インダクタンスパターンを示す模式的平面図で、(a)
が第1層のパターン、(b)が第2層のパターンを表し
ている。図中符号41、51はスパイラルインダクタン
スパターン、42、52はVCCスルーホール、44、
54は引き出し線を示す。
ン41、51は正方形もしくは円形で構成されており、
中央の一端は一個のVCCスルーホール42、52を経
由して、第2層の引き出し線44、54に接続されてい
る。
うに電源ラインにパターンで回路素子(以下、パターン
素子と呼ぶ)を作る場合、電流許容量を大きくするため
には、スルーホール径を大きくしたり、パターン幅を太
くしたりしなければならない。そのことによって、電源
ラインで分断されているGNDパターンを、さらにパタ
ーン素子によっても大きく分断してしまうことになる。
この時、その部分の他の層に大きなべタGNDが有り、
分断された双方のGNDパターンがそのべタGNDに、
数点でスルーホール接続されているような状態であれば
よいが、通常は他の層には信号配線等が走っておりあま
り大きなベタGNDが存在しないため、パターン素子が
大きな形状になってしまうと、うまくGND間の橋渡し
ができない場合が多い。
部品中央でGNDの太いパターンが繋がる場合と比較し
てGNDの繋がりが弱くなり、それに起因する放射ノイ
ズが増大し、電磁波障害の規格値をクリアするのが難し
くなるという問題がある。
ンを大きく分断せず、電源ラインの電流容量も大きいプ
リント回路、特にプリントインダクタを提供することに
ある。
クタは、電子機器に用いられるプリント回路基板上に、
GNDパターンを分離するようにプリント回路で形成さ
れるプリントインダクタにおいて、プリント回路基板の
1層にはGNDパターンと、そのGNDパターンを分離
するように配設されたプリントインダクタを形成するス
パイラル状の回路のラインが設けられ、そのスパイラル
状の回路のラインは平行する直線状の複数の長辺と該長
辺を結ぶ複数の短辺とで構成され、GNDパターンを短
辺方向に分離し、中央部のスパイラル状の回路の端末部
は長辺を形成し、端末部に設けられた複数のスルーホー
ルにより、プリント回路基板の1層と異なる層に形成さ
れた引き出し線回路と接続されている。
る直線状であってもよく、半円形状であってもよく、長
辺と略直角方向の直線状の短辺と長辺と直線状の短辺と
のそれぞれの先端を結ぶ斜交する直線とで形成されてい
てもよい。
リントインダクタに接続する前後の電源ラインを結ぶ直
線の近傍に、略同一の方向に配設されていてもよい。
Dパターンとスルーホールを介して接続することで橋渡
しされていてもよい。
るスパイラル状の回路のラインは、平行する直線状の複
数の長辺と該長辺を結ぶ複数の短辺とで構成され、スパ
イラルパターンの全幅がスパイラルパターンのの全長に
比べて細い構成となっており、中央部のスパイラル状の
回路の端末部は長辺を形成し、端末部の長辺と異なる層
の略同一位置に形成された引き出し線回路とを接続する
複数のスルーホールが設けられているので、電流許容量
を保ちながら、かつパターン素子によって削られるGN
Dパターン部分の幅が小さくでき、前述のように分断さ
れたGNDパターン部分の両サイドにスルーホールを設
けることにより、他の層にあるベタGNDパターンが小
さくても、十分電気的な接続が可能になり、GNDパタ
ーンが橋渡しされることによりGNDが強化される。
フィルタを作ることにより、その部分のGNDパターン
を分断してしまっても、分断されたGNDパターンの両
サイドは他の層のベタGNDを介して容易に接続され、
放射ノイズは抑制されることになる。
て図面を参照して説明する。図1は本発明による第1の
実施の形態のスパイラルインダクタンスパターンを示す
説明図であり、(a)はスパイラルインダクタンスパタ
ーンを利用してプリント配線板にフイルタを形成する際
の、そのフイルタ近傍の模式的斜視図、(b)はスパイ
ラルインダクタンスパターンの形成された第1層の模式
的平面図、(c)は第2層の模式的平面図である。図中
符号11はスパイラルインダクタンスパターン、12は
VCCスルーホール、13はGNDパターン、14は引
き出し線、15はチップコンデンサ、16はGNDスル
ーホールを示す。
クタンスパターン11が設けられ、その中心部の端末は
複数のスルーホール12によって第2層の引き出し線1
4に接続されている。一方、スパイラルインダクタンス
パターン11の近傍にはチップコンデンサ15が実装さ
れており、これらの素子の組み合わせによりLCフイル
タを形成している。
は、従来例では略正方形のラインで形成されていたが、
本発明では電源ラインの方向に長辺を有する略長方形の
ラインで形成されている。
タンスパターン11によって分断されたGNDパターン
13は、スパイラルインダクタンスパターン11が横長
で分断される間隔が小さくてすむ事から、容易にGND
スルーホール16を介して他の層のベタGNDパターン
に接続される。
11の電源ライン方向のラインが長く形成されているこ
とから、中央部の端末も直線上に配列された複数のVC
Cスルーホール12で第2層に設けられた電源ラインと
平行な引き出し線14に接続できるので、電源ラインか
らの電流容量も大きくでき、熱や衝撃による断線も予防
できる。
ラルインダクタンスパターンを示す説明図であり、
(a)はスパイラルインダクタンスパターンの形成され
た第1層の模式的平面図、(b)は第2層の模式的平面
図である。図中符号21はスパイラルインダクタンスパ
ターン、22はVCCスルーホール、24は引き出し線
を示す。
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン21の短辺の直線ラインが半円形のラ
インとなって長辺の直線ラインに接続されている。この
場合も第2層の引き出し線と接続する切り返し用のスル
ーホール22は、長辺方向に複数個並ベて設けられてい
る。
ラルインダクタンスパターンを示す説明図であり、
(a)はスパイラルインダクタンスパターンの形成され
た第1層の模式的平面図、(b)は第2層の模式的平面
図である。図中符号31はスパイラルインダクタンスパ
ターン、32はVCCスルーホール、34は引き出し線
を示す。
略長方形であった第一層に設けられるスパイラルインダ
クタンスパターン31の長辺と短辺の交叉部を斜めの直
線で結び略長八角形のスパイラルを構成している。この
場合も第2層の引き出し線と接続する切り返し用のスル
ーホール32は、長辺方向に複数個並ベて設けられてい
る。
は略正方形のラインで形成されていたスパイラルインダ
クタンスパターンが、電源ラインの方向に長辺を有する
略長方形や、短辺が半円形で長辺が直線の構成や、短辺
と長辺の交叉部を斜めの直線で結び略長八角形の構成の
スパイラル形状となっており、電源ラインと直交する方
向のスパイラルの幅が狭くなっている。
タンスパターンによって分断されたGNDパターンは、
スパイラルインダクタンスパターンで分断される間隔が
小さくてすむ事から、容易にGNDスルーホールを介し
て他の層のベタGNDパターンに接続される。そのた
め、例えばプリント基板からの放射ノイズを抑制するた
めに、電源ラインに入れたパターン素子によって、その
付近のGNDパターンが分断されてしまい、逆に放射ノ
イズ特性が悪くなる恐れがあるといつたことが解消され
るという効果がある。
の電源ライン方向のラインが長く形成されていることか
ら、中央部の端末も直線上に配列された複数のVCCス
ルーホールで他層に設けられた電源ラインと平行な引き
出し線に接続できるので、電源ラインからの電流容量も
大きくでき、熱や衝撃による断線も予防できるという効
果がある。
フィルタとして使用することができ、高価なフィルタ部
品を使うのに比べて大きなコストダウン効果が期待でき
る。また、このような縦(横)長形状にする事により、
バスラインのような混み入った部分ヘのパターン素子の
利用も可能となる。
ンダクタンスパターンを示す説明図である。(a)はス
パイラルインダクタンスパターンを利用してプリント配
線板にフイルタを形成する際の、そのフイルタ近傍の模
式的斜視図である。(b)はスパイラルインダクタンス
パターンの形成された第1層の模式的平面図である。
(c)は第2層の模式的平面図である。
クタンスパターンを示す説明図である。(a)はスパイ
ラルインダクタンスパターンの形成された第1層の模式
的平面図である。(b)は第2層の模式的平面図であ
る。
クタンスパターンを示す説明図である。(a)はスパイ
ラルインダクタンスパターンの形成された第1層の模式
的平面図である。(b)は第2層の模式的平面図であ
る。
タンスパターンを示す模式的平面図である。(a)が第
1層のパターンである。(b)が第2層のパターンであ
る。
スパターンを示す模式的平面図である。(a)が第1層
のパターンである。(b)が第2層のパターンである。
タンスパターン 12、22、32、42、52 VCCスルーホール 13 GNDパターン 14、24、34、44、54 引き出し線 15 チップコンデンサ 16 GNDスルーホール
Claims (6)
- 【請求項1】 プリント回路基板上に、GNDパターン
を分離するようにプリント回路により形成されるプリン
トインダクタにおいて、 前記プリント回路基板の1層にはGNDパターンと、該
GNDパターンを分離するように配設された前記プリン
トインダクタを形成するスパイラル状の回路のラインが
設けられ、該スパイラル状の回路のラインは平行する直
線状の複数の長辺と該長辺を結ぶ複数の短辺とで構成さ
れ、前記GNDパターンを短辺方向に分離し、中央部の
スパイラル状の回路の端末部は長辺を形成し、前記端末
部に設けられた複数のスルーホールにより、前記プリン
ト回路基板の1層と異なる層に形成された引き出し線回
路と接続されていることを特徴とするプリントインダク
タ。 - 【請求項2】 請求項1記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、前記長辺と略直交する直線
状であることを特徴とするプリントインダクタ。 - 【請求項3】 請求項1記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、半円形状であることを特徴
とするプリントインダクタ。 - 【請求項4】 請求項1記載のプリントインダクタにお
いて、 前記長辺を結ぶ前記短辺が、前記長辺と略直角方向の直
線状の短辺と、前記長辺と前記直線状の短辺とのそれぞ
れの先端を結ぶ斜交する直線とで形成されていることを
特徴とするプリントインダクタ。 - 【請求項5】 請求項1から請求項4のいずれか1項に
記載のプリントインダクタにおいて、 前記プリントインダクタの前記長辺が、前記プリントイ
ンダクタに接続する前後の電源ラインを結ぶ直線の近傍
に、略同一の方向に配設されていることを特徴とするプ
リントインダクタ。 - 【請求項6】 請求項1から請求項5のいずれか1項に
記載のプリントインダクタにおいて、 前記分離されたGNDパターンは他の層のGNDパター
ンとスルーホールを介して接続することで橋渡しされて
いることを特徴とするプリントインダクタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00139596A JP3530663B2 (ja) | 1996-01-09 | 1996-01-09 | プリントインダクタ |
US08/714,442 US5777277A (en) | 1995-09-21 | 1996-09-16 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00139596A JP3530663B2 (ja) | 1996-01-09 | 1996-01-09 | プリントインダクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09190923A JPH09190923A (ja) | 1997-07-22 |
JP3530663B2 true JP3530663B2 (ja) | 2004-05-24 |
Family
ID=11500313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00139596A Expired - Fee Related JP3530663B2 (ja) | 1995-09-21 | 1996-01-09 | プリントインダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3530663B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5125706B2 (ja) * | 2008-04-09 | 2013-01-23 | 日本電気株式会社 | 可変インダクタ |
KR20150114747A (ko) * | 2014-04-02 | 2015-10-13 | 삼성전기주식회사 | 칩형 코일 부품 및 그 실장 기판 |
JP6627819B2 (ja) * | 2017-04-27 | 2020-01-08 | 株式会社村田製作所 | 電子部品およびその製造方法 |
JP2018121066A (ja) * | 2018-03-08 | 2018-08-02 | 日東電工株式会社 | コイルプリント配線基板、受電モジュール、電池ユニットおよび受電通信モジュール |
-
1996
- 1996-01-09 JP JP00139596A patent/JP3530663B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09190923A (ja) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253765B2 (ja) | 半導体装置 | |
JP3666967B2 (ja) | グランド間接続構造 | |
US5777277A (en) | Printed circuit board | |
US4868980A (en) | Method of designing and manufacturing circuits using universal circuit board | |
JPH05102648A (ja) | プリント基板 | |
US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
JP3530663B2 (ja) | プリントインダクタ | |
JPH1074625A (ja) | インダクタ素子 | |
JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
JPS6316906B2 (ja) | ||
JP3212657B2 (ja) | プリント回路基板 | |
JPH07272934A (ja) | プリント基板 | |
EP1179971B1 (en) | Printed circuit board with pins for being connected to electronic part mounted thereon | |
US5416274A (en) | Circuit board | |
US20040058593A1 (en) | Coupling adjusting structure for double-tuned circuit | |
JPS63299394A (ja) | 印刷配線板 | |
JPS60160641A (ja) | リ−ドレスパツケ−ジicの基板実装方法 | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
JPH0427195Y2 (ja) | ||
JPH0124901Y2 (ja) | ||
JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
JPH04133493A (ja) | 電子部品の実装方法 | |
JPH0593010U (ja) | 電磁コイル | |
JPH05102626A (ja) | プリント基板 | |
JPS6010799A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |