FI113908B - Syöttönastojen uudelleenjärjestely integroitua piirimoduulia ja integroitua piirisirua varten - Google Patents
Syöttönastojen uudelleenjärjestely integroitua piirimoduulia ja integroitua piirisirua varten Download PDFInfo
- Publication number
- FI113908B FI113908B FI900653A FI900653A FI113908B FI 113908 B FI113908 B FI 113908B FI 900653 A FI900653 A FI 900653A FI 900653 A FI900653 A FI 900653A FI 113908 B FI113908 B FI 113908B
- Authority
- FI
- Finland
- Prior art keywords
- pins
- integrated circuit
- output
- supply
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
113908
Syöttönastojen uudelleenjärjestely integroitua piirimoduu-lia ja integroitua piirisirua varten 5 Esillä oleva keksintö kohdistuu integroituun pii riin, joka on kytketty liitäntänastoihin johtavien liitäntöjen kautta, liitäntänastojen sisältäessä ainakin yhden ensimmäisen syöttönastan ensimmäiseen syöttöjännitteeseen tapahtuvan liitäntää varten, ja ainakin yhden toisen syöt-10 tönastan toiseen syöttöjännitteeseen tapahtuvan liitäntää varten. Tämän tyyppiset integroidut piirit ovat yleisesti tunnettuja, esimerkiksi kapseloidussa muodossa, liitäntänastojen ulottuessa kapseloinnin ulkopuolelle.
Nykyisen IC-piiriteknologian mukaisesti substraa— 15 tille on mahdollista toteuttaa rakenteita, joiden minimi-dimensiot ovat mikronin kymmenesosan luokkaa. Yhä etenevä miniatyrisointi johtaa kuitenkin piirien kasvaavaan herkkyyteen sähköisille parasiitti—ilmiöille. Esimerkkinä kyseisistä ilmiöistä ovat induktiiviset jännitteen vaihte— 20 lut sirun sisäisissä syöttölinjoissa, jotka aiheutuvat toisaalta piirin aktiviteetista ja toisaalta liitoslanko- » » * *ti jen ja syöttönastojen induktansseista. Digitaalisen piirin : kytkentänopeutta rajoittava päätekijä on näiden induktii- : visten jännitevaihteluiden esiintyminen, millä voi olla 25 vahingollinen vaikutus integroituun piiriin.
,···, Integroitujen piirien, esimerkiksi mikroprosesso— • · rien tai muistien kapselointi, jossa syöttönastat sijaitsevat diametrisesti toisiinsa nähden vastakkain, on yleisesti hyväksytty standardi. Tässä yhteydessä viitataan kä-·’· 30 sikirjaan Philips Data Handbook IC10, 1987, s. 103, jossa esitetään nastoituskaavio SRAM—muistipiirille, sekä käsi- > kirjaan Philips Data Handbook IC14, 1987, s. 322, jossa * · esitetään nastoituskaavio mikro-ohjaimelle. Miniatyrisoin- > · » nin jatkuessa suurimman kellotaajuuden pyrkiessä kasva-: 35 maan, tulevat tämän standardin haitat kuitenkin ilmeisem- miksi. Esimerkiksi tasoituskapasitanssi, joka yleisen käy- 2 113908 tännön mukaisesti sijaitsee ensimmäisen syöttönastan ja toisen syöttönastan välissä, tarvitsee välttämättä pitkät johtimet kattaakseen diametrisesti sijaitsevien syöttönas-tojen välisen etäisyyden. Näiden johtimien parasiittinen 5 impedanssi pienentää tasoituskapasitanssin tehoa. Lisäksi kyseiset pitkät johtimet ovat alttiita toimimaan antenneina vastaanottaen ja lähettäen piiriä häiritseviä häiriöitä .
Lisäksi induktiivisella silmukalla, joka käsittää 10 sirun, jossa sijaitsevat liitosalustat syöttönastoihin kytkettyjä liitoslankoja varten, sekä itse liitoslangat ja syöttönastat, on huomattava induktanssi suhteellisen suuresta pinta—alastaan johtuen. Tämä aiheuttaa induktiivisten jännitepiikkien esiintymisen sirun sisäisillä syöt-15 tölinjoilla, jotka piikit voivat häiritä integroidun piirin toimintaa. Lisäksi syöttönastan ja siihen liittyvän liitoslangan sarjajärjestelyllä on sähköinen tienpituus, joka on pisin mahdollinen tavanomaisessa kaksirivisessä integoidussa piirissä. Tämä aiheuttaa sen, että sen impe-20 danssi, varsinkin induktanssi on suurin mahdollinen.
Tavanomainen nastajärjestely, myös muu kuin kak-’t’ sirivinen järjestely, johtaa samanlaisiin haittoihin. Esi— merkiksi mikro—ohjaimen piirijärjestelyssä, joka on esitetty käsikirjassa Philips Data Handbook 1C14, 1987, s.
.··*. 25 34, liitäntänastat sijaitsevat integroidun piirin ke— ,·*·, hällä. Kaksi syöttönastaa ovat integroidun piirin vastak— kaisilla sivuilla. Siten syöttönasto j en välille kytketty » t · tasoituskondensaattori aiheuttaa samalla tavoin suhteellisen suuren silmukan. Muut liitäntänastojen järjestelyt 30 voivat käsittää liitäntänastoja, jotka on järjestetty ver- • * kostoksi, jossa on enemmän kun kaksi saraketta ja enemmän ;’· * kuin kaksi riviä. Kyseinen verkostojärjestely mahdollistaa
• I
suuren nastatiheyden, mikä on erityisen edullista integroidulle piirille, joka kuluttaa enemmän tehoa. Erityises- tl· :·! · 35 ti suuritehonkulutuksisessa ympäristössä, jossa virrat ja 3 113908 virran muutokset ovat suuria, edellä mainittu induktiivinen ilmiö voi rajoittaa toimintaa.
Esillä olevan keksinnön tavoitteena on siten aikaansaada patenttivaatimuksen 1 johdanto-osan mukainen in-5 tegroitu piirimoduuli, ja patenttivaatimuksen 7 johdanto-osan mukainen integroitu piirisiru, jotka ovat vähemmän herkkiä kyseisille häiriöille. Tämän tavoitteen saavuttamiseksi keksinnön mukaiselle integroidulle piirimoduulille on tunnusomaista se, mitä sanotaan patenttivaatimuksen 1 10 tunnusmerkkiosassa. Tämän tavoitteen saavuttamiseksi integroidulle piirisirulle on tunnusomaista se, mitä sanotaan patenttivaatimuksen 7 tunnusmerkkiosassa. Syöttönas-tan ja siihen liittyvän johtavan liitännän sarjajärjeste-lyn induktanssi on nyt pienin mahdollinen.
15 Huomautetaan, että julkaisu EP 205728 A2 esittää integroidun piirisirun, joka on sopiva liitäntää varten, kahdenlaisia tehon syöttöjä, joita käytetään integroidun piirisirun käyttämiseksi, ja maadoituksen, joka muodostaa lähdetehonsyötön, joka on yhteinen kahdelle tehon syötöl-20 le, kytkettynä otto-antonastoihin, jotka on aikaansaatu sirun pakkaukseen. Tässä teholähteisiin kytketyt otto-: * : antonavat on järjestetty vierekkäin maadoitukseen kytketyn : otto-antonavan molemmille puolille. Näin ollen niiden te- ; honsyöttövirtasilmukoiden pituudet, jotka muodostuvat te- 25 honsyöttönapojen ja maadoitusnapojen välille, on suunni- ,···, teltu lyhyiksi, joten silmukoista lähtevä korkeataajuinen • » '.V,' säteily vähenee.
• * · * Tämä asiakirja ei kuitenkaan selosta antonastojen sijaintia.
··'· 30 Sijoittamalla ensimmäinen ja toinen syöttönasta • · vierekkäin pienenee edellä selostettu silmukka edelleen huomattavasti, minimoiden siten induktanssin. Toinen tämän I » .···. syöttönastajärjestelyn etu on se, että vastaavat liitos- langat ja syöttönastat johtavat virtaa epäyhdensuuntai-:·! l 35 sessa suunnassa. Tämä aiheuttaa sen, että syöttönastojen '1 ja niihin liittyvien liitoslankojen järjestelyn tehollinen 4 113908 yhteisinduktanssi on vähemmän kun puolet yksittäisen lii-toslangan induktanssista johtuen viereisten lankojen induktanssien kehittämien sähkömagneettisten kenttien huomattavasta kumoutumisesta.
5 Esillä olevan keksinnön mukaiselle eräälle integ- noidun piirin suoritusmuodolle on tunnusomaista se, että siinä on ainakin kaksi ensimmäistä syöttönastaa ja ainakin kaksi toista syöttönastaa. Tämä arkkitehtuuri pienentää häiriöamplutudia sirun sisäisissä syöttölinjoissa vielä 10 enemmän, koska ainakin kahden syöttönastan ja langan olemassaolo pienentää virtaa syöttötietä kohti ainakin teki-jällä 2.
Tietoj enkäsittelyj ärj estelmään sisällytettyj en muiden piirien joukko voidaan kytkeä kyseisiin antonastoi-15 hin. Jokainen muu piiri ja kytkennät niihin edustavat im-pendansseja. Siksi antonastoissa, jotka lähettävät an-tosignaaleja muihin piireihin, kulkee tavallisesti tehokkaampia signaaleja kuin muissa nastoissa. Järjestämällä antonastat välittömästi syöttönastojen läheisyyteen on si-20 run ja antonastojen välinen etäisyys vain hieman suurempi kuin sirun ja syöttönastojen välinen etäisyys. Tämän seu-: ' : rauksena asiaankuuluvien lankojen ja antonastojen induk- • tanssi on suuruudeltaan vain hieman suurempi. Lisäksi • * · · . J. suurten virtojen ja nopeiden virranmuutosten vaikutuksilla ,···, 25 on vain pieni vaikutus syöttönastoissa oleviin syöttöjän- nitteisiin, koska syöttönastat ovat hyvin suojattuja pa- • · !!’. rittaisella esiintymisellään. Vielä tärkeämpi etu antonas- I * « ' tojen järjestämisellä syöttönastojen välittömään läheisyy teen on se, että nyt antopuskureita, jotka lähettävät an-·.·“ 30 tosignaaleja antonastoihin, syötetään lyhyillä syöttölin- joilla. Tämä aiheuttaa sen, että puskuritoiminnan aikai-sista suurista virran muutoksista johtuvien induktiivisten > · ,·*. jännitepiikkien amplitudi on pienempi kuin niiden jännite- • · • piikkien amplitudi, jotka esiintyvät tavanomaisessa integ- *. 35 roidussa piirissä vastaavissa olosuhteissa.
I · 5 113908
Esillä olevan keksinnön mukaiselle integnoidun piirin, jossa liitäntänastat edelleen käsittävät ohjaus-nastoja, esimerkiksi kello—oton, tai siru—sallintaoton, tai luku—sallintaoton, tai kirjoitus—sallintaoton, tai 5 anto—sallintaoton tai ohjelma—sallintaoton, edelleen eräälle suoritusmuodolle on tunnusomaista se, että ohjaus-nastat sijaitsevat lähempänä ennalta määrättyä syöttönas-taa kuin liitäntänastat, jotka eivät ole syöttönastoja tai antonastoja. Sijoittamalla ohjausnastat, kuten kellonastat 10 ja sallintanastat parittaisten syöttönastojen välittömään läheisyyteen aikaansaadaan samalla nastojen muodostama johdinydin. Nastat, jotka muodostavat kyseisen johdinyti-men, ovat olemassa melkein kaikissa integroiduissa piirissä. Sirusuunnittelija voi siten ottaa kyseisen johdinyti-15 men lähtökohdaksi luodessaan piiriä, joka on vähemmän herkkä induktiivisille häiriöille ja joka kehittää paljon vähemmän jännitepiikkejä. Keksinnön mukaisesti suunniteltujen piirien laajennukset ovat helposti toteutettavia, koska nastojen sijainnit ja siten piirikuvion pääosat ovat 20 ennalta määrättyjä. Erityisesti muistien kannalta on tällä suunnittelutavalla tärkeitä etuja, koska muistialkiomat-: i riisit saattavat erota toisistaan vain koon ja osoitetilan : suhteen, mutta eivät piirikuvioelementeiltään.
; Keksinnön mukaisesti CMOS—muistipiirille suoritet— 25 tujen kokeiden mukaan ovat kytkennän aiheuttamien häiriö— ,···, jännitteiden amplitudit 4 tai 5 kertaa pienempiä kuin ta- i t !!* vanomaisesti syötetyissä muisteissa.
’ Keksintöä selostetaan seuraavassa esimerkin avulla mukana seuraaviin kuviin viitaten, joissa: 3 0 Kuva 1 esittää tavanomaisen kaksirivisen integroi- i t dun piirin nastajärjestelyä; 1
Kuva 2 esittää kaksirivisen integroidun piirin * * nastajärjestelyä esillä olevan keksinnön mukaisesti;
• I
Kuva 3 esittää tavanomaisen integnoidun piirin nas-
I I I
:·! · 35 tajärjestelyä, jossa nastat on sijoitettu kehämäisesti, ja
I I
‘ » I
» » 6 113908
Kuva 4 esittää integnoidun piirin nastajärjeste— lyä, jossa nastat on sijoitettu kehämäisesti esillä olevan keksinnön mukaisesti.
Kuvassa 1 on esitetty tavanomaisen kaksirivisen in-5 tegroidun piirin nastajärjestelyn esimerkki. Kuva esittää integroitua SRAM—piiriä, joka käsittää integroidun pii-risirun 100, joka on kapseloitu kapselilla 112, joka on piirretty selkeyden vuoksi osittain. Sirussa 100 on lii-tosalustat kuten 114 ja 116, jotka sijaitsevat lähellä si-10 run 100 reunoja. Esitetyt liitosalustat on liitetty johtavilla liitännöillä, esimerkiksi liitoslangoilla kuten 122 ja 124, liitäntänastoihin 1—24, jotka ulottuvat kapselin 112 toiselle puolelle. Liitäntänastat 1—24 ja liitoslangat kuten 122 ja 124 kytkevät sinun 100 ulkomaailmaan. Sirua 15 100 syötetään syöttöjännitteellä VCc syöttönastan 24 ja liitoslangan 124 kautta, ja syöttöjännitteellä GND syöttönastan 12 ja liitoslangan 122 kautta. Yleisesti hyväksytyn standardin mukaisesti syöttönastat 12 ja 24 on sijoitettu diametrisesti toisiinsa nähden vastakkain. Liitän-20 tänastat 9—11 ja 13—17 ovat otto/antonastoja dataliikennettä varten. Liitäntänastat 1—8, 19, 22 ja 23 ovat osoi- • * * : tenastoja. Liitännät 18, 20 ja 21 toimivat ohjausnastoina • i : j : sirun 100 ohjaamiseksi vastaavasti sirun valintasignaalil- : la, anto—sallintasignaalilla ja kirjoitus—sallintasig- • · · 25 naalilla.
.**·. Kuten piirustuksesta voidaan havaita vastaavat lii- .’;1. tosalustojen, joiden joukossa ovat alustat 114 ja 116, si- * · · jainnit kehämäisesti liitäntänastojen 1—24 sijainteja. Tämän järjestelyn seurauksena syöttöjärjestelyn sähköinen 30 tienpituus, joka käsittää syöttönastan 12 ja liitoslangan ’···’ 122, sekä syöttönastan 24 ja liitoslangan 124, on pisin :'· · mahdollinen kaikista liitäntänastan ja sitä vastaavan lii- toslangan lemassa olevista sarjajärjestelyistä.
, , Toinen seuraus on se, että koska syöttönastat 12 ja « i · ; 35 24 on sijoitettu diametrisesti toisiaan vastaan, on ky- » 1 » 7 113908 seisten nastojen 12 ja 24 välinen etäisyys pisin mahdollinen minkä tahansa liitäntänapojen parin välillä.
Tällä arkkitehtuurilla on useita haittoja. Koska syöttönastan 12 ja liitoslangan 122 sarjajärjestelyn säh— 5 köinen tienpituus ja syöttönastan 24 ja liitoslangan 124 sarjajärjestelyn sähköinen tienpituus ovat pisimmät esiintyvät, on kunkin kyseisen sarjajärjestelyn induktanssi suurin esiintyvä. Integroidun piirin toimintamuodossa syöttönastat 12 ja 24 ja niitä vastaavat liitoslangat 122 10 ja 124 johtavat suuria ja nopeasti muuttuvia virtoja. Siten koska molemmat virrat muuttuvat ja induktanssit ovat suuria, voi induktiivisia jännitepiikkejä helposti esiintyä syöttönastoissa 12 ja 24 sekä niihin liittyvissä lii-toslangoissa 122 ja 124. Nämä piikit etenevät sen jälkeen 15 sirun sisäisiin syöttölinjoihin. Edellä mainittujen suurien sähköisten tienpituuksien vuoksi voivat syöttönastaan ja liitoslankaan kehittyneet jännitepiikit olla samaa suuruusluokkaa kuin sirun sisäisiin syöttölinjoihin (ei esitetty) kehittyneet jännitepiikit.
20 Jännitepiikkien amplitudin sekä jännitepiikkien muille informaatiota kuljettaville signaaleille aiheutta— mien häiriöiden pienentämiseksi on syöttönastojen 12 ja 24 • välille kytketty tasoituskondensaattori. Tavanomaisen ark- • il · . kitehtuurin toinen haittapuoli aiheutuu tämän konden— ,·*·, 25 saattorin 26 liittämisestä. Koska syöttönastat 12 ja 24 sijaitsevat diametrisesti toisiinsa nähden vastakkain täy-tyy tasoituskondensaattori 26 kytkeä niiden välille suh-’ teellisten pitkien johtimien avulla. Tämä johtaa joh— dinsilmukkaan, joka käsittää kondensaattorin 26 johtimet, 30 syöttönastat 12 ja 24 sekä liitoslangat 122 ja 124, sen suhteellisen suuren pinta—alan johtaen edelleen induktii- : visiin vaikutuksiin, häiriten integroidun piirin tai muun sen läheisyydessä olevan piirin (ei esitetty) toimintaa. Pitkien johtimien impedanssi voi myös aiheuttaa viiveitä, : 35 pienentäen siten kondensaattorin 26 vaikutusta.
8 113908
Integroitujen piirien minityriasoinnin edetessä ja suurimman kellotaajuuden pyrkiessä mahdollisesti kasvamaan edelleen, tulevat tavanomaiseen nastoitusjärjestelmään liittyvät haitat yhä ilmeisimmiksi. Yhä pienenevien mitta-5 kaavojen ja yhä kasvavien kellotaajuuksien seurauksena induktiiviset jännitepiikit aikaansaavat yhä helpommin vahingollisia vaikutuksia itse siruun, ne voivat esimerkiksi johtaa transistorien läpilyöntiin. Siten, ellei tavanomaisesti nastoitetussa integroidussa piirissä sovelleta ra-10 joituksia syöttövirran muutoksille, mikä merkitsee muiden muassa suhteellisen pientä suurinta kellotaajuutta ja sen seurauksena pientä toimintanopeutta, ei integroidun piirin turvallinen toiminta ole enää mahdollista.
Kuvassa 2 on esitetty esimerkin avulla esillä ole— 15 van keksinnön mukaista integroidun piirin nastajärjeste— lyä. Kuva esittää integroitua SRAM—piiriä, joka käsittää integroidun piirisirun 300, joka on kapseloitu kapseliin 312, joka on piirretty selvyyden vuoksi vain osittain. Sirussa 300 on liitosalustoja, kuten 314 ja 316, jotka si-20 jaitsevat lähellä sirun 300 reunoja. Liitosalusta on liitetty liitoshankojen, kuten 322 ja 324 kautta liitäntänas-• ’,· töihin 1—24, jotka ulottuvat kapselin 312 toiselle puolella : le. Siruun 300 syötetään syöttöjännite VCc syöttönastojen : 6 ja 18 kautta, ja syöttöj ännite GND syöttönastojen 7 ja f". 25 19 avulla, Päinvastoin kuin edellisessä kuvassa esitetyssä nastajärjestelyssä, on syöttönastat 6 ja 7 sijoitettu nyt siten, että vastaavan syöttönastan ja siihen liittyvän liitoslangan vastaava yhteenlaskettu sähköinen tienpituus , tulee minimoiduksi. Tämän vuoksi toisaalta syöttönastat 6 ·;;; 30 ja 7 ja toisaalta syöttönastat 18 ja 19 sijaitsevat keski- sesti niitä vastaavien liitäntänastojen sarjoissa. Mini-moimalla kyseinen sähköinen tienpituus syöttönastan ja k". siihen liittyvän liitoslangan sarjajärjestelyn yhteenlas- ,kettu induktanssi pienenee huomattavasti yhteenlaskettuun ';· · 35 induktanssiin nähden, joka esiintyy edellisen kuvan tavan- 9 113908 omaisesti nastoitetun integroidun piirin vastaavassa syöt-tönastassa ja liitoslangassa.
Sijoittamalla syöttönastat Vcc:ta ja GNC:ta varten, kuten nastat 6 ja 7 (ja nastat 18 ja 19) toistensa 5 viereen, voidaan tasoituskondensaattori 326 (328) kytkeä niiden välille hyvin lyhyitä liitäntäjohtimia käyttäen. Silmukalla, jonka muodostavat kaksi syöttönastaa 6 ja 7, liitoslangat 322 ja 324, siru 300 ja kondensaattori 326, on nyt erittäin lyhyt kehä ja sen sulkema pinta—ala on 10 erittäin pieni. Johtimilla, jotka nyt liittävät kondensaattorin 326 (328) syöttönastoihin, on paljon pienempi impedanssi kuin kuvassa 1 esitetyssä tapauksessa, mikä lisää kondensaattorin vaikutusta. Lisäksi kyseisen silmukan pinta—ala on paljon pienempi kuin edellisen kuvan tapauk-15 sessa, mikä merkitsee paljon pienempää silmukka—impe danssia, ja siten paljon pienempää herkkyyttä esimerkiksi ulkoisesti kehittäneille sähkömagneettisille kentille. Jos tila antaa mahdollisuuden tasoituskondensaattori 326 (esimerkiksi pinta—asennettava laite) voidaan liittää asiaan-20 kuuluvien syöttönastojen väille kapselin 312 sisäpuolelle tai integroida itse syöttönastoihin.
• Toinen etu sellaisella syöttönastajärjestelyllä, il | jossa Vcc-nasta on GND—nastan välittömässä läheisyydessä, : : : on syöttönastojen ja niihin liittyvien liitoslankojen to— 25 dellisten yhteenlaskettujen induktanssien pieneneminen.
Tämä pieneneminen johtuu virtojen epäyhdensuuntaisesta ;·. johtumisesta johtimissa, joista kukin käsittää syöttönas— tan ja siihen liittyvän liitoslangan. Epäyhdensuuntaises— ti suuntautuneiden virtojen kehittämä keskinäisinduktanssi ;;; 30 kahdessa johtimessa, jotka on sijoitettu yhdensuuntai— ·;>' sesti toisiinsa nähden aiheuttaa yhdensuuntaisesti jär— ·'·,· jestettyjen johtimien tehollisen induktanssin olemisen ; puolet yksittäisen johtimen induktanssista.
, Esitetyssä integroidussa piirissä on edelleen kak— ·; ; 35 si syöttönastaa 6 ja 18 syöttöjännitettä VCc varten ja ’· "> kaksi syöttönastaa 7 ja 19 syöttöjännitettä GND varten.
10 113908
Syöttönastaa kohti johtunut virta on nyt puoliintunut kuvassa 1 esitettyyn tapaukseen nähden, mikä edelleen pienentää induktiivisten jännitepiikkien amplitudia.
Syöttöjännitteen Vcc nastojen 6 ja 18 ja syöttö— 5 jännitteen GND nastojen 7 ja 19 sijainnit on valittu rotaatiosymmetrisiksi, kuten piirustuksesta voidaan havaita. Tähän rinnastettuna voisi syöttönastojen peilisymmet— rinen järjestely johtaa integroidun piirin tuhoutumiseen siinä tapauksessa, jossa se tahattomasti asetettaisiin pi-10 rilevylle toisin päin, eli piirustuksessa ylösalasin.
Kuten kuviosta 2 voidaan havaita, antonastat 5, 8, 17 ja 20 sijaitsevat syöttönastasta seuraavina. Kyseiset antonastat ovat ulkoisesti saatavilla olevia liitäntäna— poja, jotka on kytketty sirulla olevien antopuskureiden 15 (ei esitetty) antoihin. Antonastojen järjestelyllä heti syöttönastoista seuraaviksi on useita etuja. Ensimmäiseksi, antonastan ja siihen liittyvän liitoslangan käsittämän sähköisen tien pituus on samaa suuruusluokkaa, tai yhtä suuri kun syöttönastan ja siihen liittyvän liitos— 20 langan käsittämän sähköisen tien pituus. Siten edellisen tien impedanssi (induktanssi) on yhtä pieni. Toiseksi an-: topuskurit sijaitsevat sirun 3 00 reunassa, Koska puskurit : sijaitsevat lähellä liitosalustoja syöttönapojen liitännän ; ja antonastojen liitännän liitosalustoj a, puskureita syö- ,"·. 25 tetään lyhyillä sirulla olevilla syöttölinjoilla (ei esi- .···, tetty) . Lyhyet syöttölinjat ovat edullisia erityisesti an- topuskureille, koska ne tavallisesti kytkevät suuren virran, joka voi aiheuttaa induktiivisia jännitepiikkejä vastaaviin syöttölinjoihin. Jos syöttölinjat pidetään niin 30 pieninä kuin mahdollista, on niiden induktanssi suhteelli-sen pieni .
: Sinun valintasignaalin ohjausnasta 10, kirjoitus— • « sallintasignaalin ohjausnasta 15 ja anto—sallintasignaa—
Iin ohjausnasta 22 ovat sijoitetut antonastojen viereen • · * ·’ 35 niihin liittyvissä liitäntänastojen ryhmissä. Syöttönas— J: tojen 6, 7, 18, 19 sarja, antonastat 4, 5, 8, 9, 16, 17, 11 113908 20, 21 ja ohjausnastat 10, 15, 22 muodostavat usein esiintyvien nastojen johdinytimen tai ohjausytimen integroidussa muistipiissä. Toisen tyyppisessä integroidussa piirissä, esimerkiksi mikro—ohjaimessa, toinen sarja oh— 5 jausnastoja voidaan järjestää sen mukaan, mitä integroidun piirin erityissovellutus vaatii. Syöttönastojen, an— tonastojen ja ohjausnastojen keskittämisellä johdinyti— meen, ja sirun jakamisella ydinpiiniin ja lisäpiiriin on useita etuja. Ensimmäiseksi, integroitu piiri on vähemmän 10 herkkä induktiivisille jännitepiikeille, kuten edellä on jo esitetty. Toiseksi, standardien liitäntänastojen joh— dinydin tarjoaa integroitujen piirien suunnittelijoille lähtökohdan, joka on yhteinen useille piirikuvioille ja johon on helppo liittää useita erilaisia lisäpiirejä ja 15 niiden johdannaisia.
Kuvassa 2 osoitenastat 1, 2, 3, 11, 12, 13, 14, 23, 24 sijaitsevat ohjausnastojen ja antonastojen toisel la puolella. Erityisesti muistien suunnittelujoille tällä jaolla ydinpiiniin ja lisäpiiriin on se etu, että eri— 20 kapasiteettisissa muisteissa voidaan käyttää indenttisiä ytimiä, jotka ovat vähemmän herkkiä edellä mainituille in-: duktiivisille häiriöille.
: Kuvassa 3 on esitetty esimerkki nastajärjestelystä ; ;‘j tavanomaisessa integroidussa piirimuistissa, jossa lii— 25 täntänastat sijaitsevat pitkin sen kehää. Integroitu pii— ri käsittää integroidun piirisirun 500, joka on koteloitu kotelolla 512, joka on selkeyden vuoksi piirretty vain osittain, Sirussa 500 on liitosalustat 514 ja 516, jotka sijaitsevat lähellä sirun 500 reunaa. Liitosalustat on 30 liitetty liitäntänastoihin, kuten 14 ja 28 liitäntälanko— » · jen 522 ja 524 kautta. Liitäntänastat 28 ja 14 ovat syöt— :*·,· tönastoja, jotka vastaanottavat vastaavasti syöttöjannit— teen Vcc ja GND. Liitäntänastat 1, 10, 15 ja 21 eivät ole liitettyinä. Liitäntänastat 11—13 ja 16—20 ovat antonas— :·: · 35 toja, liitäntänastat 2—9, 26 ja 27 ovat osoitenastoja ja i ( i liitäntänastat 22—24 ovat ohjausnastoja useiden erilais— 12 113908 ten sirun—sallintasignaalien vastaanottamiseksi, jotka on tarkoitettu muistin laajentamisen helpottamiseksi esimerkiksi mikroprosessorij ärj estelmässä.
Kuten voidaan havaita, syöttönastoilla 14 ja 28 ei 5 ole parasta mahdollista sijaintia induktiivisten häiriö-den vähentämisen kannalta, Ensimmäiseksi, ne eivät ole ly-hyimpiä mahdollisia liitäntänastoja, koska nastat 1 ja 15 ovat lyhyempiä, mutta niitä ei ole liitetty. Toiseksi, syöttönastat sijaitsevat integroidun piirin vastakkaisille la sivuilla. Tasoituskondensaattori 526 on liitettävä syöttönastojen 28 ja 14 välille käyttäen johtimia, jotka silloittavat pitkän välimatkan integroidun piirin yli. Se mitä edellä on selostettu lisää kuvan 1 integroituun piiriin viitaten nastajärjestelyn haittojen suhteen pätee sa-15 maila tavoin kuvan 3 integroidun piirin suhteen.
Kuvassa 4 on esitetty esimerkki nastajärjestelystä integroitua piiriä varten, jonka nastat on sijoitettu ke-hämäisesti esitetyllä tavalla. Kuva esittää integroitua piirisirua 600 kapselissa 612. Jännitteen VDD syöttönas— 20 tat 14 ja 28 sijaitsevat nyt vastaavasti heti jännitteen GND syöttönastan 15 ja 1 vieressä. Edelleen järjestely, • jossa VDD_syöttönasta on GND—syöttönastan vieressä, si- i jaitsee keskisesti asiaan kuuluvassa liitäntänastojen ryh- : mässä, eli järjestely on reunustettu toisilla liitäntä- 25 nastoilla molemmilla sivuilla, muiden liitäntänastojen lu-.·*·, kumäärän ollessa suunnilleen yhtä suuri molemmilla sivul- la. Tasoituskondensaattorit 626 ja 628 ovat edullisesti pinta—asennettavia laitteita (s, m. d, ) ja ne on liitetty vastaavasti syöttönastojen 14 ja 15 sekä syöttönastojen 1 * · * | 30 ja 28 välille. Antonastat 12, 13 ja 16, 17 on sijoitettu heti syöttönastojen 14 ja 15 järjestelyn viereen. Antonas-;\j tat 3, 2 ja 27, 26 on sijoitettu syöttönastojen 1 ja 28 järjestelyn viereen, Liitäntänastat 22—25 muodostavat oh-jausnastat useille sirun-sallintasignaaleille, liitän-·;· · 35 tänastojen 5—11, 20 ja 22 muodostaessa osoitenastat.
13 113908
Vaikka edellä olevat esimerkit viittaavat muisteihin, voidaan vastaavanlaisia nastajärjestelyjä tehdä myös muun tyyppisille nastoille, esimerkiksi mikro— ohjaimulle. Samoin vastaavanlaiset järjestelyt ovat mah-5 dollisia integroiduille piirinmoduuleille, jotka käsittävät useamman kuin yhden sinun, jotka nastajärjestelyt kuvastavat vastaavanlaisesti esillä olevan keksinnön tavoitetta induktiivisten j ännitepiikkien pienentämiseksi muodostamalla syöttönastojen pareja sirun välittömimmässä lä-10 heisyydessä, ja sijoittamalla antonastat syöttönastoista seuraaviksi vastaavissa liitäntänastajärjestelyissä.
• 1
• I
· I I l
Claims (10)
1. Integroitu piirimoduuli, joka käsittää muisti -matriisin käsittävän 5 integroidun piirisirun (300); useita ulkoisia liitäntänastoja (1, 2,..., 24), käsittäen ainakin ensimmäisen syöttöjännitenastan ensimmäiseen syöttöjännitteeseen (Vcc) tapahtuvaa liitäntää varten ja toisen syöttöjännitenastan (7) ensimmäisestä 10 syöttöjännitteestä (Vcc) eroavaan toiseen syöttöjännitteeseen (GND) tapahtuvaa liitäntää varten, ensimmäisen syöt-tönastan ja toisen syöttönastan ollessa sijoitettuna vierekkäin; useita johtavia liitäntöjä (322, 324,...), jotka 15 kytkevät integroidun piirisirun (300) ulkoisiin liitän-tänastoihin (1, 2,..., 24), jolloin kunkin mainitun syöttönastan sähköisen tienpituuden ja vastaavan integroidun piirisirun ja syöttönastan välisen johtavan liitännän sähköisen tienpituuden kokonaistienpituus on samanpituinen 20 tai lyhyempi, kuin minkä tahansa liitäntänastan, joka ei ole syöttönasta, sähköisen tienpituuden ja vastaavan pii- • t : rin ja asianomaisen liitäntänastan, joka ei ole syöttönas ta, välisen johtavan liitännän sähköisen tienpituuden ko-konaistienpituus ; ”* 25 tunnettu siitä, että ulkoiset liitäntänastat käsittävät antonastat (5,8), ja integroitu piirisiru (300) '·’ ‘ käsittää vastaavat antonastoihin liitetyt antopuskurit vastaavien antosignaalien syöttämiseksi, vastaavan an-, ’·* tonastan ollessa sijoitettuna kunkin ensimmäisen ja toisen : : 30 syöttönastan viereen.
,·’ ; 2. Patenttivaatimuksen 1 mukainen integroitu pii- rimoduuli, tunnettu siitä, että liitäntänastat käsit- * · *; tävät kolmannen syöttönastan (18) ensimmäiseen syöttöjän- » I * nitteeseen (VCc) tapahtuvaa liitäntää varten, ja neljännen : 35 syöttönastan (19) toiseen syöttöj ännitteeseen (GND) tapah tuvaa liitäntää varten, kolmannen ja neljännen syöttönas- 15 113908 tan (18,19) ollessa sijoitettuna vierekkäin, ensimmäisen ja toisen syöttönastan ollessa sijoitettuna integroidun piirin yhdelle sivulle ja kolmannen ja neljännen syöttönastan ollessa sijoitettu integroidun piirin vastakkai-5 selle puolelle, vastaavien antonastojen (17,20) ollessa sijoitettuna kunkin kolmannen ja neljännen syöttönastan (18,19) viereen.
3. Patenttivaatimuksen 1 mukainen integroitu pii-rimoduuli, tunnettu siitä, että ulkoiset liitäntänas-10 tat on järjestetty ainakin yhdeksi liitäntänastasarjaksi, ensimmäisen ja toisen syöttönastan ollessa sijoitettuna vierekkäin ja oleellisesti keskelle sarjaa; integroidulla piirisirulla (300) ollessa sarja liitosalustoja (314, 316) sijoitettuna liitäntänastasarjän viereen, kunkin vastaavan 15 liitäntänastan ollessa kytketty vastaavaan liitosalustaan vastaavan liitoslangan (322, 324) kautta; liitosalustojen käsittäessä ensimmäiseen ja toiseen syöttönastaan vastaavasti kytketyt ensimmäisen ja toisen syöttöalustan, ensimmäisen ja toisen syöttöalustan ollessa sijoitettu vierek-20 käin keskeisesti sarjassa; ensimmäisen ja toisen antoalus- tan ollessa sijoitettuna ensimmäisen ja toisen syöttöalus-: * : tan viereen vastaavasti, ensimmäisen ja toisen antoalustan • ollessa kytkettynä ensimmäisen ja toisen syöttönastan vie- ; reen sijoitettuihin antonastoihin vastaavasti. .··*. 25
4. Patenttivaatimuksen 3 mukainen integroitu pii- • · ,···, rimoduuli, tunnettu siitä, että ulkoiset liitäntänas- • · !!! tat on järjestetty ainakin yhdeksi mainituksi liitäntänas- • · · * tasarjaksi ja lisäsarjaksi liitäntänastoja, integroidun piirisirun ollessa sijoitettuna mainitun sarjan ja maini- * t · *··ί 30 tun lisäsarjan väliin; liitäntänastojen käsittäessä koi- I I I mannen ja neljännen syöttönastan (18,19) sijoitettuna vie-·’. j rekkäin keskeisesti mainitussa lisäsarjassa, kolmannen ja neljännen syöttönastan (18,19) ollessa olemassa ensimmäiseen ja toiseen syöttöjännitteeseen vastaavasti tapahtuvaa • * » *’·: : 35 liitäntää varten; integroidulla piirisirulla (300) ollessa lisäsarja liitosalustoj a sijoitettuna vierekkäin liitän- 16 113908 tänastojen lisäsarjan kanssa, liitosalustalisäsarjan käsittäessä kolmanteen ja neljänteen syöttönastaan vastaavasti liitetyt kolmannen ja neljännen syöttöalustan, kolmannen ja neljännen syöttöalustan ollessa sijoitettuna 5 vierekkäin lisäsarjassa; kolmannen ja neljännen antoalus-tan ollessa sijoitettuna kolmannen ja neljännen syöttö-alustan viereen vastaavasti, kolmannen ja neljännen anto-alustan ollessa kytkettynä kolmannen ja neljännen syöt-tönastan vieressä sijaitseviin antonastoihin vastaavasti.
5. Patenttivaatimuksen 1, 2, 3 tai 4 mukainen in tegroitu piirimoduuli, tunnettu siitä, että liitän-tänastat käsittävät lisäksi ohjausnastoja (10, 15, 22), kuten kello-oton, tai siru-sallintaoton, tai kirjoitus-sallintaoton, tai luku-sallintaoton, tai anto-sallintaoton 15 tai ohjelma-sallintaoton; ulkoisten liitäntänastojen ol lessa järjestetty ainakin yhteen sarjaan, kyseisen sarjan käsittäessä ensimmäisen ja toisen syöttönastan, ainakin osan anto- ja ohjausnastoista, eikä yksikään ohjausnas-toista ole sijoitettuna sarjassa minkään antonastan ja 20 syöttönastan välissä.
6. Patenttivaatimuksen 5 mukainen integroitu pii- * \ί rimoduuli, tunnettu siitä, että sarja käsittää liitän- I tänastojen ytimen, käsittäen kaikki ohjausnastat, antonas- : tat ja syöttönastat, sarjan käsittäessä osoitenastoja, ku- * i · 25 kin sijoitettuna sarjaan mainitun ytimen ulkopuolelle.
,···, 7. Muistimatrlisin käsittävä integroitu piirisiru, joka sisältää sarjan liitosalustoj a liitäntänastoihin ’ liittämistä varten, jolloin liitosalustat käsittävät en simmäisen syöttöalustan (316) ensimmäisen syöttöjännitteen 30 (VCc) vastaanottamiseksi, toisen syöttöalustan (314) en- t » < *...* simmäisestä syöttöj ännitteestä poikkeavan toisen syöttö- ;\j jännitteen (GND) vastaanottamiseksi; ensimmäisen ja toisen syöttöalustan ollessa sijoitettuna vierekkäin sarjassa; < i » tunnettu siitä, että liitosalustasarja sisältää anto- » · » *>: : 35 alustoja, integroidun piirisirun käsittäessä antopuskurei- ·. ta kytkettynä vastaaviin antoalustoihin antosignaalien 17 113908 syöttämiseksi, vastaavan antoalustan ollessa sijoitettuna sarjassa kunkin ensimmäisen ja toisen syöttöalustan viereen .
8. Patenttivaatimuksen 7 mukainen integroitu pii- 5 risiru, tunnettu siitä, että se käsittää lisäsarjan liitosalustoja, sarjan ja lisäsarjan ollessa sijoitettuna substraatin vastakkaisille puolille, liitosalustojen lisä-sarjan käsittäessä kolmannen ja neljännen syöttöalustan sijoitettuna vierekkäin vastaanottamaan ensimmäisen ja 10 toisen syöttöjännitteen vastaavasti, liitosalustasarjan sisältäessä lisää antoalustoja, integroidun piirisirun käsittäessä lisää antopuskureita kytkettynä vastaaviin lisä-antoalustoihin, vastaavien lisä-antoalustojen ollessa sijoitettuna lisäsarjassa kunkin kolmannen ja neljännen 15 syöttöalustan viereen.
9. Patenttivaatimuksen 7 tai 8, mukainen integroitu piirisiru, tunnettu siitä, että liitosalustat käsittävät lisäksi ohjausalustoja, kuten kello-oton, tai si-ru-sallintaoton, tai kirjoitus-sallintaoton, tai luku-sal- 20 lintaoton, tai anto-sallintaoton tai ohjelma-sallintaoton; ohjausalustojen ollessa sijoitettuna ohjausalustasarjaan, ; ,· eikä yksikään ohjausalustoista ole sijoitettuna sarjassa • t ·,· | minkään antoalustan ja syöttöalustan välissä.
: ; : 10. Patenttivaatimuksen 7, 8, tai 9 mukainen in- 25 tegroitu piirisiru, tunnettu siitä, että sarja käsit- tää liitäntäalustojen ytimen, käsittäen kaikki ohjausalus- tat, antoalustat ja syöttöalustat, sarjan käsittäessä osoitealustat, joista kukin on sarjassa sijoitettuna mai- . nitun ytimen ulkopuolelle. * t » * t * I I % * · • I ♦ S -i * « » < I · » » i » * t I » i I I I «
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89200352 | 1989-02-14 | ||
| EP89200352A EP0382948B1 (en) | 1989-02-14 | 1989-02-14 | Supply pin rearrangement for an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FI900653A0 FI900653A0 (fi) | 1990-02-09 |
| FI113908B true FI113908B (fi) | 2004-06-30 |
Family
ID=8202322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI900653A FI113908B (fi) | 1989-02-14 | 1990-02-09 | Syöttönastojen uudelleenjärjestely integroitua piirimoduulia ja integroitua piirisirua varten |
Country Status (11)
| Country | Link |
|---|---|
| EP (2) | EP1179848A3 (fi) |
| JP (1) | JP2885456B2 (fi) |
| KR (1) | KR100218076B1 (fi) |
| CN (1) | CN1025904C (fi) |
| CZ (1) | CZ281891B6 (fi) |
| DE (1) | DE68929487T2 (fi) |
| ES (1) | ES2208631T3 (fi) |
| FI (1) | FI113908B (fi) |
| MY (1) | MY105266A (fi) |
| RU (1) | RU2092932C1 (fi) |
| SK (1) | SK278712B6 (fi) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179848A3 (en) * | 1989-02-14 | 2005-03-09 | Koninklijke Philips Electronics N.V. | Supply pin rearrangement for an I.C. |
| US5291455A (en) * | 1992-05-08 | 1994-03-01 | Motorola, Inc. | Memory having distributed reference and bias voltages |
| US5270964A (en) * | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
| WO1995022839A1 (en) * | 1994-02-17 | 1995-08-24 | National Semiconductor Corporation | Packaged integrated circuit with reduced electromagnetic interference |
| EP0785616B1 (en) * | 1996-01-22 | 2002-04-24 | Telefonaktiebolaget Lm Ericsson | A balanced integrated semiconductor device operating with a parallel resonator circuit |
| CN101505163B (zh) * | 2007-12-21 | 2013-02-20 | 北京登合科技有限公司 | 移动终端的电话功能模组 |
| US7969002B2 (en) * | 2008-10-29 | 2011-06-28 | Maxim Integrated Products, Inc. | Integrated circuit packages incorporating an inductor and methods |
| CN102368686B (zh) * | 2011-08-01 | 2016-08-10 | 刘圣平 | 一种防短路失控的电路模块端口布置方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808475A (en) * | 1972-07-10 | 1974-04-30 | Amdahl Corp | Lsi chip construction and method |
| JPS5844743A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体集積回路 |
| JPS58124262A (ja) * | 1982-01-20 | 1983-07-23 | Nec Corp | 集積回路装置 |
| JPS601856A (ja) * | 1983-06-20 | 1985-01-08 | Nec Corp | メモリチツプモジユ−ル |
| JPS60152039A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | ＧａＡｓゲ−トアレイ集積回路 |
| JPS61288451A (ja) * | 1985-06-17 | 1986-12-18 | Toshiba Corp | 集積回路用パツケ−ジの入出力ピンの配置構造 |
| JPS6281743A (ja) * | 1985-10-07 | 1987-04-15 | Hitachi Comput Eng Corp Ltd | 半導体装置 |
| JPS6290956A (ja) * | 1985-10-17 | 1987-04-25 | Sumitomo Electric Ind Ltd | 半導体集積回路 |
| EP1179848A3 (en) * | 1989-02-14 | 2005-03-09 | Koninklijke Philips Electronics N.V. | Supply pin rearrangement for an I.C. |
-
1989
- 1989-02-14 EP EP01202742A patent/EP1179848A3/en not_active Withdrawn
- 1989-02-14 DE DE68929487T patent/DE68929487T2/de not_active Expired - Lifetime
- 1989-02-14 EP EP89200352A patent/EP0382948B1/en not_active Expired - Lifetime
- 1989-02-14 ES ES89200352T patent/ES2208631T3/es not_active Expired - Lifetime
-
1990
- 1990-02-07 JP JP2028142A patent/JP2885456B2/ja not_active Expired - Lifetime
- 1990-02-09 CZ CS90649A patent/CZ281891B6/cs not_active IP Right Cessation
- 1990-02-09 SK SK649-90A patent/SK278712B6/sk not_active IP Right Cessation
- 1990-02-09 FI FI900653A patent/FI113908B/fi active IP Right Grant
- 1990-02-12 RU SU904743167A patent/RU2092932C1/ru active
- 1990-02-12 CN CN90101465A patent/CN1025904C/zh not_active Expired - Lifetime
- 1990-02-14 MY MYPI90000244A patent/MY105266A/en unknown
- 1990-02-14 KR KR1019900001770A patent/KR100218076B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1025904C (zh) | 1994-09-07 |
| EP1179848A2 (en) | 2002-02-13 |
| KR100218076B1 (ko) | 1999-09-01 |
| DE68929487D1 (de) | 2003-11-13 |
| CZ281891B6 (cs) | 1997-03-12 |
| JPH02277262A (ja) | 1990-11-13 |
| MY105266A (en) | 1994-09-30 |
| JP2885456B2 (ja) | 1999-04-26 |
| CN1045486A (zh) | 1990-09-19 |
| ES2208631T3 (es) | 2004-06-16 |
| EP1179848A3 (en) | 2005-03-09 |
| DE68929487T2 (de) | 2004-07-22 |
| FI900653A0 (fi) | 1990-02-09 |
| RU2092932C1 (ru) | 1997-10-10 |
| EP0382948A1 (en) | 1990-08-22 |
| EP0382948B1 (en) | 2003-10-08 |
| SK64990A3 (en) | 1998-01-14 |
| CZ64990A3 (en) | 1997-01-15 |
| SK278712B6 (sk) | 1998-01-14 |
| KR900013618A (ko) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222260B1 (en) | Integrated circuit device with integral decoupling capacitor | |
| US5220298A (en) | Integrated circuit having a built-in noise filter | |
| JPH07169880A (ja) | 多層パッケージ及びパッケージング方法 | |
| EP0268260A1 (en) | Flexible film chip carrier with decoupling capacitors | |
| FI113908B (fi) | Syöttönastojen uudelleenjärjestely integroitua piirimoduulia ja integroitua piirisirua varten | |
| KR100447066B1 (ko) | 멀티 칩 모듈 | |
| US5126822A (en) | Supply pin rearrangement for an I.C. | |
| US6791127B2 (en) | Semiconductor device having a condenser chip for reducing a noise | |
| WO2005045888A2 (en) | Electromagnetic noise shielding in semiconductor packages using caged interconnect structures | |
| US4631572A (en) | Multiple path signal distribution to large scale integration chips | |
| US20070096273A1 (en) | Reduction of Electromagnetic Interference in Integrated Circuit Device Packages | |
| US6509628B2 (en) | IC chip | |
| US6219824B1 (en) | Integrated circuit having a programmable input/output processor that is used for increasing the flexibility of communications | |
| JP2006319228A (ja) | 半導体集積回路 | |
| US20050285281A1 (en) | Pad-limited integrated circuit | |
| WO1995022839A1 (en) | Packaged integrated circuit with reduced electromagnetic interference | |
| JPS61288451A (ja) | 集積回路用パツケ−ジの入出力ピンの配置構造 | |
| US6975136B2 (en) | Isolated channel in an integrated circuit | |
| KR100585061B1 (ko) | 파워 간 동시적인 스위칭 전류 감소 기능을 갖는 출력 드라이버 | |
| KR950013050B1 (ko) | 엘오씨(Lead On Chip)용 리드 프레임 | |
| KR19980065642A (ko) | 반도체 메모리장치의 출력패드 배치방법 | |
| JPH0536774A (ja) | マスタスライス型半導体集積回路装置 | |
| WO1997018586A1 (en) | Reduction of electromagnetic interference in integrated circuit device packages | |
| JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
| JP2003347371A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HC | Name/ company changed in application |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |
|
| HC | Name/ company changed in application |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |
|
| FG | Patent granted |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V. |