CN102368686B - 一种防短路失控的电路模块端口布置方法 - Google Patents

一种防短路失控的电路模块端口布置方法 Download PDF

Info

Publication number
CN102368686B
CN102368686B CN201110218317.9A CN201110218317A CN102368686B CN 102368686 B CN102368686 B CN 102368686B CN 201110218317 A CN201110218317 A CN 201110218317A CN 102368686 B CN102368686 B CN 102368686B
Authority
CN
China
Prior art keywords
port
arrangements
input
port arrangements
limit benchmark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110218317.9A
Other languages
English (en)
Other versions
CN102368686A (zh
Inventor
刘圣平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201110218317.9A priority Critical patent/CN102368686B/zh
Publication of CN102368686A publication Critical patent/CN102368686A/zh
Application granted granted Critical
Publication of CN102368686B publication Critical patent/CN102368686B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Sources (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及一种防短路失控的电路模块端口布置方法,可以简单地解决有关防失控电路核心模块端口(引脚)之间发生短路而引起失控的技术问题,所采取的技术措施是对核心电路模块(IC)端口位置进行安全排列布置。本方法虽然简单,但防止相邻端口(引脚)之间短路失控的效果特好,进一步完善了核心电路模块(IC)防失控的功能和性能,使系统电路具有全面防失控能力。因此,本发明具有重要的实用价值。

Description

一种防短路失控的电路模块端口布置方法
技术领域
本发明涉及一种电路模块(IC)端口的排列布置方法,特别涉及一种防短路失控的电路模块(IC)端口布置方法。本方法可以防止有关电路核心模块相邻端口之间发生短路故障时引起的失控(执行电路不受逻辑状态或不按逻辑要求控制负载称为失控/失灵)。本发明虽然简单,但防止短路失控效果特好,具有重要的实用价值。
背景技术
此前,本人发明的实用新型专利名称为越底反控时基电路(专利号为201020211450.2)及有关防止异常故障失控的控温或定时电路,虽然可以防止输入端对电源正极/负极短路引起的失控,也可以防止输入/输出端开路失控和电源开路失控,但对这些电路核心模块(IC)相邻端口之间发生的短路故障引起的失控,特别是对输出端口与电源正极/负极短路引起的失控,未给予足够重视,更未采取可靠有效的防护措施。
为便于方便、准确陈述,先针对本人发明的实用新型专利名称为“越底反控时基电路”(专利号为201020211450.2)及相关防失控电路核心模块(IC)各端口(接口/引脚)的符号和名称,进行统一规范定义,详见下表:
表中Vzo、Vo、Vo1/Vo2、Q、BER、KSR、DIS等端口存在的缺陷是:端口内部对吸入电流无过电流保护措施,若发生对电源正极短路时,就会烧坏端口,引起失控。
不过,Vzo、Vo、Vo1/Vo2、Q等端口内部对溢出电流设有简单过电流保护功能,若端口发生对地(GND)短路时,短时间内不会损坏。
发明内容
本发明主要解决有关防失控电路核心模块端口(接口)之间发生短路而引起失控的技术问题;提供一种在核心模块端口(接口)之间发生短路故障时也不会失控的端口安全排列布置方法,保证有关防止失控电路能全面防止各种短路和开路及悬空等故障引起的失控。
本发明为解决上述技术问题所采取的技术措施是:对核心电路模块(IC)端口位置进行以下某种/某些安全排列布置方法:
(1)将传感信号电位输入端口(Vi/VI)与电源正极或负极输入端口(V+/V-)、或与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布,但传感信号电位输入端口(Vi/VI)应远离(不能邻近)反相输出控制端口(Vo1/Vo2)和电容放电端口(DIS)排布;
(2)将上限基准设置输入端口(VH)与传感信号电位输入端口(Vi/VI)、或与下限基准设置输入端口(VL)、或与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布,但上限基准设置输入端口(VH)应远离(不能邻近)反相输出控制端口(Vo1/Vo2)和电容放电端口(DIS)及电源正极输入端口(V+)排布;
(3)将下限基准设置输入端口(VL)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)、或与电源负极输入端口(V-)相邻排布,但下限基准设置输入端口(VL)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和优先控制输入端口(VFK)及电源正极输入端口(V+)排布;
(4)将正相输出控制端口(Vzo/Vo)或优先控制输入端口(VFK)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与反相输出控制端口(Vo1/Vo2)、或与电源正极输入端口(V+)相邻排布,但正相输出控制端口(Vzo/Vo)或优先控制输入端口(VFK)应远离(不能邻近)下限基准设置输入端口(VL)和电源负极输入端口(V-)及保显输出/复位 输入端口(BER)、或保显输出/模式控制端口(KSR)排布;
(5)将反相输出控制端口(Vo1/Vo2/Vo)或电容放电端口(DIS)与下限基准设置输入端口(VL)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)或与正相输出控制端口(Vzo/Vo)、或与电源负极输入端口(V-)相邻排布,但反相输出控制端口(Vo1/Vo2/Vo)或电容放电端口(DIS)应远离(不能邻近)传感信号电位输入端口(Vi/VI)、上限基准设置输入端口(VH)和优先控制输入端口(VFK)及电源正极输入端口(V+)排布;
(6)将保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)与传感信号电位输入端口(Vi/VI)、或与优先控制输入端口(VFK)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与下限基准设置输入端口(VL)、或与电源负极输入端口(V-)相邻排布,但保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和上限基准设置输入端口(VH)及电源正极输入端口(V+)排布;
(7)将计数/定时控制输出端口(Q)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与输出控制端口(Vo)、或与保显输出/模式控制端口(KSR)、或与电源正极输入端口(V+)、或与电源负极输入端口(V-)相邻排布;
(8)将电源正极输入端口(V+)与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与传感信号电位输入端口(Vi/VI)、或与电源负极输入端口(V-)相邻排布,但电源正极输入端口(V+)应远离(不能邻近)上限基准设置输入端口(VH)、下限基准设置输入端口(VL)、反相输出控制端口(Vo1/Vo2)和保显输出/复位输入端口(BER)及保显输出/模式控制端口(KSR)排布;
(9)将电源负极输入端口(V-)与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与传感信号电位输入端口(Vi/VI)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、保显输出/模式控制端口(KSR)相邻排布,但电源负极输入端口(V-)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和优先控制输入端口(VFK)排布;
(10)将高于上限触发输入端口(ViH/ViP)与电源正极输入端口(V+)、或与反相输出控制端口(Vo1/Vo2/Vo)、或与低于上限触发输入端口(ViL)相邻排布,但输出状态置位设置端口(VC)应远离(不能邻近)电源正极输入端口(V+)和电源负极输入端口(V-)及高于上限触发输入端口(ViH/ViP)排布;
(11)将低于上限触发输入端口(ViL)与电源正极输入端口(V+)、或与反相输出控制端口(Vo1/Vo2/Vo)、或与高于上限触发输入端口(ViH/ViP)、或与输出状态置位设置端口(VC)相邻排布,但低于上限触发输入端口(ViL)应远离(不能邻近)电源负极输入端口(V-)排布。
上述排列布置方法,适用于所有需要防止邻近端口短路失控的核心电路模块(IC),所述的核心电路模块(IC),可以是所有与防失控电路相关、或功能等效的核心电路,也可以是各种通用/专用电路、或模拟和数字电路、或单片机电路构成的防失控电路。
本发明所产生的有益效果是:
当相邻端口发生各种短路故障时,不会引起系统电路失控,并仍然保留模块内核 心电路原有的防失控功能,各端口开路也仍然不会失控。
进一步完善了核心电路模块(IC)防止各种短路失控/开路失控的功能和性能,使系统电路具有全面防失控能力。
附图说明:
图1是本发明实施例1的电路模块端口排列布置图。
图2是本发明实施例2的电路模块端口排列布置图。
图3是本发明实施例3的电路模块端口排列布置图。
图4是本发明实施例4的电路模块端口排列布置图。
图5是本发明实施例5的电路模块端口排列布置图。
图6是本发明实施例6的电路模块端口排列布置图。
具体实施方式
下面结合具体实施方式,并对照附图,对本发明的技术措施(安全排列布置方法)作进一步具体说明:
实施例1~6如图1~6所示,图中:大方框为核心电路模块(IC),采用8/10脚(端口)双列封装,大方框内数字1~8为模块引出端口编号,与端口编号对应的框外两列共8个小方块为1~8号引出端口(引脚),端口外代号为端口符号,端口符号的名称/定义详见下表:
表中Vzo、Vo、Vo1/Vo2、Q、BER、KSR、DIS等端口存在的缺陷是:端口内部对吸入电流无过电流保护措施,若发生对电源正极短路时,就会烧坏端口,引起失控。
不过,Vzo、Vo、Vo1/Vo2、Q等端口内部对溢出电流设有简单过电流保护功能,若端口发生对地(GND)短路时,短时间内不会损坏。
用本发明所述的安全排列布置方法,对防失控电路核心模块(IC)端口(或称接口、或称引脚)进行安全排列布置,能简单、有效、可靠地克服或弥补上述缺陷。
实施例1:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布置方法,如图1所示,对其端口的多种具体排列布置/布局方法如下:
(1a)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo),在3号端口布置优先控制输入端口(VFK),在4号端口布置保显输出/复位输入端口(BER),在5号端口布置模块电源负极输入端(V-),在6号端口布置上限基准设置输入端口(VH),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置下限基准设置输入端口(VL);
(1b)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置上限基准设置输入端口(VH),在4号端口布置模块电源负极输入端(V-),在5号端口布置保显输出/复位输入端口(BER),在6号端口布置优先控制输入端口(VFK),在7号端口布置正相输出控制端口(Vzo),在8号端口布置模块电源正极输入端(V+);
(1c)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置上限基准设置输入端口(VH),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置下限基准设置输入端口(VL),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo),在7号端口布置优先控制输入端口(VFK),在8号端口布置保显输出/复位输入端口(BER);
(1d)布置方法:在1号端口布置保显输出/复位输入端口(BER),在2号端口布置优先控制输入端口(VFK),在3号端口布置正相输出控制端口(Vzo),在4号端口布置模块电源正极输入端(V+),在5号端口布置下限基准设置输入端口(VL),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置上限基准设置输入端口(VH),在8号端口布置模块电源负极输入端(V-);
(1e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo),在3号端口布置优先控制输入端口(VFK),在4号端口布置上限基准设置输入端口(VH),在5号端口布置下限基准设置输入端口(VL),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置保显输出/复位输入端口(BER),在8号端口布置模块电源负极输入端(V-);
(1f)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置保显输出/复位输入端口(BER),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置下限基准设置输入端口(VL),在5号端口布置上限基准设置输入端口(VH),在6号端口布置优先控制输入端口(VFK),在7号端口布置正相输出控制端口(Vzo),在8号端口布置模块电源正极输入端(V+);
(1g)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置保显输出/复位输入端口(BER),在4号端口布置模块电源负极输入端(V-),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo),在7号端口布置优先控制输入端口(VFK),在8号端口布置上限基准设置输入端口(VH);
(1h)布置方法:在1号端口布置上限基准设置输入端口(VH),在2号端口布置优先控制输入端口(VFK),在3号端口布置正相输出控制端口(Vzo),在4号端口布置模块电源正极输入端(V+),在5号端口布置模块电源负极输入端(V-),在6号端口布置保显输出/复位输入端口(BER),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置下限基准设置输入端口(VL)。
按照上述排列布置方法,可产生有益效果如下:
1.传感信号电位输入端(Vi/VI)与上限基准设置输入端口(VH)、下限基准设置输入端口(VL)、保显输出/复位输入端口(BER)、模块电源负极输入端(V-)之间发生短路故障时,不会发生失控;
2.正相输出控制端口(Vzo)与模块电源正极输入端(V+)、优先控制输入端口(VFK)、保显输出/复位输入端口(BER)、上限基准设置输入端口(VH)之间发生短路故障时,不会发生失控;
3.下限基准设置输入端口(VL)或模块电源负极输入端(V-)与正相输出控制端口(Vzo)模块电源正极输入端(V+)之间相隔较远,不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。
实施例2:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布局方法,如图2所示,对其端口的多种具体排列布置/布局方法如下:
(2a)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置上限基准设置输入端口(VH),在4号端口布置保显输出/复位输入端口(BER),在5号端口布置模块电源负极输入端(V-),在6号端口布置电容放电端口(DIS),在7号端口布置输出控制端口(反相Vo),在8号端口布置下限基 准设置输入端口(VL);
(2b)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置输出控制端口(反相Vo),在3号端口布置电容放电端口(DIS),在4号端口布置模块电源负极输入端(V-),在5号端口布置保显输出/复位输入端口(BER),在6号端口布置上限基准设置输入端口(VH),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置模块电源正极输入端(V+);
(2c)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置电容放电端口(DIS),在3号端口布置输出控制端口(反相Vo),在4号端口布置下限基准设置输入端口(VL),在5号端口布置模块电源正极输入端(V+),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置上限基准设置输入端口(VH),在8号端口布置保显输出/复位输入端口(BER);
(2d)布置方法:在1号端口布置保显输出/复位输入端口(BER),在2号端口布置上限基准设置输入端口(VH),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置模块电源正极输入端(V+),在5号端口布置下限基准设置输入端口(VL),在6号端口布置输出控制端口(反相Vo),在7号端口布置电容放电端口(DIS),在8号端口布置模块电源负极输入端(V-);
(2e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置上限基准设置输入端口(VH),在4号端口布置保显输出/复位输入端口(BER),在5号端口布置限基准设置输入端口(VL),在6号端口布置电容放电端口(DIS),在7号端口布置输出控制端口(反相Vo),在8号端口布置下模块电源负极输入端(V-);
(2f)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置输出控制端口(反相Vo),在3号端口布置电容放电端口(DIS),在4号端口布置下限基准设置输入端口(VL),在5号端口布置保显输出/复位输入端口(BER),在6号端口布置上限基准设置输入端口(VH),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置模块电源正极输入端(V+);
(2g)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置电容放电端口(DIS),在3号端口布置输出控制端口(反相Vo),在4号端口布置模块电源负极输入端(V-),在5号端口布置模块电源正极输入端(V+),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置上限基准设置输入端口(VH),在8号端口布置保显输出/复位输入端口(BER);
(2h)布置方法:在1号端口布置保显输出/复位输入端口(BER),在2号端口布置上限基准设置输入端口(VH),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置模块电源正极输入端(V+),在5号端口布置模块电源负极输入端(V-),在6号端口布置输出控制端口(反相Vo),在7号端口布置电容放电端口(DIS),在8号端口布置下限基准设置输入端口(VL)。
按照上述排列布置方法,可产生有益效果如下:
1.传感信号电位输入端(Vi/VI)与模块电源正极输入端(V+)、上限基准设置输入端口(VH)、保显输出/复位输入端口(BER)之间发生短路故障时,不会发生失控;
2.输出控制端口(反相V)与模块电源负极输入端(V-)、电容放电端口(DIS)、下限基准设置输入端口(VL)之间发生短路故障时,不会发生失控;
3.输出控制端口(反相Vo)或电容放电端口(DIS)与模块电源正极输入端(V+)、传感信号电位输入端口(Vi/VI)、上限基准设置输入端口(VH)之间相隔较远,不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。
实施例3:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布局方法,如图3所示,对其端口的多种具体排列布置/布局方法如下:
(3a)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo/Vo),在3号端口布置上限基准设置输入端口(VH),在4号端口布置传感信号电位输入端口(Vi/VI),在5号端口布置模块电源负极输入端(V-),在6号端口布置保显输出/复位输入端口(BER),在7号端口布置电容放电端口(DIS),在8号端口布置下限基准设置输入端口(VL);
(3b)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置电容放电端口(DIS),在3号端口布置保显输出/复位输入端口(BER),在4号端口布置模块电源负极输入端(V-),在5号端口布置传感信号电位输入端口(Vi/VI),在6号端口布置上限基准设置输入端口(VH),在7号端口布置正相输出控制端口(Vzo/Vo),在8号端口布置模块电源正极输入端(V+);
(3c)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置保显输出/复位输入端口(BER),在3号端口布置电容放电端口(DIS),在4号端口布置下限基准设置输入端口(VL),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo/Vo),在7号端口布置上限基准设置输入端口(VH),在8号端口布置传感信号电位输入端口(Vi/VI);
(3d)布置方法:在1号端口布置传感信号电位输入端口(Vi/VI),在2号端口布置上限基准设置输入端口(VH),在3号端口布置正相输出控制端口(Vzo/Vo),在4号端口布置模块电源正极输入端(V+),在5号端口布置下限基准设置输入端口(VL),在6号端口布置电容放电端口(DIS),在7号端口布置保显输出/复位输入端口(BER),在8号端口布置模块电源负极输入端(V-);
(3e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo/Vo),在3号端口布置上限基准设置输入端口(VH),在4号端口布置传感信号电位输入端口(Vi/VI),在5号端口布置下限基准设置输入端口(VL),在6号端口布置保显输出/复位输入端口(BER),在7号端口布置电容放电端口(DIS),在8号端口布置模块电源负极输入端(V-);
(3f)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置电容放电端口(DIS),在3号端口布置保显输出/复位输入端口(BER),在4号端口布置下限基准设置输入端口(VL),在5号端口布置传感信号电位输入端口(Vi/VI),在6号端口布置上限基准设置输入端口(VH),在7号端口布置正相输出控制端口(Vzo/Vo),在8号端口布置模 块电源正极输入端(V+);
(3g)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置保显输出/复位输入端口(BER),在3号端口布置电容放电端口(DIS),在4号端口布置模块电源负极输入端(V-),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo/Vo),在7号端口布置上限基准设置输入端口(VH),在8号端口布置传感信号电位输入端口(Vi/VI);
(3h)布置方法:在1号端口布置传感信号电位输入端口(Vi/VI),在2号端口布置上限基准设置输入端口(VH),在3号端口布置正相输出控制端口(Vzo/Vo),在4号端口布置模块电源正极输入端(V+),在5号端口布置模块电源负极输入端(V-),在6号端口布置电容放电端口(DIS),在7号端口布置保显输出/复位输入端口(BER),在8号端口布置下限基准设置输入端口(VL)。
按照上述排列布置方法,可产生有益效果如下:
1.正相输出控制端口(Vzo/Vo)与模块电源正极输入端(V+)、上限基准设置输入端口(VH)、传感信号电位输入端(Vi/VI)之间发生短路故障时,不会发生失控;
2.电容放电端口(DIS)或保显输出/复位输入端口(BER)与模块电源负极输入端(V-)、下限基准设置输入端口(VL)之间发生短路故障时,不会发生失控;
3.保显输出/复位输入端口(BER)或电容放电端口(DIS)与模块电源正极输入端(V+)、正相输出控制端口(Vzo/Vo)、上限基准设置输入端口(VH)之间相隔较远,,不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。
实施例4:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布局方法,如图4所示,对其端口的多种具体排列布置/布局方法如下:
(4a)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo/Vo),在3号端口布置电容放电端口(DIS),在4号端口布置保显输出/复位输入端口(BER),在5号端口布置下限基准设置输入端口(VL),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置上限基准设置输入端口(VH),在8号端口布置模块电源负极输入端(V-);
(4b)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置上限基准设置输入端口(VH),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置下限基准设置输入端口(VL),在5号端口布置保显输出/复位输入端口(BER),在6号端口布置电容放电端口(DIS),在7号端口布置正相输出控制端口(Vzo/Vo),在8号端口布置模块电源正极输入端(V+);
(4c)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置上限基准设置输入端口(VH),在4号端口布置模块电源负极输入端(V-),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo/Vo),在7号端口布置电容放电端口(DIS),在8号端口布置保显输出/复位输入端口(BER);
(4d)布置方法:在1号端口布置保显输出/复位输入端口(BER),在2号端口布置电容放电端口(DIS),在3号端口布置正相输出控制端口(Vzo/Vo),在4号端口布置模块电源正极输入端(V+),在5号端口布置模块电源负极输入端(V-),在6号端口布置上限基准设置输入端口(VH),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置下限基准设置输入端口(VL);
(4e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置正相输出控制端口(Vzo/Vo),在3号端口布置电容放电端口(DIS),在4号端口布置保显输出/复位输入端口(BER),在5号端口布置模块电源负极输入端(V-),在6号端口布置传感信号电位输入端口(Vi/VI),在7号端口布置上限基准设置输入端口(VH),在8号端口布置下限基准设置输入端口(VL);
(4f)布置方法:在1号端口布置下限基准设置输入端口(VL),在2号端口布置上限基准设置输入端口(VH),在3号端口布置传感信号电位输入端口(Vi/VI),在4号端口布置模块电源负极输入端(V-),在5号端口布置保显输出/复位输入端口(BER),在6号端口布置电容放电端口(DIS),在7号端口布置正相输出控制端口(Vzo/Vo),在8号端口布置模块电源正极输入端(V+);
(4g)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置传感信号电位输入端口(Vi/VI),在3号端口布置上限基准设置输入端口(VH),在4号端口布置下限基准设置输入端口(VL),在5号端口布置模块电源正极输入端(V+),在6号端口布置正相输出控制端口(Vzo/Vo),在7号端口布置电容放电端口(DIS),在8号端口布置保显输出/复位输入端口(BER);
(4h)布置方法:在1号端口布置保显输出/复位输入端口(BER),在2号端口布置电容放电端口(DIS),在3号端口布置正相输出控制端口(Vzo/Vo),在4号端口布置模块电源正极输入端(V+),在5号端口布置下限基准设置输入端口(VL),在6号端口布置上限基准设置输入端口(VH),在7号端口布置传感信号电位输入端口(Vi/VI),在8号端口布置模块电源负极输入端(V-)。
按照上述排列布置方法,可产生有益效果如下:
1.传感信号电位输入端口(Vi/VI)与上限基准设置输入端口(VH)、下限基准设置输入端口(VL)、模块电源负极输入端(V-)之间发生任意短路故障时,不会发生失控;
2.正相输出控制端口(Vzo/Vo)与模块电源正极输入端(V+)、电容放电端口(DIS)、保显输出/复位输入端口(BER)之间发生任意短路故障时,不会发生失控;
3.正相输出控制端口(Vzo/Vo)与模块电源负极输入端(V-)、下限基准设置输入端口(VL)之间相隔较远,模块电源正极输入端(V+)与上限基准设置输入端口(VH)、下限基准设置输入端口(VL)、电容放电端口(DIS)、保显输出/复位输入端口(BER)之间也相隔较远,都不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。
实施例5:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布局方法,如图5所示,对其端口的多种具体排列布置/布局方法如下:
(5a)布置方法:在1号端口布置高于上限触发输入端口(ViH),在2号端口布置高于上限触发输入端口(ViP),在3号端口布置模块电源正极输入端(V+),在4号端口布置低于下限触发输入端口(ViL),在5号端口布置输出状态置位设置端口(VC),在6号端口布置反相输出控制端口(Vo2),在7号端口布置模块电源负极输入端(V-),在8号端口布置反相输出控制端口(Vo1);
(5b)布置方法:在1号端口布置反相输出控制端口(Vo1),在2号端口布置模块电源负极输入端(V-),在3号端口布置反相输出控制端口(Vo2),在4号端口布置输出状态置位设置端口(VC),在5号端口布置低于下限触发输入端口(ViL),在6号端口布置模块电源正极输入端(V+),在7号端口布置高于上限触发输入端口(ViP),在8号端口布置高于上限触发输入端口(ViH);
(5c)布置方法:在1号端口布置输出状态置位设置端口(VC),在2号端口布置反相输出控制端口(Vo2),在3号端口布置模块电源负极输入端(V-),在4号端口布置反相输出控制端口(Vo1),在5号端口布置高于上限触发输入端口(ViH),在6号端口布置高于上限触发输入端口(ViP),在7号端口布置模块电源正极输入端(V+),在8号端口布置低于下限触发输入端口(ViL);
(5d)布置方法:在1号端口布置低于下限触发输入端口(ViL),在2号端口布置模块电源正极输入端(V+),在3号端口布置高于上限触发输入端口(ViP),在4号端口布置高于上限触发输入端口(ViH),在5号端口布置反相输出控制端口(Vo1),在6号端口布置模块电源负极输入端(V-),在7号端口布置反相输出控制端口(Vo2),在8号端口布置输出状态置位设置端口(VC);
(5e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置低于下限触发输入端口(ViL),在3号端口布置输出状态置位设置端口(VC),在4号端口布置反相输出控制端口(Vo2),在5号端口布置模块电源负极输入端(V-),在6号端口布置反相输出控制端口(Vo1),在7号端口布置高于上限触发输入端口(ViH),在8号端口布置高于上限触发输入端口(ViP);
(5f)布置方法:在1号端口布置高于上限触发输入端口(ViP),在2号端口布置高于上限触发输入端口(ViH),在3号端口布置反相输出控制端口(Vo1),在4号端口布置模块电源负极输入端(V-),在5号端口布置反相输出控制端口(Vo2),在6号端口布置输出状态置位设置端口(VC),在7号端口布置低于下限触发输入端口(ViL),在8号端口布置模块电源正极输入端(V+);
(5g)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置反相输出控制端口(Vo1),在3号端口布置高于上限触发输入端口(ViH),在4号端口布置高于上限触发输入端口(ViP),在5号端口布置模块电源正极输入端(V+),在6号端口布置低于下限触发输入端口(ViL),在7号端口布置输出状态置位设置端口(VC),在8号端口布置反相输出控制端口(Vo2);
(5h)布置方法:在1号端口布置反相输出控制端口(Vo2),在2号端口布置输出状态置位设置端口(VC),在3号端口布置低于下限触发输入端口(ViL),在4号端口布置模块电源正极输入端(V+),在5号端口布置高于上限触发输入端口(ViP),在6号端口布置高于上限触发输入端口(ViH),在7号端口布置反相输出控制端口(Vo1),在8号端口布置模块电 源负极输入端(V-)。
按照上述排列布置方法,可产生有益效果如下:
1.模块电源正极输入端(V+)与高于上限触发输入端口(ViH/ViP)、低于下限触发输入端口(ViL)相邻发生短路故障时,不会发生失控;
2.反相输出控制端口(Vo1/Vo2)与输出状态置位设置端口(VC)、模块电源负极输入端(V-)之间发生短路故障时,不会发生失控;
3.输出状态置位设置端口(VC)与高于上限触发输入端口(ViH/ViP)、模块电源正极、负极输入端(V+、V-)之间相隔较远,低于上限触发输入端口(ViL)与电源负极输入端口(V-)之间相隔较远,都不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。
实施例6:
本实施例是某种防失控电路核心模块(IC)端口(或称接口、或称引脚)的安全排列布局方法,如图6所示,对其端口的多种具体排列布置/布局方法如下:
(6a)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置输出控制端口(正相Vo),在3号端口布置计数/定时控制输出端口(反相Q),在4号端口布置保显输出/模式控制端口(KSR),在5号端口布置模块电源负极输入端(V-),在6号端口布置下限基准设置输入端口(VL),在7号端口布置上限基准设置输入端口(VH),在8号端口布置传感信号电位输入端口(Vi/VI);
(6b)布置方法:在1号端口布置传感信号电位输入端口(Vi/VI),在2号端口布置上限基准设置输入端口(VH),在3号端口布置下限基准设置输入端口(VL),在4号端口布置模块电源负极输入端(V-),在5号端口布置保显输出/模式控制端口(KSR),在6号端口布置计数/定时控制输出端口(反相Q),在7号端口布置输出控制端口(正相Vo),在8号端口布置模块电源正极输入端(V+);
(6c)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置下限基准设置输入端口(VL),在3号端口布置上限基准设置输入端口(VH),在4号端口布置传感信号电位输入端口(Vi/VI),在5号端口布置模块电源正极输入端(V+),在6号端口布置输出控制端口(正相Vo),在7号端口布置计数/定时控制输出端口(反相Q),在8号端口布置保显输出/模式控制端口(KSR);
(6d)布置方法:在1号端口布置保显输出/模式控制端口(KSR),在2号端口布置计数/定时控制输出端口(反相Q),在3号端口布置输出控制端口(正相Vo),在4号端口布置模块电源正极输入端(V+),在5号端口布置传感信号电位输入端口(Vi/VI),在6号端口布置上限基准设置输入端口(VH),在7号端口布置下限基准设置输入端口(VL),在8号端口布置模块电源负极输入端(V-);
(6e)布置方法:在1号端口布置模块电源正极输入端(V+),在2号端口布置计数/定时控制输出端口(正相Q),在3号端口布置上限基准设置输入端口(VH),在4号端口布置传感信号电位输入端口(Vi/VI),在5号端口布置保显输出/模式控制端口(KSR),在6号端口布置限基准设置输入端口(VL),在7号端口布置输出控制端口(反相Vo),在8号端口布置下模块电源负极输入端(V-);
(6f)布置方法:在1号端口布置模块电源负极输入端(V-),在2号端口布置输出控制端口(反相Vo),在3号端口布置下限基准设置输入端口(VL),在4号端口布置保显输出/模式控制端口(KSR),在5号端口布置传感信号电位输入端口(Vi/VI),在6号端口布置上限基准设置输入端口(VH),在7号端口布置计数/定时控制输出端口(正相Q),在8号端口布置模块电源正极输入端(V+);
(6g)布置方法:在1号端口布置保显输出/模式控制端口(KSR),在2号端口布置下限基准设置输入端口(VL),在3号端口布置输出控制端口(反相Vo),在4号端口布置模块电源负极输入端(V-),在5号端口布置模块电源正极输入端(V+),在6号端口布置计数/定时控制输出端口(正相Q),在7号端口布置上限基准设置输入端口(VH),在8号端口布置传感信号电位输入端口(Vi/VI);
(6h)布置方法:在1号端口布置传感信号电位输入端口(Vi/VI),在2号端口布置上限基准设置输入端口(VH),在3号端口布置计数/定时控制输出端口(正相Q),在4号端口布置模块电源正极输入端(V+),在5号端口布置模块电源负极输入端(V-),在6号端口布置输出控制端口(反相Vo),在7号端口布置下限基准设置输入端口(VL),在8号端口布置保显输出/模式控制端口(KSR)。
按照上述排列布置方法,可产生有益效果如下:
1.传感信号电位输入端(Vi/VI)与计数/定时控制输出端口(正相Q)、模块电源正极输入端(V+)、上限基准设置输入端口(VH)、下限基准设置输入端口(VL),保显输出/模式控制端口(KSR)之间发生短路故障时,不会发生失控;
2.输出控制端口(反相Vo)与模块电源负极输入端(V-)、下限基准设置输入端口(VL)、保显输出/模式控制端口(KSR)之间发生短路故障时,不会发生失控;
3.输出控制端口(反相Vo)或计数/定时控制输出端口(反相Q)与模块电源正极输入端(V+)、传感信号电位输入端口(Vi/VI)、上限基准设置输入端口(VH)之间相隔较远,不易发生短路故障,也就不会发生损坏和失控。
因此,本实施例是一种电路模块端口的安全排列布置方法,能简单、有效、可靠地防止相邻端口之间的短路失控。

Claims (4)

1.一种防短路失控的电路模块端口布置方法,其特征在于:对核心电路模块(IC)端口位置进行以下某种或某些安全排列布置方法:
(1)将传感信号电位输入端口与电源正极输入端口、或与电源负极输入端口、或与上限基准设置输入端口、或与下限基准设置输入端口、或与正相输出控制端口、或与保显输出/复位输入端口相邻排布,但传感信号电位输入端口应远离反相输出控制端口和电容放电端口排布;
(2)将上限基准设置输入端口与传感信号电位输入端口、或与下限基准设置输入端口、或与正相输出控制端口、或与保显输出/复位输入端口相邻排布,但上限基准设置输入端口应远离反相输出控制端口和电容放电端口及电源正极输入端口排布;
(3)将下限基准设置输入端口与传感信号电位输入端口、或与上限基准设置输入端口、或与反相输出控制端口、或与电容放电端口、或与保显输出/复位输入端口、或与电源负极输入端口相邻排布,但下限基准设置输入端口应远离正相输出控制端口和电源正极输入端口排布;
(4)将正相输出控制端口与传感信号电位输入端口、或与上限基准设置输入端口、或与反相输出控制端口、或与电源正极输入端口相邻排布,但正相输出控制端口应远离下限基准设置输入端口和电源负极输入端口及保显输出/复位输入端口排布;
(5)将电容放电端口与下限基准设置输入端口、或与保显输出/复位输入端口、或与正相输出控制端口、或与电源负极输入端口相邻排布,但电容放电端口应远离传感信号输入端口、上限基准设置输入端口和电源正极输入端口排布;
(6)将保显输出/复位输入端口与传感信号电位输入端口、或与反相输出控制端口、或与电容放电端口、或与下限基准设置输入端口、或与电源负极输入端口相邻排布,但保显输出/复位输入端口应远离正相输出控制端口和电源正极输入端口排布;
(7)将电源正极输入端口与正相输出控制端口、或与传感信号电位输入端口、或与电源负极输入端口相邻排布,但电源正极输入端口应远离上限基准设置输入端口、下限基准设置输入端口、反相输出控制端口和保显输出/复位输入端口排布;
(8)将电源负极输入端口与上限基准设置输入端口、或与下限基准设置输入端口、或与传感信号电位输入端口、或与反相输出控制端口、或与电容放电端口、或与保显输出/复位输入端口相邻排布,但电源负极输入端口应远离正相输出控制端口排布;
上述排列布置方法,适用于需要防止邻近端口短路失控的核心电路模块(IC),所述核心电路模块(IC)是越底反控时基电路、或者是与越底反控时基电路相关的防失控电路。
2.根据权利要求1所述的电路模块端口布置方法,其特征在于:对电路模块各端口采取以下布置方法:
(2a)布置方法:在1号端口布置电源正极输入端口,在2号端口布置传感信号电位输入端口,在3号端口布置上限基准设置输入端口,在4号端口布置保显输出/复位输入端口,在5号端口布置电源负极输入端口,在6号端口布置电容放电端口,在7号端口布置反相输出控制端口,在8号端口布置下限基准设置输入端口;
(2b)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置反相输出控制端口,在3号端口布置电容放电端口,在4号端口布置电源负极输入端口,在5号端口布置保显输出/复位输入端口,在6号端口布置上限基准设置输入端口,在7号端口布置传感信号电位输入端口,在8号端口布置电源正极输入端口;
(2c)布置方法:在1号端口布置电源负极输入端口,在2号端口布置电容放电端口,在3号端口布置反相输出控制端口,在4号端口布置下限基准设置输入端口,在5号端口布置电源正极输入端口,在6号端口布置传感信号电位输入端口,在7号端口布置上限基准设置输入端口,在8号端口布置保显输出/复位输入端口;
(2d)布置方法:在1号端口布置保显输出/复位输入端口,在2号端口布置上限基准设置输入端口,在3号端口布置传感信号电位输入端口,在4号端口布置电源正极输入端口,在5号端口布置下限基准设置输入端口,在6号端口布置反相输出控制端口,在7号端口布置电容放电端口,在8号端口布置电源负极输入端口;
(2e)布置方法:在1号端口布置电源正极输入端口,在2号端口布置传感信号电位输入端口,在3号端口布置上限基准设置输入端口,在4号端口布置保显输出/复位输入端口,在5号端口布置限基准设置输入端口,在6号端口布置电容放电端口,在7号端口布置反相输出控制端口,在8号端口布置下电源负极输入端口;
(2f)布置方法:在1号端口布置电源负极输入端口,在2号端口布置反相输出控制端口,在3号端口布置电容放电端口,在4号端口布置下限基准设置输入端口,在5号端口布置保显输出/复位输入端口,在6号端口布置上限基准设置输入端口,在7号端口布置传感信号电位输入端口,在8号端口布置电源正极输入端口;
(2g)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置电容放电端口,在3号端口布置反相输出控制端口,在4号端口布置电源负极输入端口,在5号端口布置电源正极输入端口,在6号端口布置传感信号电位输入端口,在7号端口布置上限基准设置输入端口,在8号端口布置保显输出/复位输入端口;
(2h)布置方法:在1号端口布置保显输出/复位输入端口,在2号端口布置上限基准设置输入端口,在3号端口布置传感信号电位输入端口,在4号端口布置电源正极输入端口,在5号端口布置电源负极输入端口,在6号端口布置反相输出控制端口,在7号端口布置电容放电端口,在8号端口布置下限基准设置输入端口。
3.根据权利要求1所述的电路模块端口布置方法,其特征在于:对电路模块各端口采取以下布置方法:
(3a)布置方法:在1号端口布置电源正极输入端口,在2号端口布置正相输出控制端口,在3号端口布置上限基准设置输入端口,在4号端口布置传感信号电位输入端口,在5号端口布置电源负极输入端口,在6号端口布置保显输出/复位输入端口,在7号端口布置电容放电端口,在8号端口布置下限基准设置输入端口;
(3b)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置电容放电端口,在3号端口布置保显输出/复位输入端口,在4号端口布置电源负极输入端口,在5号端口布置传感信号电位输入端口,在6号端口布置上限基准设置输入端口,在7号端口布置正相输出控制端口,在8号端口布置电源正极输入端口;
(3c)布置方法:在1号端口布置电源负极输入端口,在2号端口布置保显输出/复位输入端口,在3号端口布置电容放电端口,在4号端口布置下限基准设置输入端口,在5号端口布置电源正极输入端口,在6号端口布置正相输出控制端口,在7号端口布置上限基准设置输入端口,在8号端口布置传感信号电位输入端口;
(3d)布置方法:在1号端口布置传感信号电位输入端口,在2号端口布置上限基准设置输入端口,在3号端口布置正相输出控制端口,在4号端口布置电源正极输入端口,在5号端口布置下限基准设置输入端口,在6号端口布置电容放电端口,在7号端口布置保显输出/复位输入端口,在8号端口布置电源负极输入端;
(3e)布置方法:在1号端口布置电源正极输入端口,在2号端口布置正相输出控制端口,在3号端口布置上限基准设置输入端口,在4号端口布置传感信号电位输入端口,在5号端口布置下限基准设置输入端口,在6号端口布置保显输出/复位输入端口,在7号端口布置电容放电端口,在8号端口布置电源负极输入端口;
(3f)布置方法:在1号端口布置电源负极输入端,在2号端口布置电容放电端口,在3号端口布置保显输出/复位输入端口,在4号端口布置下限基准设置输入端口,在5号端口布置传感信号电位输入端口,在6号端口布置上限基准设置输入端口,在7号端口布置正相输出控制端口,在8号端口布置电源正极输入端;
(3g)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置保显输出/复位输入端口,在3号端口布置电容放电端口,在4号端口布置电源负极输入端,在5号端口布置电源正极输入端,在6号端口布置正相输出控制端口,在7号端口布置上限基准设置输入端口,在8号端口布置传感信号电位输入端口;
(3h)布置方法:在1号端口布置传感信号电位输入端口,在2号端口布置上限基准设置输入端口,在3号端口布置正相输出控制端口,在4号端口布置电源正极输入端,在5号端口布置电源负极输入端,在6号端口布置电容放电端口,在7号端口布置保显输出/复位输入端口,在8号端口布置下限基准设置输入端口。
4.根据权利要求1所述的电路模块端口布置方法,其特征在于:对电路模块各端口采取以下布置方法:
(4a)布置方法:在1号端口布置电源正极输入端口,在2号端口布置正相输出控制端口,在3号端口布置电容放电端口,在4号端口布置保显输出/复位输入端口,在5号端口布置下限基准设置输入端口,在6号端口布置传感信号电位输入端口,在7号端口布置上限基准设置输入端口,在8号端口布置电源负极输入端口;
(4b)布置方法:在1号端口布置电源负极输入端,在2号端口布置上限基准设置输入端口,在3号端口布置传感信号电位输入端口,在4号端口布置下限基准设置输入端口,在5号端口布置保显输出/复位输入端口,在6号端口布置电容放电端口,在7号端口布置正相输出控制端口,在8号端口布置电源正极输入端;
(4c)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置传感信号电位输入端口,在3号端口布置上限基准设置输入端口,在4号端口布置电源负极输入端,在5号端口布置电源正极输入端,在6号端口布置正相输出控制端口,在7号端口布置电容放电端口,在8号端口布置保显输出/复位输入端口;
(4d)布置方法:在1号端口布置保显输出/复位输入端口,在2号端口布置电容放电端口,在3号端口布置正相输出控制端口,在4号端口布置电源正极输入端,在5号端口布置电源负极输入端,在6号端口布置上限基准设置输入端口,在7号端口布置传感信号电位输入端口,在8号端口布置下限基准设置输入端口;
(4e)布置方法:在1号端口布置电源正极输入端,在2号端口布置正相输出控制端口,在3号端口布置电容放电端口,在4号端口布置保显输出/复位输入端口,在5号端口布置电源负极输入端,在6号端口布置传感信号电位输入端口,在7号端口布置上限基准设置输入端口,在8号端口布置下限基准设置输入端口;
(4f)布置方法:在1号端口布置下限基准设置输入端口,在2号端口布置上限基准设置输入端口,在3号端口布置传感信号电位输入端口,在4号端口布置电源负极输入端,在5号端口布置保显输出/复位输入端口,在6号端口布置电容放电端口,在7号端口布置正相输出控制端口,在8号端口布置电源正极输入端;
(4g)布置方法:在1号端口布置电源负极输入端,在2号端口布置传感信号电位输入端口,在3号端口布置上限基准设置输入端口,在4号端口布置下限基准设置输入端口,在5号端口布置电源正极输入端,在6号端口布置正相输出控制端口,在7号端口布置电容放电端口,在8号端口布置保显输出/复位输入端口;
(4h)布置方法:在1号端口布置保显输出/复位输入端口,在2号端口布置电容放电端口,在3号端口布置正相输出控制端口,在4号端口布置电源正极输入端,在5号端口布置下限基准设置输入端口,在6号端口布置上限基准设置输入端口,在7号端口布置传感信号电位输入端口,在8号端口布置电源负极输入端。
CN201110218317.9A 2011-08-01 2011-08-01 一种防短路失控的电路模块端口布置方法 Expired - Fee Related CN102368686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110218317.9A CN102368686B (zh) 2011-08-01 2011-08-01 一种防短路失控的电路模块端口布置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110218317.9A CN102368686B (zh) 2011-08-01 2011-08-01 一种防短路失控的电路模块端口布置方法

Publications (2)

Publication Number Publication Date
CN102368686A CN102368686A (zh) 2012-03-07
CN102368686B true CN102368686B (zh) 2016-08-10

Family

ID=45761236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110218317.9A Expired - Fee Related CN102368686B (zh) 2011-08-01 2011-08-01 一种防短路失控的电路模块端口布置方法

Country Status (1)

Country Link
CN (1) CN102368686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103338034A (zh) * 2013-06-15 2013-10-02 刘圣平 越底反控时基电路端口布置新方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179848A2 (en) * 1989-02-14 2002-02-13 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.
CN201369825Y (zh) * 2008-09-24 2009-12-23 无锡友达电子有限公司 单声道音频功放电路的引脚排列结构
CN201674209U (zh) * 2010-06-01 2010-12-15 刘圣平 越底反控时基电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179848A2 (en) * 1989-02-14 2002-02-13 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.
CN201369825Y (zh) * 2008-09-24 2009-12-23 无锡友达电子有限公司 单声道音频功放电路的引脚排列结构
CN201674209U (zh) * 2010-06-01 2010-12-15 刘圣平 越底反控时基电路

Also Published As

Publication number Publication date
CN102368686A (zh) 2012-03-07

Similar Documents

Publication Publication Date Title
CN101626154B (zh) 集成电路esd全芯片防护电路
CN102290417B (zh) 一种基于dtscr的瞬态电压抑制器
CN104269402B (zh) 一种堆叠scr‑ldmos的高压esd保护电路
CN102176624A (zh) 低电容低钳位过压保护器件
CN102368686B (zh) 一种防短路失控的电路模块端口布置方法
CN109166850A (zh) 集成电路静电防护的二极管触发可控硅
CN103165600A (zh) 一种esd保护电路
CN101789428A (zh) 一种内嵌pmos辅助触发可控硅结构
CN201440417U (zh) 瞬态电压抑制二极管
CN102299129B (zh) 有关防失控电路模块端口的安全布局方法
CN101814498B (zh) 一种内嵌nmos辅助触发可控硅结构
CN107482004A (zh) 一种外延工艺下多电源电压集成电路esd保护网络
CN102244076A (zh) 一种用于射频集成电路的静电放电防护器件
CN201576934U (zh) 一种瞬态抑制二极管并联模块
CN208848907U (zh) 集成电路静电防护的二极管触发可控硅
CN106783806A (zh) 一种cdm保护电路结构
CN104113054B (zh) 防止集抄电能表受雷电破坏的组合式防雷设备
CN2893719Y (zh) 单相、三相防雷电子式电能表
CN107196282A (zh) 一种浪涌保护器
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件
CN206773393U (zh) 具有保护环的光刻板
CN207218236U (zh) 一种浪涌保护器
CN102254911B (zh) 一种二极管辅助触发的具有二次导通路径的可控硅器件
CN204333902U (zh) 一种漏电检测及保护电路
CN104810386A (zh) 一种基于二维设计的高面积效率二极管触发可控硅

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 315400 Zhejiang city in Yuyao Province, Lan Jiang Jie Dao Tan Jia Ling Cun TA Shan Miao East Building 1, No. 1 B11

Applicant after: Liu Shengping

Address before: Wu p a village in Hubei province Wuxue City Xianglong road 435400 No. 3 building 152 room one one unit

Applicant before: Liu Shengping

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 435400 HUANGGANG, HUBEI PROVINCE TO: 315400 NINGBO, ZHEJIANG PROVINCE

C14 Grant of patent or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Wu p a village in Hubei province Wuxue City Xianglong road 435400 No. 3 building 152 room one one unit

Patentee after: Liu Shengping

Address before: 315400 Zhejiang city in Yuyao Province, Lan Jiang Jie Dao Tan Jia Ling Cun TA Shan Miao East Building 1, No. 1 B11

Patentee before: Liu Shengping

GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160810

Termination date: 20200801