JPS6281743A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に係り、特に電源系の低インピーダ
ンス化に好適な半導体装置に関するものである。

〔背景技術〕

従来の半導体装置、特にマスタースライス（ゲートアレ
イ）ＬＳＩでは、ＬＳＩチップの周辺部に、給電線が配
置され、これに沿って、ポンディングパッド列及び入出
力バッファ回路が配置されている。そして入出力バッフ
ァ回路は電力消費が多いので、その電源は、例えば、前
記給を線から直接取り出している。そしてマスタースラ
イス製品ではＬＳＩチップの電源用パッドの位置は固定
され、給電線とパターン接続されている。

しかしながら、このようなマスタースライスＬＳＩチッ
プでは、前記給′区腺の電力供給能力が予め決まってい
るので、その能力よりも消費電力を大きくすることはで
きないため、入出力バッファ回路の素子（トランジスタ
）の使用が制限される場合があった。また、このように
給電線の太さに限りがあるため、電源電圧の変動により
ノイズが発生したり、それを流れる電流が増大しエレク
トロマログレージョン現象が起るなどの問題があった。

なお、ゲートアレイについては、例えば、日経マグロウ
ヒル社発行、日経エレクトロニクス、１９８１年４月１
３日号、Ｐ２Ｏ３〜２１２に示されている。

〔発明の目的〕

本発明の目的は、電源配線のインピーダンスの低下を図
るようにした半導体装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示されろ発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、チップの外周部に内側′電源幹線と外側電源
幹線とを配置し、この両電源幹線間にパッドを配置し、
任意のパッドを電源用パッドとし℃用い、その任意のパ
ッドを介して前記内側電源幹線と前記外側電源幹線とを
電気的に接続（配線接続）するようにしている。これに
より、電源配線のインピーダンスを低下させることがで
き、もって電力消費の多い人出カバソファ回路の素子の
使用に特別の制限を加える必要もなく、また電源電圧が
安定することにより電源変動にもとづくノイズの発生も
防止することができ、更にエレクトロマイグレーション
も防止することができるものである。

〔実施例〕

第１図及び第２図は本発明による半導体装置の一実施例
を示し、第１図はゲートアレイＬＳＩの入出力部分のレ
イアウトを示し、第２図はチップ全体のレイアウトの概
略を示している。

ＬＳＩチップ１の外周部に、その辺に略沿って、電源供
給量を多くするため、第１の固定電位電源電位Ｖｃｃ　
（５Ｖ）のための給電線として内側電源幹線１１と外側
電源幹線１２とが配置される。両電源幹線１１．１２間
にポンディングパッド６が直線状に配置されている。最
も電力の消費が多い入出力バッ７ア回路九対す６電源電
位ＶＣＣは、図示しないが、内側電源幹線１１より供給
されている。両電源線１１．１２は、パッド６人に接続
される。パッド６Ａは電源電位ＶＣＣをチップ１にその
外部から供給するための外部端子であり、その位置は固
定されている。５Ｃは使用される入出力バッ７ア領域で
あり、従って基本（マスタ）パターンに対し配線パター
ンが施され入出力バッファ回路５Ｃが構成されている。

この人出カバソファ回路５Ｃは内側電源幹線１１と接続
され、かつ図示しないが信号用パッド６Ｃと接続されて
いるっ信号用パッド６Ｃの夫々の機能は任意に設定され
る。５Ｂは不使用の入出カバソファ領域であり入出力バ
ッファ回路を構成する回路素子（マスターパターン）に
配線が施されておらず、入出力バッファ回路が構成され
℃いない。そし℃、不使用の人出力バッファ領域を利用
して、パッド６Ｂは追加の′電源用パッドとして両電源
幹線１１と１２とを接続する。

電源線１１のさらに内側に、これに沿って、第２の固定
電位、つまり回路の接地電位Ｖｓｓ　　（ＯＶ）を供給
するための給電線１３が配置されている。入出力バッフ
ァ５に対する回路の接地電位Ｖｓｓは、図示しないが、
接地配線１３から供給されている。接地線１３はパッド
６Ｄに接続される。パッド６Ｄは回路の接地電位ＶＳｓ
をチップ１にその外部から供給するための外部端子であ
り、その位置は固定されている。

パッド６のうちパッド６Ａ、６Ｂを除くパッド６Ｃは、
入出力バッファ領域の入出力バッファ回路５ＣとｋＡパ
ターン（配線）で配線接続されている。しかし、人出力
バッファ領域５Ｂは不使用のためＡｔ配線は施されてお
らず、入出力バッファ回路は構成されない。このバンド
６Ｂを電源用パッドとして積極的に有効利用し、内側電
源幹線１１と外側電源幹線１２とをこのパッド６Ｂを介
してＡ／、パターン１６と１７で配線接続する。これに
より内、外側電源幹線１１と１２が並列接続されること
になり、その電源配線の抵抗（インピーダンス）を大巾
に低下させろことができる。

第２図において、２は基本セル、３は基本セル列、４は
基本セル列３間に設けられた配線チャネルである。基本
セルはＭＩＳＦＥＴ（絶縁ゲート型電界効果トランジス
タ）からなり、例えば周知の２人力ＮＡＮＤ　（ナンド
）ゲートを構成し得るようなセルからなる。

第２図に示すチップ１において、基本設計（マスター）
部分は、基本セル２を構成するためのＭＩＳＦＥＴ及び
入出力バラフッ回路５を構成するためのＭＩＳＦＥＴで
ある。

一方、マスタ一部分を用いて所望の論理回路及び入出力
回路を形成するために、例えば、第１層及び第２Ｊｆ７
５の導電層が用いられる。

すなわち、第１層の導電層はアルミニウム層からなり、
ＭＩＳＦＥＴ上に層間絶縁膜をはさんで形成される。第
１アルミニウム層は、例えば所望の論理を構成するため
の基本セＡ／２及び入出力バッファ５内の配線、基本セ
ル２に対する電源電位及び接地電位供給のための配線、
配線１１，１２及び１３のために用いられる。また、基
本セ／Ｌ／２や入出力回路５等の間を結ぶ配線のうち、
第２図中横方向（配線チャネル４の方向）に延びる配線
のために用いられる。

第２層の導電層はアルミニウム層からなり、第１アルミ
ニウム層上に層間絶縁膜をはさんで形成される。第２ア
ルミニウム層は、例えば、基本セル２や入出力回路５等
の間を結ぶ配線のうち、第２図中縦方向に延びる配線の
ために用いられる。

また、ボンディングパノド６のために用いられる。

したがって、所望の論理及び入出力バラフッ回路を構成
したとき、使用されない入出カバソファ回路５Ｂ上には
、第１アルミニウム層からなる配線１１．１３があるだ
けである。したがって、使用されない入出力回路５Ｂ上
に第１又は第２のアルミニウム層を配線１６として形成
することによって、配線１１と１３のいずれか一方をパ
ッド６Ｂと接続できる。この実施例では、パッド６Ｂと
配線１１を結んでいる。バンド６Ｂと配線１２は第１ま
たは第２のアルミニウム層である配線１７によって接続
される。この配線１７の領域は、本来、他の配線が設け
られない部分であるので、配線１７を形成することに何
ら支障はない。

これによって配線１２は、配線１１と同一の第一の固定
電位とされる。配線１２は配線１３と同一の第二の固定
電位としてもよい。

なお、パッド６Ａの数及び位置は任意である。

又、パッド６と入出力バッファ回路６とは対応して設け
られる必要はない。

未使用となる人出力バッファ回路の領域を利用してこの
領域に配線を形成することにより、その近傍の未使用と
なるパッドと固定電位配線とを接続し、この未使用パッ
ドと他のチップ周辺に設けられた配線とを接続すること
により、他の配線に固定電位を印加するものである。

以上のようにして電源幹線（ｌｉｔ源系統）のインピー
ダンスを大巾に低下させることができるので、消費電力
の多い入出力バッファ回路がいくつも並設されていても
電源電圧の低下を抑制（防止）し、安定化させることが
できる。そして前記その箇所の人出カバソファ回路の素
子（トランジスタ）の使用に特別の制限を加える必要が
なくなる。また電源（電圧）の変動にもとづくノイズの
発生を防止することができる。

更にまた必要に応じ任意のパッド（６Ｂ）を中継して両
電源幹線１１と１２をＡｔ配線パターンで接続して並列
回路を構成することにより、電源幹線１１に流れる電流
密度を減らすことができエレクトロマイグレーションの
防止を図ることができる。

〔効果〕

（１）　　マスターパターンの電源用パッド以外の任意
のパッドを必要に応じて電源用パッドとして用いること
ができ、この電源用パッドを中継して内。

外画電源幹線を配線接続する（電気的に接続する）こと
により、両電源幹綜が並列接続されろため電源系統のイ
ンピーダンスを大巾に下げろことができろ。

（２）内、外電源幹線に消費電力が多い入出カッくノフ
ァ回路などが複数並設され、消費電力の多い箇所があっ
ても、上記（１）によりその箇所の電源系統の低インピ
ーダンス化を図ることができろ。

（３）従って、上記（２）のように電力消費の多い箇所
があっ℃も、電源電圧の低下を抑制（防止）することが
でき電源電圧が安定化されるので、その箇所の入出力バ
ラフッ回路の素子（トランジスタ）の実際の使用条件に
特別の制限を加えろ必要がなくなる。更に電源変動にも
とづくノイズの発生も防止されろ。

（４）上記（１）によりエレクトロマイグンーションの
防止（電流密度の低下）を図ることができろ。

（５）不使用の空きパッドがある場合、これを積極的に
電源用バンドとして有効利用し、このパッドと内、外側
電源幹線とを配線接続して上記（１）のように電源系統
の低インピーダンス化を図ることができろ。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、内、外側電
源幹線１１．１２を給電線（ＶＤＤ）として用いている
が、接地電位線（Ｖｓｓ）として用いることもできる。

この場合も、前述したと同様に任意のパッドを介して内
、外側電源幹線を接続することにより、１に、源系統の
低インピーダンス化を図ることができる。

また、パッド列を内、外側電源幹線１１．１２間に配設
した場合について言及したゆれども、パッド列を外側電
源幹線１２の外側に配設した場合にも本発明を適用でき
る。この場合、内、外側電源幹線１１と１２をＡｔパタ
ーン接続することで、電源系統の低インピーダンス化を
図ることができるが、その箇所のパッドと外側電源幹線
１２ともＡ４パターン接続しておくことで、このバンド
を電極取り出し用のパッドとして利用することもできる
。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマスタースライスＬ
ＳＩチップに適用した場合について説明したが、それに
限定されるものではなく、半導体装置全般やその他の電
源系統の低インピーダンス化を図りたい箇所に広く適用
できる。

【図面の簡単な説明】

第１図は本発明による半導体装置の一実施例を示す部分
レイアウト図、 第２図は本発明の半導体装置の全体のレイアウトの概略
を示す平面図である。 １１・・・内側電源線、１２・・・外側電源線、１３・
・・接地電位線、６Ａ・・・電源用パッド、６Ｂ・・・
空きパッド（電源用パッド）、６Ｃ・・・信号用パッド
、５Ｃ・・・使用するバッファ領域、５Ｂ・・・不使用
のバッファ領域、１６．１７・・・ｋＡパターン。 へ 代理人　弁理士　　小　川　勝　男 第　　　１　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に同一の電位の印加される外側電源線
   と内側電源線と複数のパッドを有し、前記パッドの任意
   のパッドと前記外側電源幹線と前記内側電源幹線とを配
   線接続してなることを特徴とする半導体装置。 ２、前記内側電源幹線と前記外側電源幹線との間にパッ
   ド列が配置されてなる特許請求の範囲第１項記載の半導
   体装置。