CZ281891B6 - Uspořádání integrovaného obvodu na polovodičovém substrátu - Google Patents

Uspořádání integrovaného obvodu na polovodičovém substrátu Download PDF

Info

Publication number
CZ281891B6
CZ281891B6 CS90649A CS64990A CZ281891B6 CZ 281891 B6 CZ281891 B6 CZ 281891B6 CS 90649 A CS90649 A CS 90649A CS 64990 A CS64990 A CS 64990A CZ 281891 B6 CZ281891 B6 CZ 281891B6
Authority
CZ
Czechia
Prior art keywords
pin
pins
power
output
junction
Prior art date
Application number
CS90649A
Other languages
English (en)
Inventor
Roelof Herman Willem Salters
Original Assignee
Philips Electronics N. V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics N. V. filed Critical Philips Electronics N. V.
Publication of CZ64990A3 publication Critical patent/CZ64990A3/cs
Publication of CZ281891B6 publication Critical patent/CZ281891B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Substrát (300) je opatřen skupinou přípojných plošek (314, 316, 326, 328) a skupinou vývodních kolíků (5, 6, 7, 8). První a druhá napájecí přípojná ploška (314, 316) jsou uloženy jedna vedle druhé a rovněž první a druhý napájecí kolík (6, 7) jsou uloženy vedle sebe. První výstupní kolík (5) a druhý výstupní kolík (8) jsou připojené k odpovídající první a druhé výstupní přípojné plošce přes odpovídající vodivé spojení (330) a čtvrté vodivé spojení (332). První výstupní přípojná ploška (326) skupiny přípojných plošek leží vedle první napájecí přípojné plošky (314), druhá výstupní přípojná ploška (328) leží vedle druhé napájecí přípojné plošky (316). První výstupní kolík (5) skupiny vývodních kolíků leží vedle prvního napájecího kolíku (6), druhý výstupní kolík (8) leží vedle druhého napájecího kolíku (7), a první a druhý napájecí kolík (6, 7) leží nejblíže k ose souměrnosti (334) tvaru substrátu.ŕ

Description

Oblast techniky
Vynález se týká uspořádání integrovaného obvodu na polovodičovém substrátu, opatřeného skupinou přípojných plošek zahrnující první napájecí přípojnou plošku a druhou napájecí přípojnou plošku pro napájení obvodu během pravidelného používání a uložené jedna vedle druhé, a první výstupní přípojnou plošku a druhou výstupní přípojnou plošku; a skupinou vývodních kolíků obsahující první napájecí kolík a druhý napájecí kolík, připojené k odpovídající první a druhé napájecí přípojné plošce přes odpovídající první a vodivé spojení a druhé vodivé spojení, přičemž první a druhý napájecí kolík jsou uloženy vedle sebe, první výstupní kolík a druhý výstupní kolík, připojené k odpovídající první a druhé výstupní přípojné plošce přes odpovídající třetí vodivé spojení a čtvrté vodivé spojení.
Dosavadní stav techniky
Integrované obvody výše popsaného typu jsou obecně známé, zejména v zapouzdřené formě, kde vývodní kolíky vyčnívají z pouzdra.
V souladu s běžnou technologií integrovaných obvodů je možné vytvořit na substrátu struktury mající minimální rozměry v řádové velikosti desetin mikronu. Nicméně pokrok miniaturizace má za následek zvýšení sklonu obvodů k elektrickým parazitním jevům. Příkladem takových jevů jsou kolísání induktivního napětí na vnitřních napájecích vedeních čipů způsobené jednak aktivitou obvodů a jednak indukčnostmi spojovacích drátů a napájecích kolíků. Hlavním činitelem omezujícím spínací rychlost číslicových obvodů je přítomnost těchto kolísání induktivního napětí, která mohou mít škodlivý účinek na integrované obvody.
Zapouzdření čipů integrovaných obvodů, například mikroprocesorů nebo pamětí, u kterých jsou napájecí kolíky umístěné navzájem diametrálně protilehle, je v široké míře používáno jako standard. Je možné se odvolat na Philips Data Handbook IC10, 1987, str. 103, znázorňující diagram vývodů pro ŠRAM, a na Philips Data Handbook IC14, 1987, str. 322, znázorňující diagram vývodů mikrořadiči. Jak však pokračuje miniaturizace a roste maximální kmitočet hodinového signálu, stávají se nevýhody zmíněného uspořádání stále více zřejmými. Tak například vyhlazovací kondenzátor, zapojený podle obecné praxe mezi prvním napájecím kolíkem a druhým napájecím kolíkem nutně vyžaduje dlouhé dráty pro diametrální překlenutí vzdálenosti mezi nimi. Parazitní impedance těchto drátů snižuje účinek vyhlazovacího kondenzátoru. Tyto dlouhé dráty mají sklon působit jako antény pro příjem nebo vysílání poruch rušících činnost integrovaných obvodů.
Kromě toho má induktivní smyčka zahrnující čip, na kterém jsou přípojné plošky pro spojovací dráty připojené k napájecím kolíkům, spojovací dráty a napájecí kolíky samotné, značnou indukčnost s ohledem na její poměrně velký plošný rozsah. To způsobuje vznik napěťových jehlových impulzů induktivního charakteru na vnitřních vodičích čipu, které mohou rušit činnost integrovaného obvodu. Dále má sériové uspořádání napájecího kolíku a přidruženého spojovacího drátu délku elektrické dráhy, která je nejdelší možná v obvyklém dvouřadovém integrovaném obvodu. To způsobuje, že impedance, zvláště indukčnost tohoto uspořádání má největší možnou hodnotu.
Obvyklé uspořádání kolíků, jiné než dvouřadové, má podobné nevýhody. Tak například v uspořádání kolíků mikrořadiče znázorněném v Philips Data Handbook IC14, 1987, str. 34 jsou vývodní kolíky rozmístěny po obvodu integrovaného obvodu. Dva napájecí kolíky jsou umístěny na protilehlých stranách integrovaného obvodu. Vyhlazovací kondenzátor zapojený mezi
- 1 CZ 281891 B6 napájecí kolíky vytváří tedy poměrně velkou smyčku. Jiná uspořádání vývodních kolíků mohou mít vývodní kolíky uspořádané v mřížce mající více než dva sloupce a více než dvě řady. Takové mřížové uspořádání umožňuje velkou hustotu kolíků, která je zvláště výhodná pro čipy integrovaných obvodů, které mají velkou spotřebu energie. Zejména v prostředí s velkou spotřebou energie, které představuje velké proudy a velké změny proudů, může být tímto indukčním účinkem omezována činnost integrovaných obvodů.
Vynález si proto klade za úkol vytvořit integrovaný obvod, který by byl méně náchylný na parazitní jevy.
Podstata vynálezu
Vynález řeší uvedený úkol tím, že u uspořádání integrovaného obvodu v úvodu uvedeného typu první výstupní přípojná ploška skupiny přípojných plošek leží vedle první napájecí přípojné plošky, druhá výstupní přípojná ploška leží vedle druhé napájecí přípojné plošky, první výstupní kolík skupiny vývodních kolíků leží vedle prvního napájecího kolíku, druhý výstupní kolík leží vedle druhého napájecího kolíku, a první a druhý napájecí kolík leží nejblíže k ose souměrnosti tvaru substrátu.
Skupina přípojných plošek dále obsahuje podle dalšího znaku vynálezu nejméně jednu řídicí přípojnou plošku, skupina vývodních kolíků obsahuje nejméně jeden řídicí kolík připojený k řídicí přípojné plošce přes páté vodivé spojení, přičemž kterákoli přípojná ploška mezi řídicí přípojnou ploškou a nejbližší z první napájecí přípojné plošky a druhé napájecí přípojné plošky je buď výstupní přípojná ploška, nebo jiná řídicí přípojná ploška, a přičemž kterýkoli vývodní kolík mezi řídicím kolíkem a nejbližším z prvního a druhého napájecího kolíkuje buď výstupní kolík, nebo jiný řídicí kolík.
S výhodou dále skupina přípojných plošek obsahuje nejméně jednu datovou vstupní přípojnou plošku, skupina vývodních kolíků dále obsahuje nejméně jeden datový vstupní kolík připojený k datové vstupní přípojné plošce přes šesté vodivé spojení, přičemž kterákoli přípojná ploška mezi datovou vstupní přípojnou ploškou a nejbližší z první a druhé napájecí přípojné plošky je výstupní přípojná ploška nebo řídicí přípojná ploška nebo jiná vstupní přípojná ploška, a přičemž kterýkoli vývodní kolík mezi datovým vstupním kolíkem a nejbližším z prvního a druhého napájecího kolíkuje buď výstupní kolík, nebo řídicí kolík nebo jiný datový vstupní kolík.
Podle dalšího znaku vynálezu skupina přípojných plošek obsahuje třetí napájecí přípojnou plošku a čtvrtou napájecí přípojnou plošku pro příjem odpovídajícího prvního a druhého napájecího napětí, přičemž třetí a čtvrtá napájecí přípojná ploška jsou uloženy vedle sebe, přičemž skupina vývodních kolíků obsahuje třetí napájecí kolík a čtvrtý napájecí kolík pro přijímání odpovídajícího prvního napájecího napětí a druhého napájecího napětí, přičemž třetí a čtvrtý napájecí kolík jsou připojeny k odpovídající třetí a čtvrté napájecí přípojné plošce přes odpovídající sedmé a osmé vodivé spojení, přičemž třetí a čtvrtý napájecí kolík jsou uloženy vedle sebe, přičemž skupina vývodních kolíků je rozdělena mezi první sled vývodních kolíků a druhý sled vývodních kolíků, přičemž první a druhý sled jsou uspořádány vzájemně paralelně, kde první sled obsahuje první a druhý napájecí kolík, uložené ve středové oblasti, tj. uprostřed nebo v podstatě uprostřed, uvedeného prvního sledu, druhý sled obsahuje třetí a čtvrtý napájecí kolík uložené ve středové oblasti, tj. uprostřed nebo v podstatě uprostřed, uvedeného druhého sledu a první a druhý napájecí kolík jsou uloženy rotačně symetricky vzhledem ke třetímu a čtvrtému napájecímu kolíku.
Podle vynálezu jsou délka první sloučené elektrické dráhy prvního napájecího kolíku a s ním sdruženého vodivého spojení a délka druhé sloučené elektrické dráhy druhého napájecího kolíku a s ním sdruženého vodivého spojení obě rovné nebo kratší než je délka sloučené elektrické dráhy kteréhokoli jiného vývodního kolíku, který není napájecí kolík, a vodivého spojení sdruženého s tímto jiným vývodním kolíkem. Indukčnost sériového uspořádání napájecího kolíku s ním sdruženého vodivého spojení má nyní nejmenší možnou velikost.
Jelikož jsou první napájecí kolík a druhý napájecí kolík umístěny co nejblíže k sobě, je plocha výše popsané smyčky zmenšená, takže indukčností jsou minimální. Jiná výhoda vyplývá z toho, že napájecí kolíky a přidružené spojovací dráty vedou proudy navzájem opačného směru. To způsobuje, že vzájemná účinná indukčnost tohoto uspořádání napájecích kolíků a přidružených spojovacích drátů je menší než polovina indukčností jednoho spojovacího drátu, a to vlivem podstatného potlačení elektromagnetických polí vyvolaných indukčnostmi přilehlých drátů.
Uspořádání integrovaného obvodu podle vynálezu může mít alespoň dva první napájecí kolíky a alespoň dva druhé napájecí kolíky. Ještě více se tak zmenší amplituda poruch na vnitřních napájecích vodičích čipu, protože přítomnost alespoň dvou napájecích kolíků a drátů na napájecí napětí zmenšuje velikost proudu v jedné napájecí dráze alespoň 2x.
V systému pro zpracování dat může být k výstupním kolíkům uspořádání integrovaného obvodu podle vynálezu připojena řada jiných obvodů. Každý z těchto jiných obvodů a jejich propojovacích prvků představuje impedanci. Výstupní kolíky pro přenos výstupních signálů do jiných obvodů tedy obvykle přenášejí mnohem výkonnější signály než jiné kolíky. Uspořádáním výstupních kolíků v bezprostřední blízkosti napájecích kolíků se dosahuje toho, že vzdálenost mezi čipem a výstupními kolíky je jen nepatrně větší než vzdálenost mezi čipem a napájecími kolíky. To má za následek, že indukčnost příslušných drátů a výstupních kolíků je pouze nepatrně větší. Kromě toho jsou účinky velkých proudů a rychlých změn proudů na napětí na napájecích kolících velmi malé v důsledku jejich uspořádání ve dvojicích. Jiná stejně důležitá výhoda uspořádání výstupních kolíků v bezprostředním sousedství napájecích kolíků je v tom, že výstupní zásobníky pro přenos výstupních signálů na výstupních kolíkách jsou napájeny přes krátká napájecí vedení. To způsobuje, že amplituda jehlových impulzů induktivního napětí způsobená velkými změnami proudů během činnosti vyrovnávací paměti je menší než amplituda napěťových jehlových impulzů vznikajících v obvyklém integrovaném obvodu pracujícím za podobných podmínek.
Když vývodní kolíky zahrnují řídicí kolíky, například hodinový vstup, nebo vstup pro zpřístupnění čipu, čtení, záznamu, výstupu, nebo programu, nulování, přerušení, testování, potom jsou řídicí kolíky umístěny blíže ke předem určenému napájecímu kolíku než vývodní kolíky, které nejsou napájecí nebo výstupní kolíky. Umístěním řídicích kolíků jako hodinových kolíků a funkčních kolíků v bezprostřední blízkosti párovaných napájecích kolíků se vytvoří kolíkové jádro. Kolíky tvořící toto kolíkové jádro jsou přítomné téměř ve všech čipech integrovaných obvodů. Návrháři čipů tedy mohou považovat takové kolíkové jádro za výchozí bod pro vytvoření integrovaného obvodu, který je méně citlivý na induktivní poruchy a vyvíjí mnohem méně uvedených jehlových impulzů induktivních napětí. Obvody navržené podle vynálezu se dají snadno rozšiřovat, neboť umístění skupiny kolíků a tedy hlavní části návrhu jsou předem určeny. Zejména pro paměti má tento způsob návrhu významné výhody v tom, že matice paměťových buněk se mohou lišit pouze ve velikosti adresového prostoru, ale nikoli v návrhu prvků.
Na základě pokusů provedených s pamětí CMOS podle vynálezu bylo zjištěno, že amplitudy rušivých napětí způsobených spínacími pochody byly čtyřikrát až pětkrát menší než v paměti napájené způsobem podle známého stavu techniky.
- j CZ 281891 B6
Přehled obrázků na výkresech
Vynález je blíže vysvětlen v následujícím popisu na příkladech provedení s odvoláním na připojené výkresy, ve kterých znázorňuje obr. 1 uspořádání kolíků u obvyklého dvouřadového integrovaného obvodu, obr. 2 uspořádání kolíků u dvouřadového integrovaného obvodu podle vynálezu, obr. 3 uspořádání kolíků u obvyklého integrovaného obvodu s kolíky rozmístěnými po obvodu pouzdra a obr. 4 uspořádání kolíků u integrovaného obvodu s kolíky rozmístěnými po obvodu pouzdra podle vynálezu.
Příklady provedeni vynálezu
Na obr. I je znázorněn příklad uspořádání kolíků u obvyklého dvouřadového integrovaného obvodu. Obr. 1 znázorňuje integrovaný obvod ŠRAM obsahující čip 100 uložený v pouzdru 112. znázorněný za účelem jasnosti částečně v řezu. Čip 100 má přípojné plošky, například přípojné plošky 114 a 116, umístěné v blízkosti okrajů čipu 100. Přípojné plošky jsou vodivými spojeními, například spojovacími dráty 122 a 124, připojeny ke vývodním kolíkům 1-24 vyčnívajícím z pouzdra 112. Vývodní kolíky 1-24 a spojovací dráty 122 a 124 spojují čip 100 s vnějším prostředím.
Čip 100 je napájen napájecím napětím VCc přes napájecí kolík 24 a spojovací drát 124 a napájecím napětím GND přes napájecí kolík 12 a spojovací drát 122. V souladu s obecně přijatým standardem jsou zde napájecí kolíky 12 a 24 umístěny diametrálně protilehle. Vývodní kolíky 1-8, 19, 22 a 23 jsou na obr. 1 adresové kolíky. Vývodní kolíky 9-11 a 13-17 jsou zde vstupní/výstupní kolíky pro přenos dat. Vývodní kolíky 18, 20 a 21 slouží v tomto provedení jako řídicí kolíky pro řízení čipu 100 signálem volby čipu, signálem souhlasu výstupu a signálem souhlasu zápisu.
Jak je patrné z obr. 1, souhlasí umístění přípojných plošek, mezi nimiž jsou přípojné plošky 114 a 116. obvodově s umístěním vývodních kolíků 1-24. Jako důsledek tohoto rozmístění jsou délky elektrických drah napájecího uspořádání dle obr. 1, které obsahuje napájecí kolík 12 a spojovací drát 112 a napájecí kolík 24 a spojovací drát 124, .nejdelší možné mezi všemi sériovými spojeními v integrovaném obvodu složenými z vývodního kolíku a přidruženého spojovacího drátu. Vzhledem k tomu, že napájecí kolíky 12 a 24 uspořádání z obr. 1 jsou umístěny navzájem diametrálně protilehle, je dalším důsledkem to, že vzdálenost mezi těmito vývodními kolíky 12 a 24 je největší možná mezi kterýmkoli párem vývodních kolíků.
Toto uspořádání má mnohé nevýhody. Protože délka elektrické dráhy sériového uspořádání vývodního kolíku 12 (který je v řešení dle obr. I napájecí kolík) a spojovacího drátu 122 a délka elektrické dráhy sériového spojení napájecího kolíku 24 a spojovacího drátu 124 jsou nejdelší v daném uspořádání, je především indukčnost každého z těchto sériových spojení největší v daném integrovaném obvodu. Při práci integrovaného obvodu vedou uvedené napájecí kolíky 12 a 24 uspořádání z obr. I a přidružené spojovací dráty 122 a 124 velké a rychle se měnící proudy. Protože změny proudů i příslušné indukčnosti jsou velké, vznikají na napájecích kolících 12 a 24 uspořádání z obr. 1 a přidružených spojovacích drátech 122 a 124 jehlové impulzy induktivního napětí. Tyto jehlové impulzy jsou potom přenášeny na vnitřní napájecí vodiče čipu 100. Následkem velkých délek elektrických drah zmíněných výše mohou napěťové jehlové impulzy, vytvořené na vývodním kolíku a spojovacím drátu, mít stejnou řádovou velikost jako napěťové jehlové impulzy vytvářené na neznázoměných vnitřních vodičích čipu.
Za účelem zmenšení amplitudy napěťových pulzů a jejich interference s jinými signály nesoucími informaci je mezi napájecími kolíky 12 a 24 uspořádání z obr. 1 zapojen vyhlazovací kondenzátor 126. Jiná nevýhoda obvyklého uspořádání vyplývá ze zapojení tohoto vyhlazovacího kondenzátoru 126. Protože napájecí kolíky 12 a 24 uspořádání z obr. I jsou
-4CZ 281891 B6 umístěny navzájem diametrálně protilehle, je třeba připojit vyhlazovací kondenzátor 126 poměrně dlouhými dráty. To způsobuje vytvoření smyčky vodičů obsahující připojovací dráty kondenzátoru 126, napájecí kolíky 12 a 24 a spojovací dráty 122 a 124, přičemž velký plošný obsah této smyčky způsobí další indukční účinky rušící činnost integrovaného obvodu nebo součinnost se sousedními neznázoměnými integrovanými obvody. Impedance dlouhých drátů může také způsobit zpoždění a tím omezit účinek vyhlazovacího kondenzátoru 126.
Jak postupuje miniaturizace integrovaných obvodů a zvyšuje se maximální přípustný kmitočet hodinového signálu, vyniká stále více zřejmá nevýhodnost obvyklých sestav kolíků. Následkem každého zmenšení rozměrů a zvýšení kmitočtů hodinového signálu mají jehlové impulzy induktivních napětí stále větší škodlivé účinky na čip, například mohou způsobit zničení tranzistorů. Jestliže změny proudů na napájení nejsou přizpůsobeny omezením integrovaných obvodů a obvyklým uspořádáním kolíků, což vede mimo jiné k poměrně nízkému maximálnímu kmitočtu hodinového signálu a tedy i nízké operační rychlosti, není tak již možný bezpečný provoz integrovaného obvodu.
Na obr. 2 je znázorněn příklad uspořádání kolíků integrovaného obvodu podle vynálezu. Obr. 2 znázorňuje integrovaný obvod ŠRAM obsahující substrát 300 uložený v pouzdru 312 a nakreslený z důvodů jasnosti částečně v řezu. Substrát 300 má první napájecí přípojnou plošku 314 a druhou napájecí přípojnou plošku 316, umístěné u okrajů substrátu 300. Přípojné plošky 314, 316 jsou připojeny spojovacím drátem tvořícím první vodivé spojení 324 a spojovacím drátem tvořícím druhé vodivé spojení 322 k vývodním kolíkům 1-24, které vyčnívají ven z pouzdra 312. Čip neboli substrát (dále substrát - s ohledem na terminologii patentových nároků) 300 je napájen napájecím napětím Vcc přes první napájecí kolík 6 a třetí napájecí kolík 18 a napájecím napětím GND přes druhý napájecí kolík 7 a čtvrtý napájecí kolík 19.
Ve smyslu definice předmětu vynálezu je tedy polovodičový substrát 300 opatřen skupinou přípojných plošek zahrnující první napájecí přípojnou plošku 314 a druhou napájecí přípojnou plošku 316 pro napájení obvodu během pravidelného používání a uložené jedna vedle druhé, a první výstupní přípojnou plošku 326 a druhou výstupní přípojnou plošku 328. Dále je opatřen skupinou vývodních kolíků obsahující první napájecí kolík 6 a druhý napájecí kolík 7, připojené k odpovídající první a druhé napájecí přípojné plošce 314, 316 přes odpovídající první a vodivé spojení 324 a druhé vodivé spojení 322. První a druhý napájecí kolík jsou uloženy vedle sebe, první výstupní kolík 5 a druhý výstupní kolík 8, připojené k odpovídající první a druhé výstupní přípojné plošce přes odpovídající třetí vodivé spojení 330 a čtvrté vodivé spojení 332. První výstupní přípojná ploška 326 skupiny přípojných plošek leží vedle první napájecí přípojné plošky 314 a druhá výstupní přípojná ploška 328 leží vedle druhé napájecí přípojné plošky 316. První výstupní kolík 5 skupiny vývodních kolíků leží vedle prvního napájecího kolíku 6, druhý výstupní kolík 8 leží vedle druhého napájecího kolíku 7, a první a druhý napájecí kolík 6, 7 leží nejblíže k ose souměrnosti 334 tvaru substrátu.
Jak je dále patrné z obr. 2, obsahuje dále skupina přípojných plošek řídicí přípojnou plošku 336. Skupina vývodních kolíků obsahuje nejméně řídicí kolík 10 připojený k řídicí přípojné plošce 360 přes páté vodivé spojení 338. Je zřejmé, že kterákoli přípojná ploška 328, 360 mezi řídicí přípojnou ploškou 336 a nejbližší z první napájecí přípojné plošky 314 a druhé napájecí přípojné plošky 316 je buď výstupní přípojná ploška, nebo jiná řídicí přípojná ploška, a že kterýkoli vývodní kolík mezi řídicím kolíkem 10 a nejbližším z prvního a druhého napájecího kolíku 6, 7 je buď výstupní kolík, nebo jiný řídicí kolík.
Skupina přípojných plošek dále obsahuje nejméně jednu datovou vstupní přípojnou plošku 340. Skupina vývodních kolíků dále obsahuje nejméně jeden datový vstupní kolík 12 připojený k datové vstupní přípojné plošce 340 přes šesté vodivé spojení 342. Je zřejmé, že kterákoli přípojná ploška 328, 360, 336, 362 mezi vstupní datovou přípojnou ploškou 340 a nejbližší z první a druhé napájecí přípojné plošky je výstupní přípojná ploška nebo řídicí přípojná ploška
-5CZ 281891 B6 nebo jiná vstupní přípojná ploška, a že kterýkoli vývodní kolík 8, 9, 10, 11 mezi datovým vstupním kolíkem 12 a nejbližším z prvního a druhého napájecího kolíku 6, 7 je bud’ výstupní kolík, nebo řídicí kolík nebo jiný datový vstupní kolík.
Skupina přípojných plošek dále obsahuje třetí napájecí přípojnou plošku 344 a čtvrtou napájecí přípojnou plošku 346 pro příjem odpovídajícího prvního a druhého napájecího napětí, přičemž třetí a čtvrtá napájecí přípojná ploška 344, 346 jsou uloženy vedle sebe. Skupina vývodních kolíků obsahuje třetí napájecí kolík 18 a čtvrtý napájecí kolík 19 pro přijímání odpovídajícího prvního napájecího napětí a druhého napájecího napětí, přičemž třetí a čtvrtý napájecí kolík 18, 19 jsou připojeny k odpovídající třetí a čtvrté napájecí přípojné plošce 344, 346 přes odpovídající sedmé a osmé vodivé spojení 348, 350. Třetí a čtvrtý napájecí kolík 18, 19 jsou uloženy vedle sebe, přičemž skupina vývodních kolíků je rozdělena mezi první sled vývodních kolíků 1-12 a druhý sled vývodních kolíků 13-24. První a druhý sled jsou uspořádány vzájemně paralelně, kde první sled obsahuje první a druhý napájecí kolík 6, 7, uložené uprostřed prvního sledu, druhý sled obsahuje třetí a čtvrtý napájecí kolík 18, 19 uložené uprostřed uvedeného druhého sledu. První a druhý napájecí kolík 6, 7 jsou uloženy rotačně symetricky vzhledem ke třetímu a čtvrtému napájecímu kolíku 18,19.
Na rozdíl od uspořádání napájecích kolíků znázorněného na obr. 1 jsou napájecí kolíky 6 a 7, a napájecí kolíky 18 a 19 uspořádány tak, aby příslušná délka složené elektrické dráhy příslušného napájecího kolíku a jeho přidruženého spojovacího drátu tvořícího vodivého spojení byla minimální. Proto jsou napájecí kolíky 6 a 7 jakož i napájecí kolíky 18 a 19 umístěny centrálně v jejich odpovídajících sledech vývodových kolíků. Snížením uvedené proudové dráhy na minimum je podstatně snížena složená indukčnost sériového uspořádání napájecího kolíku a jeho přidruženého spojovacího drátu ve srovnání se složenou indukčností odpovídajícího napájecího kolíku a spojovacího drátu v integrovaném obvodu se známým uspořádáním sestavy vývodních kolíků podle obr. 1.
Umístěním napájecích kolíků pro napětí VCc a GND vedle sebe, tj. napájecích kolíků 6, 7 a 18, 19, se dosáhne toho, že odpovídající vyhlazovací kondenzátor 325 a 327 může být mezi ně zapojen velmi krátkými dráty. Smyčka sestávající ze dvou napájecích kolíků 6 a 7, vodivých spojení 322 a 324, substrátu 300 a kondenzátoru 325 má nyní mimořádně malý obvod a mimořádně malý plošný obsah. Dráty, které připojují kondenzátor 325 a 327 k odpovídajícím napájecím kolíkům, mají menší impedanci než dráty v obr. 1, což zvyšuje účinek kondenzátoru. Dále je plošný obsah zmíněné smyčky mnohem menší než v uspořádání podle obr. 1, což má za následek mnohem menší indukčnost smyčky a tedy mnohem menší náchylnost na například externě buzená elektromagnetická pole. Dovolí-li to prostorové podmínky, může být vyhlazovací kondenzátor 325, například povrchově montovaná součástka, může být zapojen mezi příslušné napájecí kolíky uvnitř pouzdra 312 nebo může být s napájecími kolíky sloučen. Jiná výhoda uspořádání napájecích kolíků s VCc-kolíkem v bezprostřední blízkosti GND-kolíku spočívá ve snížení efektivní složené indukčností napájecích kolíků a přidružených spojovacích drátů. Toto snížení je způsobeno antiparalelní orientací proudů vedených vodiči, z nichž každý sestává z napájecího kolíku a přidruženého spojovacího drátu. Vzájemná indukčnost vyvíjená antiparalelně orientovanými proudy ve dvou vodičích uspořádaných navzájem rovnoběžně způsobuje, že efektivní indukčnost paralelně uspořádaných vodičů je menší než poloviční indukčnost jednoho vodiče.
Znázorněný integrovaný obvod je dále opatřen dvěma napájecími kolíky 6 a 18 pro napájecí napětí Vcc a dvěma napájecími kolíky 7 a 19 pro napájecí napětí GND. Proud vedený jedním napájecím kolíkem je nyní poloviční ve srovnání s případem znázorněným v obr. 1, což dále snižuje amplitudu jehlových impulzů induktivního napětí.
Umístění napájecích kolíků 6 a 18 napětí Vcc a napájecích kolíků 7 a 19 napětí GND se s výhodou volí tak. aby bylo rotačně souměrné, jak je patrno z výkresu. Na rozdíl od tohoto řešení
-6CZ 281891 B6 může zrcadlově souměrné uspořádání napájecích kolíků způsobit zničení integrovaného obvodu v případě neúmyslného vložení do desky plošných spojů v obrácené poloze.
Jak je patrné z obr. 2, jsou v blízkosti napájecího kolíku umístěny výstupní kolíky, a to konkrétně první výstupní kolík 5, druhý výstupní kolík 8, třetí výstupní kolík 17 a čtvrtý výstupní kolík 20. Tyto výstupní kolíky jsou vývody přístupné z vnějšku, připojené k výstupům neznázoměných vyrovnávacích pamětí na čipu. Uspořádání výstupních kolíků v blízkosti napájecích kolíků má mnoho výhod. Předně je délka elektrické dráhy tvořené výstupním kolíkem a jeho přidruženým spojovacím drátem stejné řádové velikosti nebo shodná s délkou elektrické dráhy tvořené napájecím kolíkem a jeho přidruženým spojovacím drátem. V důsledku toho je impedance (indukčnost) prvého stejně malá. Dále jsou výstupní vyrovnávací paměti umístěny na okraji substrátu 300. Vlivem umístění vyrovnávacích pamětí v blízkosti přípojných plošek pro připojení k napájecím vývodům a pro připojení k výstupním kolíkům jsou vyrovnávací paměti napájeny přes krátké neznázorněné napájecí vodiče na čipu. Krátké napájecí vodiče jsou výhodné zejména pro výstupní vyrovnávací paměti, neboť ty obecně spínají velké proudy, které mohou způsobit napěťové impulzy na přidružených napájecích vodičích. Když se napájecí vodiče vytvoří co možná krátké, bude jejich indukčnost úměrně malá.
Řídicí kolík 10 pro signál zpřístupnění čipu, řídicí kolík 15 pro signál zpřístupnění zápisu a řídicí kolík 22 pro signál zpřístupnění výstupu jsou umístěny v sousedství výstupních kolíků v jejich přidružených sledech vývodních kolíků. Soubor napájecích kolíků 6, 7, 18, 19, výstupních kolíků 4, 5, 8, 9, 16, 17. 20, 21 a řídicích kolíků 10, 15, 22 tvoří jádro nebo základní sestavu často se vyskytujících kolíků v paměťových integrovaných obvodech. Pro jiný typ integrovaných obvodů, například mikrořadič, může být uspořádána jiná sestava řídicích kolíků podle požadavků zvláštního použití integrovaného obvodu.
Sloučení napájecích kolíků, výstupních kolíků a řídicích kolíků do jader a rozdělení čipu do obvodu jádra a přídavného obvodu má mnohé výhody. Především je integrovaný obvod méně citlivý na jehlové impulzy induktivního napětí, jak bylo výše vysvětleno. Dále poskytuje jádro standardních vývodních kolíků výchozí bod návrhářům integrovaných obvodů, společný pro rozličná provedení, ke kterému je možno připojit různé přídavné obvody a jejich odvozené struktury poměrně snadno.
Na obr. 2 jsou adresové nebo datové vstupní kolíky 1. 2. 3. 11. 12, 13. 14. 23 a 24 umístěny mimo řídicí kolíky a výstupní kolíky. Pro návrháře pamětí má zvláště toto rozdělení na obvody jádra a přídavné obvody výhodu v tom, že paměti s různými kapacitami mohou používat stejné jádro, méně citlivé na výše popsaná rušivá induktivní napětí.
Na obr. 3 je znázorněn příklad uspořádání kolíků pro obvyklý paměťový integrovaný obvod mající vývodní kolíky umístěné po obvodě. Integrovaný obvod má čip 500 uložený v pouzdru 512. které z důvodů jasnosti je nakresleno částečné v řezu. Čip 500 je opatřen přípojnými ploškami, například 514 a 516, umístěnými v blízkosti okrajů čipu 500. Spojovací terčíky jsou připojeny ke spojovacím kolíkům, například 14, 28 spojovacími dráty, například 522 a 524. Napájecí kolíky 28 a 14 jsou určeny pro napájecí napětí Vcc popřípadě GND. Vývodní kolíky L, 10, 15 a 21 nejsou připojeny. Vývodní kolíky 11-13 a 16-20 jsou výstupní kolíky, vývodní kolíky 2-9, 26 a 27 jsou adresové kolíky a vývodní kolíky 22-24 jsou řídicí kolíky pro příjem různých signálů pro zpřístupnění, které jsou uspořádány pro snadné rozšíření paměti například v nějakém mikroprocesorovém systému.
Jak je patrné z výkresu, nemají napájecí kolíky 14 a 28 nejlepší umístění s ohledem na snížení induktivních rušivých napětí. Především to nejsou vývodní kolíky s nejkratší délkou spoje. Vývodní kolíky 1 a 15 jsou kratší, ale nejsou zapojeny. Dále jsou napájecí kolíky umístěny na protilehlých stranách integrovaného obvodu. Vyhlazovací kondenzátor 526 je zapojen mezi napájecí kolíky 28 a 14 dráty, které přemosťují velkou vzdálenost přes integrovaný obvod. To
-7CZ 281891 B6 co bylo dále popsáno v souvislosti s integrovaným obvodem znázorněným na obr. 1 s ohledem na nevýhody uspořádání vývodních kolíků, platí i pro integrovaný obvod podle obr. 3.
Obr. 4 znázorňuje příklad uspořádání vývodních kolíků pro integrovaný obvod mající vývodní kolíky uspořádané po obvodě. Obr. 4 znázorňuje čip 600 uložený v pouzdru 612. Napájecí kolíky 14 a 28 napětí VDD jsou umístěny v blízkosti napájecích kolíků 15 popřípadě 1 napětí GND. Dále je uspořádání napájecího kolíku napětí VDD a přilehlého napájecího kolíku napětí GND umístěno centrálně v odpovídajícím sledu spojovacích kolíků, tj. je na obou stranách obklopeno jinými vývodními kolíky, jejichž počty jsou na obou stranách přibližně stejné. Vyhlazovací kondenzátory 626 a 628 jsou s výhodou povrchově montované součástky a byly zapojeny mezi napájecí kolíky 14 a 15 popřípadě 1 a 28. Výstupní kolíky 12, 13 a 16, 17 jsou umístěny nejblíže ke dvojici napájecích kolíků 14 a 15. Výstupní kolíky 3, 2 a 27, 26 jsou umístěny nejblíže ke dvojici napájecích kolíků 1 a 28. Vývodní kolíky 22-25 tvoří řídicí kolíky pro různé signály pro zpřístupnění čipu a vývodní kolíky 5-11, 20 a 22 tvoří adresové kolíky.
I když výše uvedené příklady se týkají paměťových integrovaných obvodů, podobná uspořádání vývodních kolíků mohou být vytvořena i pro jiné typy integrovaných obvodů, například pro mikrořadiče, Podobně mohou být obdobná uspořádání vytvořena pro moduly integrovaných obvodů obsahujících více než jeden čip, kde tato uspořádání kolíků sledují účel vynálezu, tj. zmenšení jehlových impulzů induktivních napětí párováním napájecích kolíků v největší blízkosti čipů a uspořádáním výstupních kolíků co nejblíže k napájecím kolíkům v příslušných uspořádáních vývodních kolíků.

Claims (4)

  1. PATENTOVÉ NÁROKY
    1. Uspořádání integrovaného obvodu na polovodičovém substrátu (300), opatřeného skupinou přípojných plošek zahrnující první napájecí přípojnou plošku (314) a druhou napájecí přípojnou plošku (316) pro napájení obvodu během pravidelného používání a uložené jedna vedle druhé, a první výstupní přípojnou plošku (326) a druhou výstupní přípojnou plošku (328); a skupinou vývodních kolíků obsahující první napájecí kolík (6) a druhý napájecí kolík (7), připojené k odpovídající první a druhé napájecí přípojné plošce (314, 316) přes odpovídající první a vodivé spojení (324) a druhé vodivé spojení (322), přičemž první a druhý napájecí kolík jsou uloženy vedle sebe, první výstupní kolík (5) a druhý výstupní kolík (8), připojené k odpovídající první a druhé výstupní přípojné plošce přes odpovídající třetí vodivé spojení (330) a čtvrté vodivé spojení (332), vyznačené tím, že první výstupní přípojná ploška (326) skupiny přípojných plošek leží vedle první napájecí přípojné plošky (314), druhá výstupní přípojná ploška (328) leží vedle druhé napájecí přípojné plošky (316), první výstupní kolík (5) skupiny vývodních kolíků leží vedle prvního napájecího kolíku (6), druhý výstupní kolík (8) leží vedle druhého napájecího kolíku (7), a první a druhý napájecí kolík (6, 7) leží nejblíže k ose souměrnosti (334) tvaru substrátu.
  2. 2. Uspořádání integrovaného obvodu podle nároku 1, vyznačené tím, že skupina přípojných plošek dále obsahuje nejméně jednu řídící přípojnou plošku (336), skupina vývodních kolíků obsahuje nejméně jeden řídicí kolík (10) připojený k řídicí přípojné plošce (336) přes páté vodivé spojení (338), přičemž kterákoli přípojná ploška (328, 360) mezi řídicí přípojnou ploškou (336) a nejbližší z první napájecí přípojné plošky (314) a druhé napájecí přípojné plošky (316) je bud’ výstupní přípojná ploška, nebo jiná řídicí přípojná ploška, a přičemž kterýkoli vývodní kolík mezi řídicím kolíkem (10) a nejbližším z prvního a druhého napájecího kolíku (6, 7) je buď výstupní kolík, nebo jiný řídicí kolík.
    -8CZ 281891 B6
  3. 3. Uspořádání integrovaného obvodu podle nároku 2, vyznačené tím, že skupina přípojných plošek dále obsahuje nejméně jednu datovou vstupní přípojnou plošku (340), skupina vývodních kolíků dále obsahuje nejméně jeden datový vstupní kolík (12) připojený k datové vstupní přípojné plošce (340) přes šesté vodivé spojení (342), přičemž kterákoli přípojná ploška (328, 360, 336, 362) mezi datovou vstupní přípojnou ploškou (340) a nejbližší z první a druhé napájecí přípojné plošky je výstupní přípojná ploška nebo řídicí přípojná ploška nebo jiná vstupní přípojná ploška, a přičemž kterýkoli vývodní kolík (8, 9, 10, 11) mezi datovým vstupním kolíkem (12) a nejbližším z prvního a druhého napájecího kolíku (6, 7) je bud’ výstupní kolík, nebo řídicí kolík nebo jiný datový vstupní kolík.
  4. 4. Uspořádání integrovaného obvodu podle nejméně jednoho z nároků 1 až 3, vyznačené tím, že skupina přípojných plošek obsahuje třetí napájecí přípojnou plošku (344) a čtvrtou napájecí přípojnou plošku (346) pro příjem odpovídajícího prvního a druhého napájecího napětí, přičemž třetí a čtvrtá napájecí přípojná ploška (344, 346) jsou uloženy vedle sebe, přičemž skupina vývodních kolíků obsahuje třetí napájecí kolík (18) a čtvrtý napájecí kolík (19) pro přijímání odpovídajícího prvního napájecího napětí a druhého napájecího napětí, přičemž třetí a čtvrtý napájecí kolík (18, 19) jsou připojeny k odpovídající třetí a čtvrté napájecí přípojné plošce (344, 346) přes odpovídající sedmé a osmé vodivé spojení (348, 350), přičemž třetí a čtvrtý napájecí kolík (18, 19) jsou uloženy vedle sebe, přičemž skupina vývodních kolíků je rozdělena mezi první sled vývodních kolíků (1-12) a druhý sled vývodních kolíků (13-24), přičemž první a druhý sled jsou uspořádány vzájemně paralelně, kde první sled obsahuje první a druhý napájecí kolík (6, 7), uložené ve středové oblasti uvedeného prvního sledu, druhý sled obsahuje třetí a čtvrtý napájecí kolík (18, 19) uložené ve středové oblasti uvedeného druhého sledu a první a druhý napájecí kolík (6, 7) jsou uloženy rotačně symetricky vzhledem ke třetímu a čtvrtému napájecímu kolíku (18, 19).
CS90649A 1989-02-14 1990-02-09 Uspořádání integrovaného obvodu na polovodičovém substrátu CZ281891B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP89200352A EP0382948B1 (en) 1989-02-14 1989-02-14 Supply pin rearrangement for an integrated circuit

Publications (2)

Publication Number Publication Date
CZ64990A3 CZ64990A3 (en) 1997-01-15
CZ281891B6 true CZ281891B6 (cs) 1997-03-12

Family

ID=8202322

Family Applications (1)

Application Number Title Priority Date Filing Date
CS90649A CZ281891B6 (cs) 1989-02-14 1990-02-09 Uspořádání integrovaného obvodu na polovodičovém substrátu

Country Status (11)

Country Link
EP (2) EP1179848A3 (cs)
JP (1) JP2885456B2 (cs)
KR (1) KR100218076B1 (cs)
CN (1) CN1025904C (cs)
CZ (1) CZ281891B6 (cs)
DE (1) DE68929487T2 (cs)
ES (1) ES2208631T3 (cs)
FI (1) FI113908B (cs)
MY (1) MY105266A (cs)
RU (1) RU2092932C1 (cs)
SK (1) SK278712B6 (cs)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179848A3 (en) * 1989-02-14 2005-03-09 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
WO1995022839A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation Packaged integrated circuit with reduced electromagnetic interference
EP0785616B1 (en) * 1996-01-22 2002-04-24 Telefonaktiebolaget Lm Ericsson A balanced integrated semiconductor device operating with a parallel resonator circuit
CN101505163B (zh) * 2007-12-21 2013-02-20 北京登合科技有限公司 移动终端的电话功能模组
US7969002B2 (en) * 2008-10-29 2011-06-28 Maxim Integrated Products, Inc. Integrated circuit packages incorporating an inductor and methods
CN102368686B (zh) * 2011-08-01 2016-08-10 刘圣平 一种防短路失控的电路模块端口布置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS58124262A (ja) * 1982-01-20 1983-07-23 Nec Corp 集積回路装置
JPS601856A (ja) * 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS61288451A (ja) * 1985-06-17 1986-12-18 Toshiba Corp 集積回路用パツケ−ジの入出力ピンの配置構造
JPS6281743A (ja) * 1985-10-07 1987-04-15 Hitachi Comput Eng Corp Ltd 半導体装置
JPS6290956A (ja) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd 半導体集積回路
EP1179848A3 (en) * 1989-02-14 2005-03-09 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.

Also Published As

Publication number Publication date
CN1025904C (zh) 1994-09-07
EP1179848A2 (en) 2002-02-13
KR100218076B1 (ko) 1999-09-01
DE68929487D1 (de) 2003-11-13
JPH02277262A (ja) 1990-11-13
FI113908B (fi) 2004-06-30
MY105266A (en) 1994-09-30
JP2885456B2 (ja) 1999-04-26
CN1045486A (zh) 1990-09-19
ES2208631T3 (es) 2004-06-16
EP1179848A3 (en) 2005-03-09
DE68929487T2 (de) 2004-07-22
FI900653A0 (fi) 1990-02-09
RU2092932C1 (ru) 1997-10-10
EP0382948A1 (en) 1990-08-22
EP0382948B1 (en) 2003-10-08
SK64990A3 (en) 1998-01-14
CZ64990A3 (en) 1997-01-15
SK278712B6 (sk) 1998-01-14
KR900013618A (ko) 1990-09-06

Similar Documents

Publication Publication Date Title
US6788560B2 (en) Semiconductor device and process for manufacturing the same
US5982632A (en) Short power signal path integrated circuit package
US5229639A (en) Low powder distribution inductance lead frame for semiconductor chips
CZ281891B6 (cs) Uspořádání integrovaného obvodu na polovodičovém substrátu
JPH05308136A (ja) マスタスライス集積回路
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
US4979016A (en) Split lead package
JPH0870090A (ja) 半導体集積回路
US5126822A (en) Supply pin rearrangement for an I.C.
CN116093088A (zh) 具有时钟信号分发的芯粒封装芯片
US4631572A (en) Multiple path signal distribution to large scale integration chips
JP2006114595A (ja) 半導体装置
US7768334B2 (en) Semiconductor integrated circuit
US8549257B2 (en) Area efficient arrangement of interface devices within an integrated circuit
JPS5878448A (ja) 集積回路
US6975527B1 (en) Memory device layout
WO1995022839A1 (en) Packaged integrated circuit with reduced electromagnetic interference
JPS61199647A (ja) 半導体集積回路装置
JPH03225932A (ja) Ｉｃチップ
KR960008106Y1 (ko) 반도체 칩의 코너셀(corner cell) 구조
US20050285281A1 (en) Pad-limited integrated circuit
CN116093066A (zh) 电子封装结构及其芯片
JP2919265B2 (ja) 半導体装置
JPH02141813A (ja) 半導体装置

Legal Events

Date Code Title Description
IF00 In force as of 2000-06-30 in czech republic
MK4A Patent expired

Effective date: 20100209