JPH03225932A - Ｉｃチップ - Google Patents

Ｉｃチップ

Info

Publication number
JPH03225932A
JPH03225932A JP2180490A JP2180490A JPH03225932A JP H03225932 A JPH03225932 A JP H03225932A JP 2180490 A JP2180490 A JP 2180490A JP 2180490 A JP2180490 A JP 2180490A JP H03225932 A JPH03225932 A JP H03225932A
Authority
JP
Japan
Prior art keywords
chip
hole
bonding pads
periphery
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2180490A
Other languages
English (en)
Inventor
Kenji Yoshino
吉野　健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP2180490A priority Critical patent/JPH03225932A/ja
Publication of JPH03225932A publication Critical patent/JPH03225932A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、Ｉ　Ｃ（Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃ
ｕｉｔ）チップの改良に関し、特に、ピン数の増加に対
応できるようにしたものである。
〔従来の技術〕
ＩＣチップへの電源の供給や、ＩＣチップの内部回路と
外部装置との間の信号の送受信は、ＩＣチップの実装基
板外部に突出したビンと、このピンと導通し且つ実装基
板上に配線された導体と、一端側が実装基板上の導体に
接続され且つ他端側かＩＣチップに設けられたボンディ
ングパッドに接続されたワイヤと、を介して行われるの
が一般的である。
従って、ＩＣチップには、必要な信号ラインや電源ライ
ンの数に応じて、ボンディングパッドを設ける必要があ
る。
〔発明が解決しようとする課題〕
しかしながら、従来は、ＩＣチップの縁の部分にのみボ
ンディングパッドを設けていたため、ＩＣチップに設け
られるボンディングパッド数は、ボンディングパッドの
大きさ、ボンディングパッド間のピッチ及びＩＣチップ
の周辺長で決まる最大数以下に制限されてしまう。
このため、ゲートアレイ等のようにピン数が増加の傾向
にあるＩＣチップにあっては、ボンディングパッド数に
制限があることから、必要なピン数が得られない場合も
あり、設計上の大きな制約の一つとなっていた。
なお、ボンディングパッドを制限数以上設けるには、■
ボンディングパッドを小さくする、■ボンディングパッ
ド間のピッチを狭くする、■ＩＣチップを大きくして周
辺長を延ばす、という方法も考えられるが、■及び■の
方法では、ボンディング等の技術の向上が不可欠である
とともに、困難なねりには効果が小さいので得策でない
し、また、■の方法では、ＩＣチップ自体が大きくなっ
てしまうという欠点がある。
そこで本発明は、このような従来の技術が有する未解決
の課題に着目してなされたものであり、他の不具合をあ
まり生じることなく、引き出されるピン数を増加するこ
とができるＩＣチップを提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、ＩＣチップの内
側に穴を開けると共に、前記ＩＣチップの縁の部分と、
前記穴の周辺部とに、ボンディングパッドを設けた。
〔作用〕
本発明にあっては、ＩＣチップの縁の部分と、ＩＣチッ
プの内側に開けられた穴の周辺部とにボンディングパッ
ドが設けられているので、同じ大きさのＩＣチップに比
べて、穴の周辺部に設けられたボンディングパッドの分
だけ、多くのボンディングパッドが設けられる。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第１図は、本発明の一実施例を示す図であり、ＩＣチッ
プ１の実装状態を示す平面図である。
即ち、ＩＣチップ１は図示しないパッケージ内の絶縁体
からなる基板２上に接着され、ＩＣチップ１の中央部分
には、方形の穴１ａが開けられている。
穴１ａの開口手段は、特に限定はしないが、レーザー加
工装置や、水を極細の管の先端から高圧で噴射する装置
等が利用できる。
そして、ＩＣチップ１には、その縁部１ｂと、穴１ａの
周辺部ＩＣとに、複数のボンディングパッド３が設けら
れている。
縁部１ｂに設けられたボンディングパッド３は、端部が
ＩＣチップ１の周囲を取り囲むように基板２上に配線さ
れた導体４に、ワイヤ５を介して接続され、周辺部ＩＣ
に設けられたボンディングパッド３は、端部が穴１ａの
内側に位置するように基板２上に配線された導体６に、
ワイヤ７を介して接続されている。
つまり、ＩＣチップ１は、ワイヤボンディングによって
基板２に実装されている。
なお、導体４及び６の他端側は、パッケージの外側に突
出し且つ図示しない端子に接続される複数のピンに個別
に導通している。
従って、ＩＣチップ１への電源の供給や、ＩＣチップ１
内の論理回路等と外部装置との間のデータの送受信等は
、パッケージの外側に突出したピン、導体４，６．ワイ
ヤ５，７及びボンディングパッド３を介して行われる。
そして、本実施例では、ＩＣチップ１の縁部１ｂだけで
はなく、ＩＣチップ１の内側に開けられた穴１ａの周辺
部１ｃにもボンディングパッド３を設けているため、縁
部１ｂのみにボンディングパッド３を設ける場合に比べ
て、さらに多くのピンをパッケージに設けることができ
る。
ここで、本実施例では、穴１ａを開けた分、ＩＣチップ
１の内部に設けることができる論理回路等の数が減少す
るが、ＩＣチップ１の内部回路の集積密度は飛躍的に増
加する傾向にあるし、むしろ、ゲートアレイやスタンダ
ードセル方式等のＩＣにあっては、ピン数の増加の方が
望まれる場合が多々あり、そのような場合、本実施例の
ような構成が特に有効である。
なお、上記実施例では、穴１ａの形状を方形としたが、
これに限定されるものではなく、多角形や丸形等のよう
な他の形状であってもよいし、穴の数や大きさ、或いは
その開口位置等も任意である。また、穴１ａを、方形や
、その他の多角形状とする場合には、穴の角の部分に丸
みをもたせると、ＩＣチップ１に亀裂等が生じ難（なる
という利点がある。
さらに、ボンディングパッド３の数や、それらの間のピ
ッチ等も上記実施例に限定されるものではなく、必要に
応じて適宜選定すればよい。
〔発明の効果〕
以上説明したように、本発明によれば、ＩＣチップの内
側に開けられた穴の周辺にもボンディングパッドを設け
たため、より多くのビン数を供給することができるとい
う効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例におけるＩＣチップの実装状
態を示す平面図である。

Claims (1)

    【特許請求の範囲】
  1. （１）ＩＣチップの内側に穴を開けると共に、前記ＩＣ
    チップの縁の部分と、前記穴の周辺部とに、ボンディン
    グパッドを設けたことを特徴とするＩＣチップ。
JP2180490A 1990-01-31 1990-01-31 Ｉｃチップ Pending JPH03225932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2180490A JPH03225932A (ja) 1990-01-31 1990-01-31 Ｉｃチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2180490A JPH03225932A (ja) 1990-01-31 1990-01-31 Ｉｃチップ

Publications (1)

Publication Number Publication Date
JPH03225932A true JPH03225932A (ja) 1991-10-04

Family

ID=12065245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2180490A Pending JPH03225932A (ja) 1990-01-31 1990-01-31 Ｉｃチップ

Country Status (1)

Country Link
JP (1) JPH03225932A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4308705A1 (de) * 1992-03-19 1993-09-30 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu seiner Herstellung
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP2009124112A (ja) * 2007-10-24 2009-06-04 Denso Corp 半導体装置及びその製造方法
US8710568B2 (en) 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4308705A1 (de) * 1992-03-19 1993-09-30 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE4308705C2 (de) * 1992-03-19 1996-03-21 Mitsubishi Electric Corp Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5495398A (en) * 1992-05-22 1996-02-27 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5502289A (en) * 1992-05-22 1996-03-26 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP2009124112A (ja) * 2007-10-24 2009-06-04 Denso Corp 半導体装置及びその製造方法
JP4600563B2 (ja) * 2007-10-24 2010-12-15 株式会社デンソー 半導体装置及びその製造方法
US8710568B2 (en) 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5400003A (en) Inherently impedance matched integrated circuit module
US6667560B2 (en) Board on chip ball grid array
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
JPH04307943A (ja) 半導体装置
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
KR940006187Y1 (ko) 반도체장치
JPH03225932A (ja) Ｉｃチップ
US20100006904A1 (en) Apparatus and Method for Input/Output Module That Optimizes Frequency Performance in a Circuit
JPH04129250A (ja) 薄型混成集積回路基板
JPS59139660A (ja) 半導体装置
JPH10116958A (ja) メモリシステム
JPS6022327A (ja) 半導体装置
JPH03205859A (ja) 半導体装置
KR20020091975A (ko) 적층된 초박형 패키지
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
KR100232220B1 (ko) 핀 배치 구조
JPS6143437A (ja) 半導体装置
JPH0661297A (ja) 半導体装置
JPH05211188A (ja) 半導体装置
JPH081943B2 (ja) 半導体集積回路パッケージ
JPS63229841A (ja) 集積回路用パツケ−ジ
JP2949951B2 (ja) 半導体装置
JPH098220A (ja) マルチチップ半導体装置
JPH03155143A (ja) 半導体装置の実装方法