KR20020091975A - 적층된 초박형 패키지 - Google Patents

적층된 초박형 패키지 Download PDF

Info

Publication number
KR20020091975A
KR20020091975A KR1020010030808A KR20010030808A KR20020091975A KR 20020091975 A KR20020091975 A KR 20020091975A KR 1020010030808 A KR1020010030808 A KR 1020010030808A KR 20010030808 A KR20010030808 A KR 20010030808A KR 20020091975 A KR20020091975 A KR 20020091975A
Authority
KR
South Korea
Prior art keywords
ultra
lead
leads
package
thin
Prior art date
Application number
KR1020010030808A
Other languages
English (en)
Inventor
고준영
장옥형
김성환
배규한
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010030808A priority Critical patent/KR20020091975A/ko
Publication of KR20020091975A publication Critical patent/KR20020091975A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 적층된 초박형 패키지(stacked thin small outline package; stacked TSOP)에 대한 것이다. 종래 기술에 따른 적층된 초박형 패키지는 단위 초박형 패키지(thin small outline package; TSOP)의 선택적인 전기적 작동을 위해 플렉시블 기판(flexible substrate)을 사용하므로 적층된 초박형 패키지의 두께가 증가되고, 생산성이 저하된다.
따라서, 본 발명에 따른 적층된 초박형 패키지는, 칩 선택 리드(chip election lad)와 더미 리드(dummy lead; non connection lead)의 개수와 위치가 다르게 형성된 복수개의 단위 초박형 패키지를 적층함으로써, 플렉시블 기판을 사용하지 않아도 개개의 초박형 패키지의 선택적인 전기적 동작이 가능하게 된다. 따라서 그 두께가 감소되며, 플렉시블 기판의 제조 공정이 생략되므로 생산성이 증진된다. 더불어 기존의 공정 및 제조 장치를 이용 할 수 있으므로 부가의 장치와 공정 개발에 따른 경제적 소모를 줄일 수 있다.

Description

적층된 초박형 패키지{Stacked thin small outline package}
본 발명은 적층된 초박형 패키지(stacked thin small outline package;stacked TSOP)에 대한 것으로, 좀더 상세하게는 칩 선택 리드(chip selecion lead)와 더미 리드(dummy lead; non connection lead)의 개수와 위치가 서로 다르게 형성된 리드를 포함하는 복수개의 초박형 패키지가 적층되어 형성된 적층된 초박형 패키지에 대한 것이다.
반도체 소자 기술의 발달로 고밀도, 소형의 집적회로 소자가 개발됨에 따라 많은 수의 전기적 접속 수단, 예컨대 많은 수의 입출력 핀이 요구된다. 이러한 요구를 충족시키고 패키지의 면적을 줄이기 위해서 기판에 외부 리드가 직접 접하는 표면 실장형 패키지가 등장하였다. 이러한 표면 실장형 패키지 중에서 대표적인 예인 초박형 패키지는 두께가 매우 얇고 가벼운 소자로서, 휴대용 전자 기기 등에 적합하다. 이와 같은 초박형 패키지가 적층되어 형성된, 적층된 초박형 패키지는 실장 밀도가 증가와 더불어 다기능화 특성을 갖는다.
도면을 참조하여 종래 기술에 따른 적층된 초박형 패키지를 설명하겠다.
도 1은 종래 기술에 따른 적층된 초박형 패키지의 단면도이다.
종래 기술에 따른 적층된 초박형 패키지(300)는, 칩 선택 패드를 포함하는 본딩 패드(309)가 형성된 활성면을 갖는 반도체 칩(303)과, 활성면과 부착된 리드(310)와, 본딩 패드(309)와 리드(310)를 전기적으로 연결하는 본딩 와이어(312), 및 반도체 칩(303)과 본딩 와이어(312) 및 일부분의 리드(310)를 봉지하는 패키지 몸체(307)를 포함하는 초박형 패키지(301)를 적어도 둘 이상 포함한다. 또한 기판 리드(10)를 갖는 플렉시블 기판(13)을 포함하며, 플렉시블 기판(flexible substrate; 13)은 초박형 패키지(301) 사이에 개재된다.
패키지 몸체(307) 밖으로 노출된 리드(310)는 갈매기 날개 형상으로 절곡되고, 플렉시블 기판(13)에 형성된 기판 리드(10)는 ㄷ자형으로 절곡된다. 이와 같은 리드들은 대응되도록 부착되어 전도성 접착 수단(5)에 의해 전기적으로 연결되며, 일반적으로 솔더(solder)가 이용된다.
리드(310)는 일반적으로 칩 선택 리드와 더미 리드를 포함하며, 칩 선택 리드와 더미 리드는 적층된 초박형 패키지를 구성하고 있는 개개의 초박형 패키지의 선택적인 작동을 위해 형성된 리드(310)이다. 칩 선택 리드는 반도체 칩(303)의 칩 선택 패드와 전기적으로 연결되고, 더미 리드는 본딩 패드(309)와 전기적으로 연결되지 않는다. 따라서 칩 선택 리드를 통해 전기적 신호가 제공된 초박형 패키지는 구동되고, 더미 리드를 통해 전기적 신호가 제공된 초박형 패키지는 구동되지 않는다.
이와 같은 칩 선택 리드와 더미 리드를 갖는 초박형 패키지(301)를 적층시킨 적층된 초박형 패키지(300)는, 리드(310)들의 전기적 배열을 변경시키는 기판 리드(10)를 포함하는 플렉시블 기판(13)이 개재됨으로써 선택적으로 작동될 수 있다. 따라서 종래 기술에 따른 적층된 초박형 패키지(300)는 칩 선택 리드와 더미 리드의 위치와 개수가 동일한 초박형 패키지(301)를 적층하여 형성되므로, 초박형 패키지(301)의 선택적인 전기적 작동을 위해 플렉시블 기판(300)이 사용되어야하며, 이로 인해 적층된 초박형 패키지(300)의 두께는 증가되고, 플렉시블 기판(13)의 제조 공정이 추가되므로 생산성 저하 및 경제적 손실이 야기된다.
본 발명의 목적은, 플렉시블 기판을 사용하지 않고 직접 초박형 패키지를 적층하여 패키지의 두께를 감소시키는 적층된 초박형 패키지를 구현하는데 있다.
도 1은 종래 기술에 따른 적층된 초박형 패키지의 단면도,
도 2는 본 발명에 따른 적층된 초박형 패키지의 단면도,
도 3a 내지 도 3b는 본 발명에 따른 리드가 반도체 칩과 전기적으로 연결된 상태를 나타내는 부분 확대도이다.
* 도면의 주요 부분에 대한 설명 *
5 : 전도성 접착 수단10 : 기판 리드
13 : 플렉시블 기판100, 300 : 적층된 초박형 패키지
101, 201, 301 : 초박형 패키지
103, 203, 303 : 반도체 칩107, 207, 307 : 패키지 몸체
109, 209, 309 : 본딩 패드109c, 209c : 칩 선택 패드
112, 212, 312 : 본딩 와이어110, 210, 310 : 리드
115, 215 : 더미 리드119, 219 : 칩 선택 리드
위와 같은 목적을 달성하기 위하여, 본 발명에 따른 초박형 패키지는, 칩 선택 패드를 포함하는 본딩 패드들이 구비된 활성면을 갖는 반도체 칩; 본딩 패드들에 대응되고 활성면에 일단이 부착된 리드들; 본딩 패드와 그에 대응되는 리드의 일단을 각각 전기적으로 연결하는 본딩 와이어들; 및 반도체 칩과 본딩 와이어들 및 리드들의 일부분을 포함하는 전기적 연결 부분을 봉지하는 패키지 몸체;를 포함하는 초박형 패키지가 적어도 둘 이상 적층되고, 적층된 패키지 몸체들을 기준으로 상하 대응되는 리드들이 전도성 접착 수단에 의해 직접 전기적으로 연결되어 있으며, 리드들은 칩 선택 패드에 전기적으로 대응되는 칩 선택 리드와 칩 선택 리드와 쌍으로 구성되는 적어도 하나 이상의 더미 리드를 포함하고, 칩 선택 리드와 더미 리드의 배열이 각 초박형 패키지별로 상이한 것을 특징으로 한다.
여기서, 초박형 패키지들이 적층된 순서를 기준으로 최하단에 위치한 초박형 패키지의 리드들은 갈매기 날개 형상으로 절곡된 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 적층된 초박형 패키지의 단면도이고, 도 3a 내지 도 3b는 본 발명에 따른 리드가 반도체 칩과 전기적으로 연결된 상태를 나타내는 부분 확대도이다.
도 2와 같이 본 발명에 따른 적층된 초박형 패키지(100)는, 복수개의 초박형 패키지(101, 201)를 포함한다.
도 2에 따른 초박형 패키지(101)는, 칩 선택 패드(도 3a의 109c, 도 3b의 209c)를 포함하는 본딩 패드(109)들이 구비된 활성면을 갖는 반도체 칩(103)과, 본딩 패드(109)들에 대응되고 활성면에 일단이 부착된 리드(110)들을 포함하며, 각각의 본딩 패드(109)와 그에 대응되는 리드(110)의 일단은 본딩 와이어(112)에 의해 전기적으로 연결된다. 이와 같은 반도체 칩(103)과 본딩 와이어(112)들 및 리드(110)들의 일부분은 패키지 몸체(107)에 의해 봉지되어 외부 환경으로부터 보호된다.
이와 같은 초박형 패키지(101)는 적어도 두 개 이상 적층되고, 적층된 각각의 패키지 몸체(107, 207)들을 기준으로 상하 대응되는 리드(110, 210)들은 전도성 접착 수단(5)에 의해 직접 전기적으로 연결된다. 전도성 접착 수단(5)으로써는 솔더가 이용되며, 적층된 초박형 패키지를 용융된 솔더에 담그는 솔더 디핑(solder dipping)의 공정을 통해 형성된다. 이 때, 리드(110, 210)간의 전기적 쇼트(short)가 발생되지 않도록 솔더의 온도 및 담금 시간을 조절하도록 한다.
도 2 내지 도 3a 및 도 3b에 따른 리드(110, 210)들은 칩 선택 패드(109c, 209c)에 대응되는 칩 선택 리드(119, 219)와 칩 선택 리드(119, 219)와 쌍으로 구성되는 적어도 하나 이상의 더미 리드(115, 215)를 포함하고, 칩 선택 리드(119, 219)와 더미 리드(115, 215)의 배열이 각 초박형 패키지(101, 201)별로 상이하게 형성된다. 또한 초박형 패키지(101, 201)의 적층된 순서를 기준으로 최하단의 초박형 패키지(101)의 리드(110)들은 갈매기 날개 형상으로 절곡되며, 그 이외의 초박형 패키지(201)의 리드(210)들은 DIP 형의 리드와 같이 하향되도록 절곡되는 것이 바람직하다.
도 3a와 도 3b는 본 발명에 따른 리드의 예를 나타낸 것으로, 도 3a에 따른 리드들은 반도체 칩(103)의 본딩 패드(109)와 본딩 와이어(112)에 의해 연결되지 않은 더미 리드(115)와 칩 선택 패드(109c)와 본딩 와이어(112)에 의해 연결된 칩 선택 리드(119)를 포함한다.
도 3b에 따른 리드들은 본딩 패드(209)와 본딩 와이어(212)에 의해 연결되지 않은 더미 리드(215)와, 본딩 패드(209) 중 칩 선택 패드(209c)와 본딩 와이어(212)에 의해 연결된 칩 선택 리드(219)를 포함한다. 초박형 패키지의 일괄적인 와이어 본딩과, 칩 선택 리드(219)와 칩 선택 패드(209c)의 와이어 본딩이 용이하게 이루어지도록, 칩 선택 리드(219)는 일측이 더미 리드(215) 위치로 형성되도록 ㄷ자의 형상으로 형성된다. 이 때 칩 선택 리드(219)는 더미 리드(215)와 소정의 간격을 두고 형성됨으로써 전기적으로 접속되는 것을 방지한다. 따라서 이와 같은 리드를 갖는 적층된 초박형 패키지는, 전기적 신호에 따라 초박형 패키지의 선택적인 전기적 작동이 실시된다.
예를 들어 도 3a의 칩 선택 리드(119)와 도 3b의 더미 리드(215)가 부착되고, 도 3a의 더미 리드(115)와 도 3b의 칩 선택 리드(219)가 부착된다고 가정한다. 서로 대응되어 부착되는 도 3a의 더미 리드(115)와 도 3b의 칩 선택 리드(219)에 전기적 신호가 전달되면, 도 3a의 반도체 칩(103)을 갖는 초박형 패키지는 작동되지 않는 반면, 도 3b의 반도체 칩(203)의 칩 선택 패드(209c)에는 전기적 신호가 전달되므로 도 3b의 반도체 칩(203)을 갖는 초박형 패키지는 작동된다. 반대로, 서로 대응되어 부착되는 도 3a의 칩 선택 리드(119)와 도 3b의 더미 리드(215)에 전기적 신호가 전달되면, 도 3a의 반도체 칩(103)의 칩 선택 패드(109c)에는 전기적 신호가 전달되므로 도 3a의 리드를 갖는 초박형 패키지는 작동되고, 도 3b의 반도체 칩(203)을 갖는 초박형 패키지는 작동되지 않는다.
이와 같은 초박형 패키지를 포함하는 적층된 초박형 패키지(100)는 기존의 공정 및 제조 장치를 이용 할 수 있으므로, 부가의 장치와 공정 개발에 따른 경제적 소모를 줄일 수 있고, 플렉시블 기판(도 1의 13)의 제조 공정이 생략되므로 생산성이 증진될 수 있다. 또한 플렉시블 기판(도 1의 13)의 두께만큼 적층된 초박형 패키지(100)의 두께가 감소될 수 있으므로, 종래 기술보다 더욱 경박 간소화된 적층된 초박형 패키지(100)를 구현 할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 예를 들어 도 2에 도시한 두 개의 초박형 패키지가 적층되어 형성된 적층된 초박형 패키지외에도, 패키지 몸체 외부로 노출된 부분이 갈매기 날개 형상과 같도록 형성된 리드를 포함하는 또 다른 초박형 패키지를 적층시킴으로써, 세 개 이상의 초박형 패키지가 적층된 형태로 구현 될 수 있다. 이 때, 추가의 초박형 패키지는 더미 리드와 칩 선택 리드의 위치와 개수가 다른 리드를 포함함으로써, 각각 다른 전기적 기능을 갖도록 형성 될 수 있고, 바람직하게는 4개 또는 8개의 초박형패키지를 포함할 수 있다. 따라서 메모리의 동일 모듈 내에서 종래 기술의 패키지보다 2배 이상 향상된 실장 밀도를 갖는 메모리를 갖는 패키지가 형성될 수 있다.
여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들면, 반도체 칩은 센터 본딩 패드형(center bonding pad type)이외에도, 에지 본딩 패드형(edgy bonding pad type)도 가능하며, 두 가지를 혼합하여 사용 할 수 있다. 또한 초박형 패키지의 두께가 증가되지 않는 범위에서 다이 패드를 형성할 수 있으며, 다이 패드는 반도체 칩의 활성면과 반대되는 면에 부착할 수 있다.
본 발명의 구조를 따르면 플렉시블 기판을 사용하지 않고 개개의 초박형 패키지의 선택적인 전기적 동작이 가능하게 된다.
따라서, 플렉시블 기판의 제조 공정이 생략되므로 생산성이 증진되고, 적층된 초박형 패키지의 두께가 감소될 수 있다.
더불어 기존의 공정 및 제조 장치를 이용 할 수 있으므로 부가의 장치와 공정 개발에 따른 경제적 소모를 줄일 수 있다.

Claims (2)

  1. 칩 선택 패드를 포함하는 본딩 패드들이 구비된 활성면을 갖는 반도체 칩;
    상기 본딩 패드들에 대응되고 상기 활성면에 일단이 부착된 리드들;
    상기 본딩 패드와 그에 대응되는 리드의 일단을 각각 전기적으로 연결하는 본딩 와이어들; 및
    상기 반도체 칩과 본딩 와이어들 및 리드들의 일부분을 포함하는 전기적 연결 부분을 봉지하는 패키지 몸체;
    를 포함하는 초박형 패키지가 적어도 둘 이상 적층되고, 상기 적층된 패키지 몸체들을 기준으로 상하 대응되는 리드들이 전도성 접착 수단에 의해 직접 전기적으로 연결되어 있으며,
    상기 리드들은 상기 칩 선택 패드에 전기적으로 대응되는 칩 선택 리드와 상기 칩 선택 리드와 쌍으로 구성되는 적어도 하나 이상의 더미 리드를 포함하고, 상기 칩 선택 리드와 더미 리드의 배열이 각 초박형 패키지별로 상이한 것을 특징으로 하는 적층된 초박형 패키지.
  2. 제 1항에 있어서, 상기 초박형 패키지들이 적층된 순서를 기준으로 최하단의 초박형 패키지의 리드들은 갈매기 날개 형상으로 절곡된 것을 특징으로 하는 적층된 초박형 패키지.
KR1020010030808A 2001-06-01 2001-06-01 적층된 초박형 패키지 KR20020091975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010030808A KR20020091975A (ko) 2001-06-01 2001-06-01 적층된 초박형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010030808A KR20020091975A (ko) 2001-06-01 2001-06-01 적층된 초박형 패키지

Publications (1)

Publication Number Publication Date
KR20020091975A true KR20020091975A (ko) 2002-12-11

Family

ID=27707546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010030808A KR20020091975A (ko) 2001-06-01 2001-06-01 적층된 초박형 패키지

Country Status (1)

Country Link
KR (1) KR20020091975A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054589A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법
KR100543900B1 (ko) * 2002-04-08 2006-01-20 주식회사에스.엠.이. 적층형 반도체 패키지 및 그 제조방법
KR100825780B1 (ko) * 2006-09-29 2008-04-29 삼성전자주식회사 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054589A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법
KR100543900B1 (ko) * 2002-04-08 2006-01-20 주식회사에스.엠.이. 적층형 반도체 패키지 및 그 제조방법
KR100825780B1 (ko) * 2006-09-29 2008-04-29 삼성전자주식회사 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Similar Documents

Publication Publication Date Title
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP2002043503A (ja) 半導体装置
US7202554B1 (en) Semiconductor package and its manufacturing method
US6300685B1 (en) Semiconductor package
JP2001156251A (ja) 半導体装置
JPH0730059A (ja) マルチチップモジュール
KR20020043395A (ko) 반도체 패키지
KR20020091975A (ko) 적층된 초박형 패키지
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JPH0582582A (ja) 半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100395797B1 (ko) 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
JP3850712B2 (ja) 積層型半導体装置
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2001024139A (ja) 半導体装置およびその製造方法
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100411810B1 (ko) 플립기술을이용한크기형반도체패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR200148753Y1 (ko) 반도체 패키지
KR100206975B1 (ko) 반도체 패키지
KR20010095678A (ko) 반도체 패키지 및 이것의 제조방법
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid