KR100218076B1 - 집적 회로 모듈 및 반도체 기판 - Google Patents

집적 회로 모듈 및 반도체 기판 Download PDF

Info

Publication number
KR100218076B1
KR100218076B1 KR1019900001770A KR900001770A KR100218076B1 KR 100218076 B1 KR100218076 B1 KR 100218076B1 KR 1019900001770 A KR1019900001770 A KR 1019900001770A KR 900001770 A KR900001770 A KR 900001770A KR 100218076 B1 KR100218076 B1 KR 100218076B1
Authority
KR
South Korea
Prior art keywords
pins
supply
pads
series
connection
Prior art date
Application number
KR1019900001770A
Other languages
English (en)
Other versions
KR900013618A (ko
Inventor
헤르만 빌렘 살터스 뢰로프
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR900013618A publication Critical patent/KR900013618A/ko
Application granted granted Critical
Publication of KR100218076B1 publication Critical patent/KR100218076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

칩의 캡슐 밖으로 연장하는 공급 핀들이 제공되는 I,C.에 있어서, 공급 핀들의 위치는 연결된 접속 와이어들의 길이를 최소화하도록 선택되며, 더욱이 공급 핀들은 연결된 접속 와이어들의 사실상의 인덕턴스를 감소시키도록 서로 이웃하여 위치된다. 온-칩 버퍼들과 접속된 출력 핀들은 버퍼의 공급선의 길이를 줄이도록 공급 핀들에 이웃하여 위치되어 인덕티브 와류 현상를 또한 감소시킨다. 출력 핀들 이외에는 제어 핀들이 배치된다. 그 결과 표준 핀들의 잘 보호된 코어가 제공되어 다양한 레이 아웃들을 갖는, 예컨대 메모리 I.C.들에 사용된다.

Description

집적 회로 모듈 및 반도체 기판
제1도는 종래의 이중 인 라인(dual-in-line) I.C. 핀 장치를 도시하는 도면.
제2도는 이중 인 라인의 본 발명에 따른 핀 장치를 도시하는 도면.
제3도는 원주로 배치된 핀들을 갖는 종래의 I.C. 핀 장치를 나타내는 도면.
제4도는 본 발명에 따라 주변을 둘러싸도록 배치된 핀들을 갖는 종래의 I.C. 핀 장치를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
100,300 : 칩 112,312 : 캡슐(encapsulation)
114,116 : 접속 패드 122,124 : 접속 와이어
본 발명은 집적 회로 모듈과 반도체 기판에 관한 것으로, 전도 접속부를 통해 접속 핀들의 장치와 결합된 접속 패드를 갖는 하나 이상의 집적 회로 칩으로 구성되고, 상기 접속 핀들은 제 1 공급 전압 및 제 2 공급 전압을 수신하기 위해 하나 이상의 제 1 공급핀 및 제 2 공급핀을 각각 포함하는 집적 회로 모듈에 관한 것이며, 또한, 하나 이상의 집적 회로가 제공되고, 각각의 제 1 공급 전압 및 제 2 공급 전압을 수신하기 위해 하나 이상의 제 1 공급 패드 및 제 2 공급 패드를 포함하는 접속 패드의 장치를 갖는 반도체 기판에 관한 것이다.
이러한 종류의 집적 회로들은 예컨대 캡슐로 보호된 형태로 널리 공지되 있으며, 그 접속 핀들은 캡슐 밖으로 연장되 있다
현재 기술의 I.C. 기법에 따르면, 마이크로의 10분의 1 크기로 최소 치수를 갖는 기판 구조를 얻을 수 있다. 그러나, 최소화 공정을 할 때는 전기 와류 현상으로 자화율이 증가하게 된다. 이와 같은 현상의 한 예시는 한편으로 회로 동작, 다른 한편으로 접속 와이어 및 공급 핀들의 인덕턴스로 발생된 칩의 내부 공급선의 인덕티브 전압 요동(fluctuations)이다. 디지탈 회로의 스위칭 속도를 제한하는 주요 요인은 I.C.에 불리한 영향을 미칠 수 있는 이러한 인덕티브 전압 요동의 발생이다.
공급 핀들이 서로 정반대로 위치하는 마이크로프로세서 또는 메모리와 같은 I.C.를 캡슐로 싸는 것(encapsulation)은 널리 인정된 표준이다. 참고 문헌은 1987년의 Philips Data Handbook I.C.10의 103쪽에 SRAM 피닝(pinning)이 도시되어 있고, 1987년의 Philips Data Handbook I.C.14의 322쪽에는 마이크로 콘트롤러의 피닝이 도시되어있다. 그러나, 소형화시킬수록 클럭 주파수의 최대치가 증가하는 경향이 있으며, 이러한 표준의 결점은 더욱 명백해진다. 예컨대, 제 1 공급핀과 제 2 공급핀 사이에 위치된, 통상의 실행을 따른 평활(smoothing) 캐패시터는 정반대로 위치한 공급핀들 사이의 거리에 걸치는 긴 와이어들이 반드시 필요하다. 이들 와이어들의 와류 임피던스는 평활 캐패시턴스의 효율을 감소시킨다. 그러한 긴 와이어들은 회로소자를 간섭하는 원인들을 수신 또는 전달하는 안테나의 역할을 하기 쉽다.
더욱이, 공급핀들에 연결된 접속 와이어들의 접속 패드가 위치된 칩과 접속 와이어들과 공급 핀들 자신은 비교적 큰 면적 때문에 상상한 인덕턴스를 갖는다.
이 인덕턴스는 칩의 내부 공급선에 인덕티브 전압 스파이크를 일으키며, 이 스파이크는 집적 회로의 동작을 간섭한다. 게다가 공급핀 및 그와 연결된 접속 와이어의 직렬 장치는 종래의 이중 인 라인 I.C.에서 가능한 한 가장 긴 전기적 경로 길이를 갖는다. 이것은 그 임피던스, 특히 인덕턴스를 가능한 한 가장 크게 만든다.
이중 인 라인 장치의 핀 장치 이외의 종래의 핀 장치는 유사한 결점을 수반한다. 예를 들어, Philips Data Handbook I.C.14, 1987, Page 34에 기술된 마이크로 콘트롤러의 피닝 장치에서, 접속 핀들은 I.C.의 원주(circumference)를 따라 위치된다. 두 공급 핀들은 I.C.의 반대측 면에 제공되어 있기 때문에, 공급 핀들 사이에 연결된 평활 캐패시터도 마찬가지로 비교적 큰 루프를 만든다. 접속 핀들의 다른 장치들은 두 열(column) 및 두 행(row)이상을 갖는 그리드(grid)에 배열된 접속 핀들을 구비할 수 있다. 이와 같은 그리드 장치는 핀들의 고밀도를 허용하는데, 특히 많은 전력이 소비되는 I.C.에 대해 유리하다. 특히 전류 및 전류 변화가 큰, 높은 전력 소비 환경에서, 그 동작은 상기 인덕티브 영향에 의해 제한될 수 있다.
그러므로, 본 발명의 목적은 상기 와류 현상(parasitic effect)이 보다 적게 나타나는 집적 회로를 제공하는 것이다.
이 때문에, 본 발명에 따른 집적 회로는 제 1 공급핀과 그에 연결된 전도 접속부의 제 1 전체 전기 경로 길이와, 제 2 공급핀과 그에 연결된 전도 접속부의 제 2 전체 전기 경로 길이는 공급핀이 아닌 임의의 다른 접속 핀들과, 이 다른 접속 핀들과 연결된 전도 접속부의 전체 전기 경로 길이보다 짧거나 혹은 같게되는 것을 특징으로 한다.
한 공급핀과 그에 연결된 전도 접속부인 직렬 장치의 인덕턴스는 이제 가능한 한 가장 낮다.
본 발명에 따른 집적 회로의 한 실시예에서는 제 1 공급핀 및 제 2 공급핀이 서로 이웃한 위치에 배치되는 것을 특징으로 한다. 제 1 공급핀과 제 2 공급핀을 서로 이웃한 위치에 배치함으로써, 상기 기술된 루프의 면적이 상당히 감소되며, 따라서 인덕턴스를 최소화 한다. 본 공급핀 장치의 다른 장점은 연결된 접속 와이어들과 공급 핀들이 역병렬 방위(anti-parallel orientation)로 전류를 통하게 (전도)한다. 이로써 공급핀과 그에 연결된 접속 와이어로 이루어진 장치의 공통 효과 인덕턴스가, 이웃한 와이어의 인덕턴스에 의해 발생된, 상당한 양이 소거된 전자계(electro-magnetic field)에 기인하는 단일 접속 와이어의 인덕턴스의 절반 보다 더 줄일수 있다.
본 발명에 따른 집적 회로의 다른 실시예는 그 집적 회로에 최소한 두개의 제 1 공급핀과 최소한 두개의 제 2 공급핀을 제공하는 것을 특징으로 한다. 이러한 구조는 공급 전압당 최소한 두 공급핀 및 와이어의 존재가 최소한 2 팩터에 의해 공급 경로당 전류를 감소시키기 때문에 칩의 내부 공급선에서 교란의 크기를 감소시킨다.
본 발명에 따른 또 다른 실시예에 있어서, 접속 핀들은 출력 신호를 전송하기 위한 출력 핀들을 구비 하는데, 상기 출력 핀은 공급 핀들 중 한 공급 핀에 이웃하게 위치된 것을 특징으로 한다. 데이타 처리 시스템에 있어서, 다수의 다른 회로는 상기 출력 핀들과 상호 접속된다. 그러므로, 다른 회로에 출력 신호들을 전송하기 위한 출력 핀들은 보통 다른 핀들 보다 더 파워풀한 신호들을 전송한다. 상기 공급 핀들의 매우 가까운 거리에 출력 핀들을 배열함으로써 칩과 출력 핀들 사이의 거리는 칩과 공급 핀들 사이의 거리보다 조금 밖에 크지 않게 된다. 그 결과, 관련된 와이어들과 출력 핀들의 인덕턴스는 크기가 조금 밖에 크지 않게 된다. 더욱이, 큰 전류 및 고속 전류의 변화들의 효과는 공급 핀들의 공급 전압에 적은 영향만 끼치는데, 후자는 한 쌍씩의 존재 방식(pairwise presence)으로 보호되기 때문이다. 공급핀이 바로 이웃한 곳에 출력핀을 배열하는 장치에서 나타나는 보다 더 중요한 장점은 출력핀에서 출력 신호를 전송 하기 위한 출력 버퍼가 짧은 공급선을 통해 제공된다. 이것은 버퍼 동작을 하는 동안, 큰 전류 변화로 인한 인덕티브 전압 스파이크의 크기를, 유사한 환경의 종래 집적 회로에서 발생하는 스파이크의 크기보다 더 작게 한다.
본 발명에 따르는 클럭-입력 또는 칩-인에이블 또는 판독-인에이블 또는 기록-인에이블 또는 출력-인에이블 또는 프로그램-인에이블 또는 출력-인에이블 또는 리셋 입력 또는 방해 입력 또는 테스트 인에이블과 같은 제어핀들을 더 구비하는 집적 회로의 다른 실시예는 이들 제어핀들이 공급핀 또는 출력핀이 아닌 접속 핀들 보다 소정의 공급핀에 더 가깝게 위치된 것을 특징으로 한다. 클럭핀들 및 인에이블 핀들과 같은 제어핀들을 쌍으로 구성된 공급핀들의 바로 이웃한 곳에 위치시킴으로써 핀들의 코어를 얻는다. 상기 코어를 형성하는 핀들은 거의 모든 I.C.들에 존재한다. 그러므로, 칩 설계자는 그러한 코어를 회로 설계의 시작점으로서 취할 수 있는데, 그것은 인덕티브 간섭에 덜 민감하고, 상기와 같은 인덕티브 전압 스파이크를 덜 발생시킨다. 본 발명에 따라 설계된 회로의 범위는 핀들의 벌크(bulk)위치에 대해 쉽게 확장시킬 수 있으며, 따라서 레이-아웃(lay-out)의 주부품은 미리 결정된다. 특히, 메모리에 대해서 상기와 같은 방법의 설계는 메모리 셀의 매트릭스가 레이-아웃 소자는 아니고 어드레스-스페이스의 크기만 다를 수 있을 때, 중요한 장점을 갖는다.
본 발명에 따른 CMOS 메모리에 대해 실행된 실험에 따라, 스위칭에 의해 발생된 방해 전압의 크기는 종래의 메모리 보다 4 및 5 팩터 만큼 더 낮다.
본 발명을 도면을 참조하면서 예시의 방법으로 상세히 설명한다.
제1도는 종래의 이중 인 라인 I.C.의 핀 장치의 한 예시이며 캡슐(encapsulation)(112)로 보호된 집적회로 칩(100)을 구비하는 SRAM I.C.를 도시하고, 또한 명확성을 위해 부분적으로 도시한다. 칩(100)에는 칩(100)의 가장자리에 위치한 접속 패드(114 및 116)가 제공되는데, 이들 접속 패드는, 예를 들어, 접속 와이어(122 및 124)인 전도 접속부를 통해 캡슐 밖으로 연장된 접속 핀들(1 내지 24)에 접속된다. 이 접속 핀들(1 내지 24)과, (122 및 124)와 같은 접속 와이어들은 칩(100)을 외부의 단자에 연결시킨다. 칩(100)에는 공급핀(24) 및 접속 와이어(124)을 통해 공급 전압(Vcc)이 제공되고, 공급핀(12) 및 접속 와이어(122)을 통해 공급 전압(GND)이 제공된다. 널리 인정된 표준 규격에 따라, 공급핀들(12 및 22)은 정반대의 위치에 놓인다. 접속 핀들(9 내지 11) 및 접속 핀들(13 내지17)은 데이타 전송을 위한 입력 및 출력핀들이다. 접속 핀들(1 내지 8, 19, 22, 23)은 어드레스 핀들이고, 접속 핀들 (18, 20, 21)은 칩-선택 신호, 출력-인에이블 신호 및 기록-인에이블 신호 각각으로 칩(100)을 제어하기 위한 제어핀들로서 사용된다. 도면에 도시된 것처럼, 접속 패드들(그 중에는 패드들 114 및 116이 있음)의 위치는 접속 핀들(1 내지 24)의 위치와 그 외주가 일치한다. 이러한 구성의 결과 접속 핀들 및 이 접속 핀들과 연결된 존재하는 모든 접속 와이어의 직렬 결합부중 공급핀(12) 및 접속 와이어(122), 공급핀(24) 및 접속 와이어(124)로 구성된 공급 장치의 전기 경로 길이가 가장 길다.
또 다른 결과는 공급핀(12 및 24)이 정반대의 위치에 서로 배치되기 때문에, 상기 핀들(12및 24) 사이의 거리는 어떤 쌍의 접속 핀들 사이보다 가장 길다는 것이다. 이러한 구조는 여러 결점이 있는데, 첫째로, 공급핀(12) 및 접속 와이어(122)의 직렬 장치의 전기 경로 길이와, 공급핀(24) 및 접속 와이어(124)의 직렬 장치의 전기 경로 길이가 현존하는 다른 공급핀 및 접속 와이어 보다 가장 길기 때문에, 상기 직렬 장치의 각각의 인덕턴스(inductance)는 가장 크게 된다. I.C.의 동작 모드에 있어서, 크고 빠르게 변화하는 전류는 상기 공급핀(12 및 22)과 이와 연결된 접속 와이어(122 및 124)에 의해 전도된다. 그러므로, 전류 변화와 인덕턴스 모두 크게되기 때문에, 인덕티브(inductive) 전압 스파이크 (spikes)는 공급핀(12 및 22)과 그와 연결된 접속 와이어(122 및 124)에서 발생하게 된다. 따라서, 이 스파이크는 칩의 내부 공급선으로 전달된다. 상기 언급된 큰 전기 경로 길이로 인하여, 공급핀과 접속 와이어에 발생된 전압 스파이크는 칩의 내부 공급선(도시하지 않음)에 발생된 전압 스파이크와 같은 크기로 될 것이다. 전압 스파이크의 크기와, 이 전압 스파이크의 다른 정보 반송 신호에 대한 간섭을 줄이기 위해, 평활(smothing) 캐패시터(126)가 공급핀(12 및 24)사이에 접속된다. 종래 구조의 다른 결점은 이러한 캐패시터(126)로부터 나온다. 공급핀(12 및 24)이 서로 정반대의 위치에 놓일때, 평활 캐패시터(26)는 비교적 긴 선을 통해 그들 사이에 접속되야 한다. 이 접속은 캐패시터(26)의 선, 공급핀들(12 및 24) 및 접속 와이어(122 및 124)로 구성된 전도체 루프의 존재를 포함하고, 이 루프의 비교적 큰 면적은 다른 인덕티브 영향을 허용할 수 있으며, I.C.의 동작을 간섭하거나 또는 I.C.에 이웃하는 다른 회로 소자들 회로(도시하지 않음)의 동작을 간섭한다. 또한 긴 선의 임피던스는 딜레이(delay)를 초래할 수 있어 캐패시터(26) 효과를 감소시킨다.
I.C.의 소형화 및 가능한 최대 클럭 주파수 요구가 증대될 때, 종래의 핀 처리(pinning) 시스템의 고유의 결점은 더욱 명백하게 나타난다. 면적을 감소시키고, 클럭 주파수를 증가시킬 때, 인덕티브 전압 스파이크는 칩 자체의 역효과를 더 유발시키는데, 예를 들면, 트랜지스터의 항복 현상을 일으킨다. 그러므로, 공급원의 전류 변화가 종래의 핀 처리된 I.C.의 어느 한계에 적용 되지 않으면, 비교적 낮은 최대 클럭 주파수를 나타내며, 그 결과 더 이상의 낮은 동작 속도, 안전 동작을 할 수 없다.
제2도는 한 실시예에 의해 도시된 본 발명에 따른 I.C.의 핀 장치를 나타내는데, 캡슐(312)내에 보호된 집적 회로 칩(300)을 구비하는 SRAM I.C.를 나타내며, 명료하게 나타내기 위해 부분적으로 도시되어 있다.
칩(300)에는 314 및 316 과 같은 접속 패드가 제공되어, 칩(300)의 가장자리 근처에 위치한다. 이 접속 패드는 322 및 324 와 같은 접속 와이어를 통해, 캡슐(312)를 지나 돌출하는 접속 핀들(1 내지 24)에 접속된다. 칩(300)에는 공급핀(6 및 18)을 통해 공급 전압(Vcc)이 공급되고, 공급핀(7 및 19)을 통해 공급 전압(GND)이 공급된다.
제1도에 도시된 핀 장치와는 반대로, 공급핀(6 및 7, 18 및 19)은 각각의 공급핀 및 그 공급핀과 연결된 접속 와이어의 각각의 모든 전기적 경로 길이를 최소화하기 위한 방법으로 배치된다. 이러한 배치를 위하여, 한편 에는 공급핀(6 및 7)이, 다른 한편에는 공급핀(18 및 19)가 접속 핀들의 그들 관계된 순서로 중앙에 위치한다.
상기 전기적 경로 길이를 최소화하여, 공급핀 및 그와 관련된 접속 와이어의 직렬 장치의 총계의 인덕턴스는 제1도의 종래 기술의 핀 처리된 I.C.의 공급핀 및 접속 와이어에 나타나는 총합계의 인덕턴스에 대해서 상당히 감소된다.
핀(6 및 7, 18 및 18) 처럼 , Vcc 및 GND 의 공급핀을 서로 이웃하게 배치하여, 평활 캐패시터(326, 328)가 매우 짧은 접속선을 이용하여 그들 사이에 접속될 수 있다 두 공급핀(6 및 7)에 의해 형성된 루프, 접속 와이어(322 및 324), 칩(300) 및 캐패시터(326)는 극히 짧은 원주 및 이 원주에 포함된 극히 작은 면적이 된다. 지금, 캐패시터(326, 328)를 공급핀에 접속하는 배선은 제1도의 경우보다 매우 작은 임피던스를 가지며, 캐패시터 효과를 증가시킨다. 또한, 상기 루프의 면적은 제1도의 경우보다 매우 작게되어, 매우 작은 루프-인덕턴스를 나타내므로, 예를 들어, 외부로 발생하는 전자계에 대해 매우 낮은 자화율을 나타낸다. 만일, 스페이스가 허용된다면, 평활 캐패시터(326)(예를 들어, 표면에 장착된 소자)가 캡슐(312)의 내측에 관련된 공급핀사이에 접속되거나, 그들 자신의 공급핀 내부에 집적된다.
GND-핀의 아주 가까운 거리에 Vcc-핀을 갖는 공급핀 장치의 다른 장점은 공급핀 및 이 공급핀과 연결된 접속 와이어의 유효한 총계 인덕턴스의 감소이다.
이러한 인덕턴스의 감소는 공급핀 및 이 공급핀에 연결된 접속 와이어를 각각 구비한 전도체로 전도된 전류의 역병렬의 방위(anti-parallel orientation)에 의해 감소된다. 서로 병렬로 배치된 두 전도체의 역병렬 방위된 전류에 의해 발생된 상호 인덕턴스는 병렬로 배열된 전도체의 유효 인덕턴스를 단일 전도체 인덕턴스의 절반보다 더 작게 발생된다.
또한, 도시된 I.C. 에는 공급 전압(Vcc)에 대한 두 공급핀(6 및 18)과, 공급전압(GND)에 대한 두 공급핀(7 및 19)이 제공된다. 지금, 공급핀당 전도 되는 전류는 제1도의 경우보다 절반으로 반감되고, 또한, 인덕티브 전압 스파이크의 크기를 감소시킨다.
Vcc 핀(6 및 18) 및 GND 핀(7 및 19)의 위치는 도면에 도시된 것처럼 회전적으로 대칭이 되도록 적당히 선택된다. 이와 반대일 때, 공급핀의 미러- 대칭적인 장치는 I.C.의 파괴를 유도하는데, 이 경우에 본 도면에서 꺼꾸로 표시되는 회로 기판으로 복잡하게 될 것이다.
제2도에 도시된 것처럼, 출력핀(5, 8, 17 및 20)은 공급핀에 인접하게 위치한다. 이들 출력핀은 외부로 접근하기에 쉬운 단자이며, 온-칩(on-chip) 출력 버퍼(도시하지 않음)의 출력에 접속된다. 공급핀에 이웃한 출력핀의 장치는 여러 장점이 있다. 첫째로, 출력핀 및 이 핀과 연결된 접속 와이어으로 구성된 전기적 경로의 길이는 공급핀 및 이 핀과 연결된 접속 와이어으로 구성된 전기 경로의 길이와 같거나, 동일한 크기 순으로 된다. 따라서, 전자의 임피던스(인덕턴스)는 동일하게 낮게된다. 둘째로, 출력 버퍼는 칩(300)의 가장자리에 위치하게 된다. 공급단자 및 출력핀에 접속을 위한 접속 패드 근처의 버퍼 위치로 인하여, 이 버퍼는 짧은 온-칩 공급 라인(도시하지 않음)을 통해 공급된다. 짧은 공급 라인은 특히 출력 버퍼에 장점이 있는데, 이 버퍼가 큰 전류를 일반적으로 스위치하기 때문에, 그와 연결된 공급 라인의 인덕티브 전압 스파이크를 일으킨다. 만약, 공급 라인이 가능한 짧게 유지한다면, 그 인덕턴스는 비례적으로 낮게된다.
칩-선택 신호용 제어핀(10), 기록-인에이블 신호용 제어핀(15) 및 출력-인에이블 신호용 제어핀(22)은 접속 핀들의 그들 연결된 순으로 출력핀에 인접하게 배치된다. 일련의 공급핀(6, 7, 18, 19), 출력핀 (4, 5, 8, 9, 16, 17, 20, 21) 및 제어핀(10, 15, 22)은 메모리 I.C. 에서 빈번히 발생하는 핀의 코어(core) 또는 제어 코너(kernel)를 형성한다. 다른 I.C. 형태에 대해서는 마이크로 콘트롤러 대신에, I.C.의 특정 응용이 필요할 때 처럼, 일련의 다른 제어핀이 배열될 수 있다.
상기 공급핀, 출력핀 및 제어핀이 코어로 집중되는 것과, 코어 회로 및 부가적인 회로로 칩을 분리하는 것은 여러 장점이 있다. 첫째로, I.C. 는 이미 상술된 것처럼 인덕티브 전압 스파이크가 보다 적게 감지되고, 둘째로, 표준 접속 핀들의 코어는 I.C. 설계자의 시작점을 제공하는데, 즉, 여러 레이-아운(lay-out) 및 여러 부가 회로에 공통되고, 그들로부터 비교적 쉽게 결합되도록 유도한다.
제2도에 있어서, 어드레스 핀(1, 2, 3, 11, 12, 13, 14, 23, 24)은 제어핀 및 출력핀을 지나서 위치한다. 특히, 메모리 설계자를 위해, 코어-회로 및 부가적인 회로로 분리하는 것은 다음과 같은 장점이 있는데, 여러 용량을 갖는 메모리는 동일한 코어를 이용하고, 상기 언급된 인덕티브 간섭에 비해 보다 적게 감지되는 장점이 있다.
제3도에 있어서, 원주를 따라 위치한 접속 핀들을 갖는 종래의 메모리 I.C. 용 핀 장치를 도시한 한 실시예를 나타낸다. 이 I.C. 는 캡슐(512) 내에 싸인 집적 회로 칩(500)을 구비하는데, 명료하게 나타내기 위해 부분적으로 도시되어 있다. 이 칩(500)에는 칩(500)의 가장자리에 위치한 (514 및 516)과 같은 접속 패드가 제공되는데, 이 접속 패드는 (522 및 524)와 같은 접속 와이어를 통해 (14 및 28)과 같은 접속 핀들에 접속된다.
접속 핀들(28 및 14)은 각각의 공급 전압(Vcc 및 GND)을 수신하기 위한 공급핀이다. 접속 핀들(1, 10, 15 및 21)은 접속되지 않으며 , 접속 핀들(11 내지 13) 및 접속 핀들(16 내지 20)은 출력핀이고, 접속 핀들(2 내지 9, 26 및 27)은 어드레스 핀이며, 접속 핀들(22 내지 24)는, 예를 들어, 마이크로 프로세서 시스템에서 메모리 확장의 경우에 제공되는 여러 칩-인에이블 신호를 수신하기 위한 제어핀이다.
도시된 것처럼, 공급핀(14 및 28)은 인덕티브 간섭을 줄인다는 점에서 최상의 가능한 위치에 있지 않다. 첫째로, 그들은 가장 짧은 접속을 할 수 있는 핀이 아니며, 핀(1 및 15)에 대해서는 접속되지 않는 것을 제외하고 보다 짧은 위치에 있다. 둘째로, 공급핀은 I,C.의 반대측에 위치되고, 평활 캐패시터(526)는 I.C. 양단의 긴 거리를 연결하는 선을 이용하여 공급핀(28 및 14) 사이에 접속되어 있다. 핀 장치의 결점에 관해 제1도를 참조로 하여 설명한 것은 제3도의 I.C. 와 동일하게 적용된다.
제4도에 있어서는 원주로 배치된 핀을 갖는 I.C. 용 핀 장치의 한 실시예를 나타내는데, 캡슐(612) 내에 보호된 집적 회로 칩(600)을 나타낸다.
공급핀(14 및 28)은 각각의 GND 공급핀(15 및 1)에 이웃하게 위치된다. 또한, GND 공급핀에 이웃한 공급핀의 장치는 접속 핀들의 관련된 순으로 중앙에 위치하는데, 즉, 본 장치는 다른 접속 핀들에 의해 두 측면에 접하고 있는데, 다수의 다른 접속 핀들은 두 측면에 대해 대략 동일하게 되어 있다. 평활 캐패시터 (626 및 628)은 적당히 표면 장착된 소자(s.m.d.)인데, 공급핀(14 및 15)과 공급핀(1 및 28)사이에 각각 접속된다. 출력핀(12, 13 및 16, 17)은 공급핀 (14 및 15)의 장치에 이웃하게 배치된다. 출력핀(3, 2 및 27, 26)은 공급핀(1 및 28)의 장치에 이웃하게 배치된다. 접속 핀들(22 내지 25)은 여러 칩 인에이블 신호용 제어핀으로 구성되고, 접속 핀들(5 내지 11, 20 및 22)은 어드레스 핀으로 구성된다.
비록, 상기 기술된 실시예는 메모리를 참조로 기술하였지만, 이와 유사한 핀 장치가 다른 종류의 회로, 예를 들면, 마이크로 콘트롤러로 구성될 수 있다.
또한, 이와 유사한 장치는 단일 칩 보다 더 많이 구비한 집적 회로 모듈에 대해서도 가능한데, 이러한 본 발명의 핀-장치는 칩의 가장 가까운 거리에 공급핀을 배치하고, 각각의 접속 핀-장치에서 공급핀에 이웃한 출력핀을 배치하여 인덕티브 전압 스파이크를 감소시킬 수 있다.

Claims (11)

  1. 집적 회로 모듈에 있어서, 집적 회로 칩과, 다수의 외부 접속 핀들과, 상기 집적 회로 칩을 상기 외부 접속 핀들에 연결하는 다수의 전도 접속부를 포함하며, 상기 다수의 외부 접속 핀들은 제 1 공급 전압(Vcc) 접속용 제 1 공급 핀과 제 1 공급 전압(Vcc)과는 다른 제 2 공급 전압(GND) 접속용 제 2 공급 전압 핀을 구비하며, 상기 제 1 공급 핀과 상기 제 2 공급 핀은 서로 인접하여 위치되며, 각각의 상기 공급 핀들과, 상기 집적 회로 칩 및 상기 공급 핀 사이의 각각의 전도 접속부와의 전체 전기적 경로 길이는, 공급 핀이 아닌 임의의 접속 핀들과, 상기 회로 및 공급 핀이 아닌 상기 관련 접속 핀 사이의 상기 각각의 전도 접속부와의 전체 전기적 경로 길이와 동일하거나 또는 더 짧으며, 상기 외부 접속 핀들은 출력 핀들을 포함하며, 상기 집적 회로 칩은 각각의 출력 신호들을 공급하는 출력 핀들에 접속된 각각의 출력 버퍼들을 구비하며, 상기 각각의 출력 핀들은 각각의 제 1 및 제 2 공급 핀들의 이웃에 위치하는 집적 회로 모듈.
  2. 제1항에 있어서, 상기 접속 핀들은 상기 제 1 공급 전압(Vcc) 접속용 제 3 공급 핀과 상기 제 2 공급 전압(GND) 접속용 제 4 공급 핀을 구비하며, 상기 제 3 및 제 4 공급 핀들은 서로 인접하여 위치되며, 상기 제 1 및 제 2 공급 핀들은 상기 집적 회로의 한 측면에 위치하고, 상기 제 3 및 제 4 공급 핀들은 상기 집적 회로의 반대 측면에 위치되며, 각각의 출력 핀들은 각각의 상기 제 3 및 제 4 공급 핀들의 이웃에 위치되는 집적 회로 모듈.
  3. 제1항에 있어서, 상기 외부 접속 핀들은 일련 이상의 접속 핀들로 배열되며, 상기 제 1 및 제 2 공급 핀들은 서로 이웃하여 위치되고, 실제로 상기 일련의 중앙에 위치되며, 상기 집적 회로 칩은 상기 일련의 접속 핀들에 인접하여 위치된 일련의 접속 패드를 가지며, 상기 각각의 접속 핀들은 상기 각각의 접속 와이어들에 의해 상기 각각의 접속 패드들에 접속되며, 상기 접속 패드들은 상기 제 1 및 제 2 공급 핀에 각각 접속된 제 1 및 제 2 공급 패드를 구비하며, 상기 제 1 및 제 2 공급 패드들은 상기 일련의 중앙에 서로 이웃하여 위치되며, 상기 제 1 및 제 2 출력 패드는 상기 제 1 및 제 2 공급 패드에 각각 이웃하여 위치되며, 상기 제 1 및 제 2 출력 패드는 상기 제 1 및 제 2 공급 핀들에 각각 이웃하여 위치된 상기 출력 핀들에 접속되는 집적 회로 모듈.
  4. 제3항에 있어서, 상기 외부 접속 핀들은 상기 일련의 접속 핀들 및 또 다른 일련의 접속 빈들 이상으로 배열되며, 상기 집적 회로 칩은 상기 일련과 상기 다른 일련 사이에 위치되며, 상기 접속 핀들은 상기 다른 일련의 중앙에 서로 이웃하여 위치된 상기 제 3 및 제 4 공급 핀을 구비하며, 상기 제 3 및 제 4 공급 핀은 상기 제 1 및 제 2 공급 전압 접속용이며, 상기 집적 회로 칩은 상기 다른 일련의 접속 핀들에 인접하여 위치된 다른 일련의 접속 패드들을 가지며, 상기 다른 일련의 접속 패드들은 상기 제 3 및 제 4 공급 핀에 각각 접속된 제 3 및 제 4 공급 패드를 포함하며, 상기 제 3 및 제 4 공급 패드는 상기 다른 일련의 핀들 중에 서로 이웃하여 위치되며, 제 3 및 제 4 출력 패드는 상기 제 3 및 제 4 공급 패드에 각각 이웃하여 위치되며, 상기 제 3 및 제 4 출력 패드는 상기 제 3 및 제 4 공급 핀들에 각각 이웃하여 위치된 출력 핀들에 접속되는 집적 회로 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접속 핀들은 클럭-입력 또는 칩-인에이블 또는 기록-인에이블 또는 판독-인에이블 또는 출력-인에이블 또는 프로그램-인에이블 등과 같은 제어 핀들을 더 구비하며, 상기 외부 접속 핀들은 일련 이상으로 배열되며, 상기 일련은 상기 제 1 및 제 2 공급 핀들과, 상기 출력 핀들 및 상기 제어 핀들중 몇몇 이상을 포함하며, 제어 핀은 임의의 상기 출력 핀들 및 상기 공급 핀들 사이의 상기 일련에 위치되지 않는 집적 회로 모듈.
  6. 제5항에 있어서, 상기 일련은 한 코어의 접속 핀들을 구비하며, 상기 모든 제어 핀들, 출력 핀들, 공급 핀들을 구비하고, 상기 일련은 상기 코어의 외부의 상기 일련에 각각 위치되는 어드레스 핀들을 구비하는 집적 회로 모듈.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 집적 회로 칩은 메모리를 구비하는 집적 회로 모듈.
  8. 접속 핀들에 접속하기 위한 일련의 접속 패드들을 갖는 집적 회로 칩으로서, 상기 접속 패드들은 제 1 공급 전압(Vcc)을 수신하는 제 1 공급 패드와, 상기 제 1 공급 전압과는 다른 제 2 공급 전압(GND)을 수신하는 제 2 공급 패드를 구비하며, 상기 제 1 및 제 2 공급 패드들은 상기 일련의 접속 패드들 중에 서로 이웃하여 위치되는 집적 회로 칩에 있어서, 상기 일련의 접속 패드들은 출력 패드들을 포함하며, 상기 집적 회로 칩은 출력 신호들을 공급하기 위해 상기 각각의 출력 패드들에 연결된 출력 버퍼들을 포함하며, 상기 각각의 출력 패드들은 상기 각각의 제 1 및 제 2 공급 패드들에 이웃하여 일련으로 위치되는 것을 특징으로 하는 집적 회로 칩.
  9. 제8항에 있어서, 다른 일련의 접속 패드들을 구비하며, 상기 일련 및 상기 다른 일련은 상기 기판의 상대 측면들에 위치되며, 상기 다른 일련의 접속 패드들은 서로 이웃하여 위치된 제 3 및 제 4 공급 패드를 구비하며, 상기 제 1 및 제 2 공급 전압을 각각 수신하며, 상기 일련의 접속 패드들은 다른 출력 패드들을 포함하고, 상기 접적 회로 칩은 상기 각각의 다른 출력 패드들에 연결된 다른 출력 버퍼들을 구비하며, 각각의 상기 다른 출력 패드들은 각각의 상기 제 3 및 제 4 공급 패드들에 이웃하여 상기 다른 일련에 위치되는 집적 회로 칩.
  10. 제8항 또는 제9항에 있어서, 상기 접속 패드들은 클럭-입력 또는 칩-인에이블 또는 기록-인에이블 또는 판독-인에이블 또는 출력-인에이블 또는 프로그램-인에이블 등과 같은 제어 패드들을 더 구비하며, 상기 제어 패드들은 상기 일련의 제어 패드들 내에 위치되며, 제어 패드는 임의의 상기 출력 패드들 및 상기 공급 패드들 사이의 일련에 위치되지 않는 집적 회로 칩.
  11. 제8항 또는 제9항에 있어서, 상기 일련은 한 코어의 접속 패드들을 구비하며, 상기 모든 제어 패드들, 출골 패드들, 공급 패드들을 구비하며, 상기 일 련은 어드레스 패드들을 구비하고, 각각 상기 코어의 외부의 상기 일련에 위치되는 집적 회로 칩.
KR1019900001770A 1989-02-14 1990-02-14 집적 회로 모듈 및 반도체 기판 KR100218076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89200352A EP0382948B1 (en) 1989-02-14 1989-02-14 Supply pin rearrangement for an integrated circuit
NL89200352.6 1989-02-14

Publications (2)

Publication Number Publication Date
KR900013618A KR900013618A (ko) 1990-09-06
KR100218076B1 true KR100218076B1 (ko) 1999-09-01

Family

ID=8202322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001770A KR100218076B1 (ko) 1989-02-14 1990-02-14 집적 회로 모듈 및 반도체 기판

Country Status (11)

Country Link
EP (2) EP0382948B1 (ko)
JP (1) JP2885456B2 (ko)
KR (1) KR100218076B1 (ko)
CN (1) CN1025904C (ko)
CZ (1) CZ281891B6 (ko)
DE (1) DE68929487T2 (ko)
ES (1) ES2208631T3 (ko)
FI (1) FI113908B (ko)
MY (1) MY105266A (ko)
RU (1) RU2092932C1 (ko)
SK (1) SK278712B6 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68929487T2 (de) * 1989-02-14 2004-07-22 Koninklijke Philips Electronics N.V. Versorgungssteckerstift-Anordnung für eine integrierte Schaltung
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
WO1995022839A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation Packaged integrated circuit with reduced electromagnetic interference
DE69620859T2 (de) * 1996-01-22 2002-10-31 Telefonaktiebolaget Lm Ericsson, Stockholm Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
CN101505166B (zh) * 2007-12-21 2012-09-05 北京登合科技有限公司 移动终端的音频编码解码模组
US7969002B2 (en) * 2008-10-29 2011-06-28 Maxim Integrated Products, Inc. Integrated circuit packages incorporating an inductor and methods
CN102368686B (zh) * 2011-08-01 2016-08-10 刘圣平 一种防短路失控的电路模块端口布置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS58124262A (ja) * 1982-01-20 1983-07-23 Nec Corp 集積回路装置
JPS601856A (ja) * 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS61288451A (ja) * 1985-06-17 1986-12-18 Toshiba Corp 集積回路用パツケ−ジの入出力ピンの配置構造
JPS6281743A (ja) * 1985-10-07 1987-04-15 Hitachi Comput Eng Corp Ltd 半導体装置
JPS6290956A (ja) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd 半導体集積回路
DE68929487T2 (de) * 1989-02-14 2004-07-22 Koninklijke Philips Electronics N.V. Versorgungssteckerstift-Anordnung für eine integrierte Schaltung

Also Published As

Publication number Publication date
KR900013618A (ko) 1990-09-06
EP1179848A2 (en) 2002-02-13
SK64990A3 (en) 1998-01-14
EP1179848A3 (en) 2005-03-09
CZ281891B6 (cs) 1997-03-12
JP2885456B2 (ja) 1999-04-26
SK278712B6 (sk) 1998-01-14
CN1045486A (zh) 1990-09-19
JPH02277262A (ja) 1990-11-13
EP0382948B1 (en) 2003-10-08
CZ64990A3 (en) 1997-01-15
MY105266A (en) 1994-09-30
CN1025904C (zh) 1994-09-07
FI113908B (fi) 2004-06-30
EP0382948A1 (en) 1990-08-22
DE68929487D1 (de) 2003-11-13
FI900653A0 (fi) 1990-02-09
ES2208631T3 (es) 2004-06-16
RU2092932C1 (ru) 1997-10-10
DE68929487T2 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
US6583365B2 (en) Conductive pads layout for BGA packaging structure
US5400003A (en) Inherently impedance matched integrated circuit module
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
KR100536482B1 (ko) 반도체장치및그제조방법
KR100271860B1 (ko) 메모리모듈 및 ic카드
EP0371696B1 (en) Electronic system having a microprocessor and a coprocessor disposed on a circuit mounting board
CN101232009B (zh) 用于集成电路模块的安装结构
WO1996023320A1 (en) High performance integrated circuit package
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
KR100218076B1 (ko) 집적 회로 모듈 및 반도체 기판
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
US20230411365A1 (en) Staggered dual-side multi-chip interconnect
US5126822A (en) Supply pin rearrangement for an I.C.
US6696763B2 (en) Solder ball allocation on a chip and method of the same
US5598035A (en) Integrated circuit package with external storage capacitor for improved signal quality for sensitive integrated circuit elements
CN112151506B (zh) 电子封装结构及其晶片
JPH1174449A (ja) メモリモジュール
JP2006114595A (ja) 半導体装置
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
KR940004998Y1 (ko) 메모리모듈
CN115996580A (zh) 封装装置、存储器装置以及半导体装置
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
JP2012146979A (ja) 集積回路内における、インターフェースデバイスの面積効率の良い配列
US20040183567A1 (en) Isolated channel in an integrated circuit

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

EXPY Expiration of term